KR102583788B1 - 누설 전류 저감형 고주파 스위치 장치 - Google Patents

누설 전류 저감형 고주파 스위치 장치 Download PDF

Info

Publication number
KR102583788B1
KR102583788B1 KR1020180079377A KR20180079377A KR102583788B1 KR 102583788 B1 KR102583788 B1 KR 102583788B1 KR 1020180079377 A KR1020180079377 A KR 1020180079377A KR 20180079377 A KR20180079377 A KR 20180079377A KR 102583788 B1 KR102583788 B1 KR 102583788B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
terminal
switch circuit
series
Prior art date
Application number
KR1020180079377A
Other languages
English (en)
Other versions
KR20200005861A (ko
Inventor
조병학
백현
김정훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180079377A priority Critical patent/KR102583788B1/ko
Priority to US16/280,923 priority patent/US11177801B2/en
Priority to CN201910433636.8A priority patent/CN110708050B/zh
Publication of KR20200005861A publication Critical patent/KR20200005861A/ko
Application granted granted Critical
Publication of KR102583788B1 publication Critical patent/KR102583788B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

본 발명의 일 실시 예에 따른 누설 전류 저감형 고주파 스위치 장치는, 제1 단자 및 제2 단자 사이에 접속된 제1 시리즈 스위치 회로; 상기 제1 시리즈 스위치 회로의 일단과 접지 사이에 접속된 제1 션트 스위치 회로; 배터리 전압에 기초하여 상기 제1 시리즈 회로에 출력하기 위한 제1 게이트 전압 및 상기 제1 션트 스위치 회로에 출력하기 위한 제2 게이트 전압을 생성하고, 상기 제1 션트 스위치 회로를 오프상태로 제어하기 위해, 상기 제2 게이트 전압보다 높은 바이어스 전압을 생성하는 전압 생성 회로; 상기 제1 단자 및 제2 단자 사이의 신호라인과 상기 전압 생성 회로의 바이어스 전압 단자 사이에 접속되어, 상기 바이어스 전압을 상기 신호라인에 제공하는 제1 저항 회로; 및 상기 전압 생성 회로의 바이어스 전압 단자와 상기 제1 션트 스위치 회로의 접지 단자 사이에 접속되어, 상기 바이어스 전압을 상기 접지 단자에 제공하는 제2 저항 회로; 를 포함한다.

Description

누설 전류 저감형 고주파 스위치 장치{RADIO FREQUENCY SWITCH DEVICE OF LEAKAGE CURRENT REDUCTION TYPE}
본 발명은 누설 전류를 줄일 수 있는 고주파 스위치 장치에 관한 것이다.
일반적으로, 고주파 스위치 장치는, 시리즈 스위치 회로와 션트 스위치 회로를 포할 수 있다. 상기 시리즈 스위치 회로 및 션트 스위치 회로 각각은 직렬로 접속된 복수의 MOS 트랜지스터를 포함할 수 있다.
상기 복수의 MOS 트랜지스터의 게이트에 공급하는 게이트 전압을 이용하여 스위칭 온 및 오프를 제어하는데, 예를 들면, 상기 복수의 MOS 트랜지스터를 온상태로 제어하기 위해서는 턴온전압 이상의 게이트 전압을 공급하고, 상기 복수의 MOS 트랜지스터를 오프상태로 제어하기 위해서는 턴오프전압 이하의 게이트 전압을 공급한다. 일 예로, 턴오프전압 이하의 게이트 전압은 제로 전압이 될 수 있으나, 이 경우에는 아이솔레이션 특성이 저하되는 단점이 있다.
이러한 아이솔레이션 특성 저하의 단점을 해소하기 위해, 최근에는 보다 확실한 오프상태를 만들어 아이솔레이션 특성을 개선하기위해 네가티브 게이트 전압을 생성하는 네가티브 회로를 포함하는 고주파 스위치 장치가 제안되고 있다.
또한, 네기티브 게이트 전압과 같은 효과를 획득하기 위해서, 션트 스위치 회로를 오프 상태로 만들기 위해, 게이트 전압으로는 제로 전압을 공급하고, 신호라인에는 게이트 전압보다 높은 바이어스 전압을 공급하는 고주파 스위치가 제안되고 있다. 이에 대해서는 등록특허공보 제10-1823269호에 설명되어 있다.
그런데, 신호라인에 공급되는 바이어스 전압에 의해서, 일단이 신호라인에 접속되고 타단이 접지에 접속된 션트 스위치 회로의 양단 전압이 상기 바이어스 전압이 되어, 상기 신호 라인에서 오프 상태인 션트 스위치 회로를 통해서 접지로 누설 전류가 흐르는 단점이 있다. 즉, 상기 션트 스위치 회로의 내부 복수의 MOS 트랜지스터가 오프상태인 경우라도 복수의 MOS 트랜지스터 각각의 드레인과 소스 사이에는 드레인-소스 저항이 접속되어 있으며, 이러한 각 MOS 트랜지스터의 드레인-소스 저항을 통해서 전류 소모가 발생되는 문제점이 있다.
(선행기술문헌)
(특허문헌 1) KR 등록특허공보 제10-1823269호
본 발명의 일 실시 예는, 스택된 복수의 트랜지스터를 오프 상태로 제어하기 위해 드레인(또는 소스)에 공급되는 바이어스 전압에 의해 초래되는 전류 누설을 방지하기 위해, 바이어스 전압에 의한 직류 전류 흐름을 차단할 수 있는 누설 전류 저감형 고주파 스위치 장치를 제공한다.
본 발명의 일 실시 예에 의해, 제1 단자 및 제2 단자 사이에 접속된 제1 시리즈 스위치 회로; 상기 제1 시리즈 스위치 회로의 일단과 접지 사이에 접속된 제1 션트 스위치 회로; 배터리 전압에 기초하여 상기 제1 시리즈 회로에 출력하기 위한 제1 게이트 전압 및 상기 제1 션트 스위치 회로에 출력하기 위한 제2 게이트 전압을 생성하고, 상기 제1 션트 스위치 회로를 오프상태로 제어하기 위해, 상기 제2 게이트 전압보다 높은 바이어스 전압을 생성하는 전압 생성 회로; 상기 제1 단자 및 제2 단자 사이의 신호라인과 상기 전압 생성 회로의 바이어스 전압 단자 사이에 접속된 제1 저항 회로; 및 상기 전압 생성 회로의 바이어스 전압 단자와 상기 제1 션트 스위치 회로의 접지 단자 사이에 접속된 제2 저항 회로; 를 포함하는 누설 전류 저감형 고주파 스위치 장치가 제안된다.
상기 제1 저항 회로는, 상기 전압 생성 회로의 바이어스 전압 단자와 상기 신호라인 사이에 접속된 제1 저항을 포함하고, 상기 제2 저항 회로는, 상기 전압 생성 회로의 바이어스 전압 단자와 상기 접지 단자 사이에 접속된 제2 저항을 포함할 수 있다.
상기 제1 저항 회로의 제1 저항값은, 오프상태에서의 상기 제1 션트 스위치 회로의 저항값과 상기 제2 저항 회로의 저항값의 합성 저항과 동일하도록 이루어질 수 있다.
상기 제1 시리즈 스위치 회로는, 상기 제1 단자 및 상기 제2 단자 사이에 직렬로 접속된 제1 내지 제n MOS 트랜지스터를 포함하고, 상기 제1 내지 제n MOS 트랜지스터의 게이트는 상기 전압 생성 회로로부터 제1 게이트 전압을 입력받도록 이루어질 수 있다.
상기 제1 션트 스위치 회로는, 상기 제1 시리즈 스위치 회로의 일단과 접지 사이에 직렬로 접속된 제1 내지 제n MOS 트랜지스터를 포함하고, 상기 제1 내지 제n MOS 트랜지스터의 게이트는 상기 전압 생성 회로로부터 제2 게이트 전압을 입력받도록 이루어질 수 있다.
상기 전압 생성 회로는, 신호 전달 모드에서는 상기 제1 게이트 전압, 제2 게이트 전압 및 바이어스 전압을 이용하여, 상기 제1 시리즈 스위치 회로의 온상태, 및 상기 제1 션트 스위치 회로의 오프상태로 제어하고, 신호 차단 모드에서는 상기 제1 게이트 전압, 제2 게이트 전압 및 바이어스 전압을 이용하여, 상기 제1 시리즈 스위치 회로의 오프상태, 및 상기 제1 션트 스위치 회로의 온상태로 제어하도록 이루어질 수 있다.
또한, 본 발명의 다른 일 실시 예에 의해, 제1 단자 및 제2 단자 사이에 접속된 제1 시리즈 스위치 회로; 상기 제1 시리즈 스위치 회로의 일단과 접지 사이에 접속된 제1 션트 스위치 회로; 배터리 전압에 기초하여 상기 제1 시리즈 회로에 출력하기 위한 제1 게이트 전압 및 상기 제1 션트 스위치 회로에 출력하기 위한 제2 게이트 전압을 생성하고, 상기 제1 션트 스위치 회로를 오프상태로 제어하기 위해, 상기 제2 게이트 전압보다 높은 바이어스 전압을 생성하는 전압 생성 회로; 상기 제1 단자 및 제2 단자 사이의 신호라인과 상기 전압 생성 회로의 바이어스 전압 단자 사이에 접속된 제1 저항 회로; 및 상기 제1 션트 스위치 회로의 접지 단자와 접지 사이에 접속되어, 직류 전류를 블록킹하는 제1 커패시터 회로; 를 포함하는 누설 전류 저감형 고주파 스위치 장치가 제안된다.
또한, 누설 전류 저감형 고주파 스위치 장치는, 상기 전압 생성 회로의 바이어스 전압 단자와 상기 제1 션트 스위치 회로의 접지 단자 사이에 접속된 제2 저항 회로; 를 더 포함할 수 있다.
상기 제1 저항 회로는, 상기 전압 생성 회로의 바이어스 전압 단자와 상기 신호라인 사이에 접속된 제1 저항을 포함하고, 상기 제2 저항 회로는, 상기 전압 생성 회로의 바이어스 전압 단자와 상기 접지 단자 사이에 접속된 제2 저항을 포함할 수 있다.
상기 제1 저항 회로의 제1 저항값은, 오프상태에서의 상기 제1 션트 스위치 회로의 저항값과 상기 제2 저항 회로의 저항값의 합성 저항과 동일하도록 이루어질 수 있다.
상기 제1 시리즈 스위치 회로는, 상기 제1 단자 및 상기 제2 단자 사이에 직렬로 접속된 제1 내지 제n MOS 트랜지스터를 포함하고, 상기 제1 내지 제n MOS 트랜지스터의 게이트는 상기 전압 생성 회로로부터 제1 게이트 전압을 입력받도록 이루어질 수 있다.
상기 제1 션트 스위치 회로는, 상기 제1 시리즈 스위치 회로의 일단과 접지 사이에 직렬로 접속된 제1 내지 제n MOS 트랜지스터를 포함하고, 상기 제1 내지 제n MOS 트랜지스터의 게이트는 상기 전압 생성 회로로부터 제2 게이트 전압을 입력받도록 이루어질 수 있다.
상기 전압 생성 회로는, 신호 전달 모드에서는 상기 제1 게이트 전압, 제2 게이트 전압 및 바이어스 전압을 이용하여, 상기 제1 시리즈 스위치 회로의 온상태, 및 상기 제1 션트 스위치 회로의 오프상태로 제어하고, 신호 차단 모드에서는 상기 제1 게이트 전압, 제2 게이트 전압 및 바이어스 전압을 이용하여, 상기 제1 시리즈 스위치 회로의 오프상태, 및 상기 제1 션트 스위치 회로의 온상태로 제어하도록 이루어질 수 있다.
상기 제1 커패시터 회로는, 상기 제1 션트 스위치 회로의 접지 단자와 접지 사이에 접속되어, 직류 전류를 블록킹하는 제1 커패시터; 및 상기 제1 커패시터에 병렬로 접속되어, 상기 제1 커패시터의 양단 전압을 일정하게 유지시키는 ESD 보호회로; 를 포함할 수 있다.
상기 제1 저항 회로는, 항시 오프상태로 되어 오프저항을 제공하는 적어도 제1 MOS 트랜지스터를 포함하고, 상기 오프상태인 제1 MOS 트랜지스터는 ESD(Electro-Static Discharg)로부터 상기 제1 커패시터 회로를 보호하기 위해 ESD 방전 경로를 제공하도록 이루어질 수 있다.
본 발명의 일 실시 예에 의하면, 스택된 복수의 트랜지스터를 오프 상태로 제어하기 위해, 게이트에 제로 전압으로 제공함과 동시에 드레인(또는 소스)에 공급되는 바이어스 전압을 제공하는 구조에서, 상기 바이어스 전압에 의한 직류 전류의 흐름을 차단하도록 함으로써, 상기 바이어스 전압에 의한 전류 소모를 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 일 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 일 예시도이다.
도 3은 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 일 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 일 예시도이다.
도 5는 본 발명의 일 실시 예에 따른 제1 시리즈 스위치 회로 및 제1 션트 스위치 회로의 일 예시도이다.
도 6은 본 발명의 일 실시 예에 따른 제1 커패시터 회로의 일 예시도이다.
도 7은 본 발명의 일 실시 예에 따른 제1 저항회로의 일 예시도이다.
도 8은 도 7의 제1 저항회로의 일 구현예시도이다.
도 9는 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 제1 적용 예시도이다.
도 10은 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 제2 적용 예시도이다.
도 11은 본 발명의 일 실시 예에 따른 전압 생성 회로의 일 예시도이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 일 예시도이고, 도 2는 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 일 예시도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 고주파 스위치 장치는, 제1 시리즈 스위치 회로(SE1), 제1 션트 스위치 회로(SH1), 전압 생성 회로(100), 제1 저항 회로(200) 및 제2 저항 회로(300)를 포함할 수 있다.
상기 제1 시리즈 스위치 회로(SE1)는, 제1 단자(T1) 및 제2 단자(T2) 사이에 접속된 적어도 제1 시리즈 트랜지스터(M10)를 포함할 수 있다.
상기 제1 션트 스위치 회로(SH1)는, 상기 제1 시리즈 스위치 회로(SE1)의 일단(N1)과 접지 사이에 접속된 적어도 제1 션트 트랜지스터(M20)를 포함할 수 있다.
상기 전압 생성 회로(100)는, 배터리 전압(Vbat)에 기초하여 상기 제1 시리즈 회로(SE1)에 출력하기 위한 제1 게이트 전압(Vg1) 및 상기 제1 션트 스위치 회로(SH1)에 출력하기 위한 제2 게이트 전압(Vg2)을 생성하고, 상기 제1 션트 스위치 회로(SH1)를 오프상태로 제어하기 위해, 상기 제2 게이트 전압(Vg2)(예, 0V)보다 높은 바이어스 전압(Vbias)(예, 1.2V)을 생성할 수 있다.
상기 제1 저항 회로(200)는, 상기 제1 단자(T1) 및 제2 단자(T2) 사이의 신호라인(SL)(예, 제1 션트 스위치 회로(SH1)의 소스)과 상기 전압 생성 회로(100)의 바이어스 전압(Vbias) 단자 사이에 접속되어, 상기 전압 생성 회로(100)에서 출력되는 상기 바이어스 전압(Vbias)을 상기 신호라인(SL)에 제공할 수 있다.
일 예로, 상기 제1 션트 스위치 회로(SH1)를 오프상태로 제어하기 위해, 상기 제2 게이트 전압(Vg2)은 0V이고, 상기 바이어스 전압(Vbias)은 1.2V가 될 수 있으며, 이에 따라, 상기 신호라인을 기준으로 하면, 게이트에는 네가티브 전압이 공급되는 효과가 되어, 상기 제1 션트 스위치 회로(SH1)는 보다 확실한 오프 상태가 될 수 있다.
상기 제2 저항 회로(300)는, 상기 전압 생성 회로(100)의 바이어스 전압(Vbias) 단자와 상기 제1 션트 스위치 회로(SH1)의 접지 단자(TG) 사이에 접속되고, 상기 전압 생성 회로(100)에서 출력되는 상기 바이어스 전압(Vbias)을 상기 접지 단자(TG)에 제공할 수 있다.
예를 들어, 상기 제1 저항 회로(200)는, 상기 전압 생성 회로(100)의 바이어스 전압(Vbias) 단자와 상기 신호라인(SL) 사이에 접속된 제1 저항(R20)을 포함할 수 있다. 상기 제2 저항 회로(300)는, 상기 전압 생성 회로(100)의 바이어스 전압(Vbias) 단자와 상기 접지 단자(TG) 사이에 접속된 제2 저항(R30)을 포함할 수 있다.
일 예로, 상기 제1 저항 회로(200)의 제1 저항값은, 오프상태에서의 상기 제1 션트 스위치 회로(SH1)의 저항값과 상기 제2 저항 회로(300)의 저항값의 합성 저항과 동일할 수 있다.
부연하면, 도 1에서 제2 저항 회로(300)의 제2 저항(R30)을 추가 하여 제1 션트 스위치 회로(SH1)의 양단의 전위가 동일하게 하면 제1 션트 스위치 회로 (SH1)의 양단에 흐르는 전류는 거의 0에 가깝게 된다. 하지만 바이어스 전압(Vbias) 단자에서 제2 저항 회로(300)을 통해 접지로 흐르는 전류는 여전히 존재 하며 이를 최소화 하기 위해서 제2 저항 회로(300)의 제2 저항(R30)의 값은 충분히 크게 사용할 수 있다. 한편 제2 저항 회로(300)가 적용되지 않으면, 상기 제1 시리즈 스위치 회로(SE1)의 일단(N1)(또는 제1 션트 스위치 회로(SH1)의 일단)의 전압은 바이어스 전압(Vbias)이 제1 저항회로(200)의 저항과 제1 션트 스위치 회로(SH1)의 오프 저항의 비율로 분배되는데, 이 경우 상기 제1 시리즈 스위치 회로(SE1)의 일단(N1)의 전압이 바이어스 전압(Vbias)보다 낮아 질 수 있다.
그러나 제2 저항 회로(300)의 제2 저항(R30)을 추가하면 전류 경로가 발생하지 않아(전압 차이가 없으므로) 상기 제1 시리즈 스위치 회로(SE1)의 일단(N1)의 전압은 바이어스 전압(Vbias)으로 일정하게 된다.
한편, 제2 저항 회로(300)을 통해 접지로 흐르는 전류를 제거 하기 위한 실시 예에 대해서는 도3을 참조하여 설명한다.
도 2를 참조하면, 상기 고주파 스위치 장치는, 제3 저항 회로(150)를 더 포함할 수 있다. 상기 제3 저항 회로(150)는, 상기 제1 단자(T1)와 상기 전압 생성 회로(100)의 바이어스 전압(Vbias) 단자 사이에 접속되어, 상기 전압 생성 회로(100)에서 출력되는 상기 바이어스 전압(Vbias)을 상기 제1 단자(T1)(예, 제1 시리즈 스위치 회로(SE1)의 드레인)에 제공할 수 있다.
본 발명의 각 도면에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 일 예시도이고, 도 4는 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 일 예시도이다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시 예에 따른 고주파 스위치 장치는, 제1 시리즈 스위치 회로(SE1), 제1 션트 스위치 회로(SH1), 전압 생성 회로(100), 제1 저항 회로(200), 제2 저항 회로(300)(도 4), 및 제1 커패시터 회로(400)를 포함할 수 있다.
상기 제1 시리즈 스위치 회로(SE1)는, 제1 단자(T1) 및 제2 단자(T2) 사이에 접속된 적어도 제1 시리즉 트랜지스터(M10)를 포함할 수 있다.
상기 제1 션트 스위치 회로(SH1)는, 상기 제1 시리즈 스위치 회로(SE1)의 일단(N1)과 접지 사이에 접속된 적어도 제1 션트 트랜지스터(M20)를 포함할 수 있다.
상기 전압 생성 회로(100)는, 배터리 전압(Vbat)에 기초하여 상기 제1 시리즈 회로(SE1)에 출력하기 위한 제1 게이트 전압(Vg1) 및 상기 제1 션트 스위치 회로(SH1)에 출력하기 위한 제2 게이트 전압(Vg2)을 생성하고, 상기 제1 션트 스위치 회로(SH1)를 오프상태로 제어하기 위해, 상기 제2 게이트 전압(Vg2)(예, 0V)보다 높은 바이어스 전압(Vbias)(예, 1.2V)을 생성할 수 있다.
상기 제1 저항 회로(200)는, 상기 제1 단자(T1) 및 제2 단자(T2) 사이의 신호라인(SL)과 상기 전압 생성 회로(100)의 바이어스 전압(Vbias) 단자 사이에 접속될 수 있다. 일 예로, 상기 제1 션트 스위치 회로(SH1)를 오프상태로 제어하기 위해, 상기 제2 게이트 전압(Vg2)은 0V이고, 상기 바이어스 전압(Vbias)은 1.2V가 될 수 있으며, 이에 따라, 상기 신호라인을 기준으로 하면, 게이트에는 네가티브 전압이 공급되는 효과가 되어, 상기 제1 션트 스위치 회로(SH1)는 보다 확실한 오프 상태가 될 수 있다.
상기 제2 저항 회로(300)는, 상기 전압 생성 회로(100)의 바이어스 전압(Vbias) 단자와 상기 제1 션트 스위치 회로(SH1)의 접지 단자(TG) 사이에 접속될 수 있다.
그리고, 상기 제1 커패시터 회로(400)는, 상기 제1 션트 스위치 회로(SH1)의 접지 단자(TG)와 접지(GND) 사이에 접속되어, 직류 전류를 블록킹할 수 있다.
상기 제1 저항 회로(200)는, 상기 전압 생성 회로(100)의 바이어스 전압(Vbias) 단자와 상기 신호라인(SL) 사이에 접속된 제1 저항(R20)을 포함할 수 있다. 상기 제2 저항 회로(300)는, 상기 전압 생성 회로(100)의 바이어스 전압(Vbias) 단자와 상기 접지 단자(TG) 사이에 접속된 제2 저항(R30)을 포함할 수 있다. 상기 제1 커패시터 회로(400)는 제1 커패시터(C40)를 포함할 있다.
상기 제1 저항 회로(200)의 제1 저항값은, 오프상태에서의 상기 제1 션트 스위치 회로(SH1)의 저항값과 상기 제2 저항 회로(300)의 저항값의 합성 저항과 동일할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 제1 시리즈 스위치 회로 및 제1 션트 스위치 회로의 일 예시도이다.
도 5를 참조하면, 상기 제1 시리즈 스위치 회로(SE1)는, 상기 제1 단자(T1) 및 상기 제2 단자(T2) 사이에 직렬로 접속된 제1 내지 제n MOS 트랜지스터(M11~M1n)를 포함할 수 있다. 상기 제1 내지 제n MOS 트랜지스터(M11~M1n)의 게이트는 상기 전압 생성 회로(100)로부터 제1 게이트 전압(Vg1)을 입력받을 수 있다.
상기 제1 션트 스위치 회로(SH1)는, 상기 제1 시리즈 스위치 회로(SE1)의 일단(N1)과 접지 사이에 직렬로 접속된 제1 내지 제n MOS 트랜지스터(M21~M2n)를 포함할 수 있다. 상기 제1 내지 제n MOS 트랜지스터(M21~M2n)의 게이트는 상기 전압 생성 회로(100)로부터 제2 게이트 전압(Vg2)을 입력받을 수 있다.
도 1 내지 도 5를 참조하면, 상기 전압 생성 회로(100)는, 신호 전달 모드에서는 상기 제1 게이트 전압(Vg1)(예, 2.4V), 제2 게이트 전압(Vg2)(예, 0V) 및 바이어스 전압(Vbias)(예, 1.2V)을 이용하여, 상기 제1 시리즈 스위치 회로(SE1)의 온상태, 및 상기 제1 션트 스위치 회로(SH1)의 오프상태로 제어할 수 있다.
또한, 상기 전압 생성 회로(100)는, 신호 차단 모드에서는 상기 제1 게이트 전압(Vg1)(예, 0V), 제2 게이트 전압(Vg2)(예, 2.4V) 및 바이어스 전압(Vbias)(예, 1.2V)을 이용하여, 상기 제1 시리즈 스위치 회로(SE1)의 오프상태, 및 상기 제1 션트 스위치 회로(SH1)의 온상태로 제어할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 제1 커패시터 회로의 일 예시도이다.
도 6을 참조하면, 상기 제1 커패시터 회로(400)는, 제1 커패시터(C40) 및 ESD 보호회로(410)를 포함할 수 있다.
상기 제1 커패시터(C40)는, 상기 제1 션트 스위치 회로(SH1)의 접지 단자와 접지 사이에 접속되어, 직류 전류를 블록킹할 수 있다.
상기 ESD 보호회로(410)는, 상기 제1 커패시터(C40)에 병렬로 접속되어, 상기 제1 커패시터(C40)을 ESD 등의 과전압으로부터 보호하기 위해, 상기 제1 커패시터(C40)의 양단 전압을 일정하게 유지시킬 수 있다.
일 예로, 상기 ESD 보호회로(410)는 다이오드와 같은 정전압 소자를 포함할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 제1 저항회로의 일 예시도이다.
도 7을 참조하면, 제1 저항 회로(200-1)는, 항시 오프상태로 되어 오프저항을 제공하는 적어도 제1 MOS 트랜지스터(M31)를 포함할 수 있다. 상기 오프상태인 제1 MOS 트랜지스터(M31)는 ESD(Electro-Static Discharge)로부터 상기 제1 커패시터 회로(400)를 보호하기 위해 ESD 방전 경로를 제공할 수 있다.
부연하면, 도 1을 참조하면, 제2 단자(T2)에 ESD 이벤트가 발생한 경우 제1 션트 스위치 회로(SH1)을 통해 접지로 방전된다. 통상 제1 션트 스위치 회로(SH1) 및 제1 시리즈 스위치 회로(SE1)의 트랜지스터는 상당히큰 NMOS로 구성되고, 스택(stack)구조의NMOS는 NPN 접합이 반복적으로 연결된 구조로서 ESD 방전 경로로 이용될 수 있어서 별도의 방전 회로는 필요하지 않다.
그러나, 도 3과 같은 경우에, 제1 션트 스위치 회로(SH1) 및 제1 시리즈 스위치 회로(SE1)에 의한 ESD 방전 경로가 제1 커패시터 회로(400)에 의해 블록킹 되어 있어서 ESD 이벤트가 발생하면 제1 커패시터 회로(400)가 브레이크다운(breakdown)될 수 있다.
이러한 문제를 해결하기 위해서, 제2 단자(T2)에 항상 오프 상태로 되는 스위치(M31)를 포함하는 제1 저항 회로(200-1)를 이용하면, 이 제1 저항 회로(200-1)의 스위치(M31)가 오프 저항을 제공함과 동시에 ESD 방전 경로를 제공할 수 있다. 이에 따른 ESD 방전 경로는 제2 단자(T2)에서 스위치(M31)을 거쳐 전압 생성회로(100)에서 접지로 방전될 수 잇다.
이 경우, 전압 생성회로(100)는 내부에 방전을 위해 다이오드와 같은 ESD 보호 회로를 포함할 수 있다.
도 8은 도 7의 제1 저항회로의 일 구현예시도이다.
도 7 및 도 8을 참조하면, 상기 제1 저항 회로(200)는, 항시 오프상태로 되어 오프저항을 제공하도록 직렬로 접속된 제1 내지 제n MOS 트랜지스터(M31-M3n)를 포함할 수 있다. 상기 오프상태인 제1 내지 제n MOS 트랜지스터(M31-M3n)는 ESD(Electro-Static Discharg)로부터 상기 제1 커패시터 회로(400)를 보호하기 위해 ESD 방전 경로를 제공할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 제1 적용 예시도이다.
도 9를 참조하면, 본 발명의 고주파 스위치 장치는 제1 고주파 스위치 회로(SW1) 내지 제n 고주파 스위치 회로(SWn)를 포함할 수 있다.
상기 제1 고주파 스위치 회로(SW1) 내지 제n 고주파 스위치 회로(SWn) 각각은 시리즈 스위치(SE1~SEn)와 션트 스위치(SH1~SHn)를 포함할 수 있다.
본 발명의 전압 생성 회로(100)는 각 게이트 전압(Vg1_1,Vg1_2)(Vgn-1,Vgn_2)를 생성하여 제1 고주파 스위치 회로(SW1) 내지 제n 고주파 스위치 회로(SWn) 각각에 공급하고, 각 바이어스 전압(Vbias1~Vbiasn)를 생성하여 제1 및 제2 저항회로(200-1,300-1)(200-n,300-n)를 통해서 제1 고주파 스위치 회로(SW1) 내지 제n 고주파 스위치 회로(SWn) 각각에 공급한다.
도 10은 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 제2 적용 예시도이다.
도 10을 참조하면, 본 발명의 고주파 스위치 장치는 제1 고주파 스위치 회로(SW1) 내지 제n 고주파 스위치 회로(SWn)를 포함할 수 있다.
상기 제1 고주파 스위치 회로(SW1) 내지 제n 고주파 스위치 회로(SWn) 각각은 시리즈 스위치(SE1~SEn)와 션트 스위치(SH1~SHn)를 포함할 수 있다.
본 발명의 전압 생성 회로(100)는 각 게이트 전압(Vg1_1,Vg1_2)(Vgn-1,Vgn_2)를 생성하여 제1 고주파 스위치 회로(SW1) 내지 제n 고주파 스위치 회로(SWn) 각각에 공급하고, 각 바이어스 전압(Vbias1~Vbiasn)를 생성하여 제1 저항회로(200-1~200-n)를 통해서 제1 고주파 스위치 회로(SW1) 내지 제n 고주파 스위치 회로(SWn) 각각에 공급한다.
그리고, 상기 고주파 스위치 장치는 제1 내지 제n 커패시터 회로(400-1~400-n)를 포함할 수 있다.
상기 제1 내지 제n 커패시터 회로(400-1~400-n) 각각은, 상기 제1 내지 제n 션트 스위치 회로(SH1~SHn) 각각의 접지 단자(TG)와 접지(GND) 사이에 접속되어, 직류 전류를 블록킹할 수 있다.
도 11은 본 발명의 일 실시 예에 따른 전압 생성 회로의 일 예시도이다.
도 11을 참조하면, 본 발명의 일 실시 예에 따른 전압 생성 회로(100)는, 상기 배터리 전압(Vbat) 및 기준전압(Vref)을 이용하여, 밴드 선택 신호(BS)에 따라 상기 제1 고주파 스위치 회로(SW1)의 스위칭을 위한 제1 및 제2 게이트 전압(Vg1,Vg2) 및 제1 및 제2 바디 전압(Vb1,Vb2), 그리고 바이어스 전압(Vbias)을 생성할 수 있다.
예를 들어, 상기 전압 생성 회로(100)는, 다이나믹 바이어스 회로(110) 및 스위치 제어회로(120)를 포함한다. 상기 스위칭 제어회로(120)는, 레벨시프트(121) 및 버퍼 회로(122)를 포함할 수 있다.
상기 레벨시프트(121)는 상기 배터리 전압(Vbat) 및 버퍼전압(Vbuffer)을 이용하여, 밴드 선택 신호(BS)의 전압레벨을 시프트할 수 있다.
상기 버퍼 회로(122)는 레벨시프트(121)에 의해 레벨 시프트된 밴드 선택 신호(IBS)에 따라 상기 제1 고주파 스위치 회로(SW10)의 스위칭을 위해 제1 및 제2 게이트 전압(Vg1-1,Vg1-2))을 생성하고, 제1 및 제2 바디 전압(Vb1-1,Vb1-2)을 생성할 수 있다. 이에 대해서는 특허등록공보 제10-1823269호에 더 자세히 기재되어 있다.
한편, 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 전압 생성 회로는프로세서(예: 중앙처리장치(CPU), 그래픽처리장치(GPU), 마이크로프로세서, 주문형 반도체(Application Specific Integrated Circuit, ASIC), Field Programmable Gate Arrays(FPGA) 등), 메모리(예: 휘발성 메모리(예를 들어, RAM 등), 비휘발성 메모리(예를 들어, ROM, 플래시 메모리 등), 입력 디바이스(예: 키보드, 마우스, 펜, 음성 입력 디바이스, 터치 입력 디바이스, 적외선 카메라, 비디오 입력 디바이스 등), 출력 디바이스(예: 디스플레이, 스피커, 프린터 등) 및 통신접속장치(예: 모뎀, 네트워크 인터페이스 카드(NIC), 통합 네트워크 인터페이스, 무선 주파수 송신기/수신기, 적외선 포트, USB 접속장치 등)이 서로 상호접속(예: 주변 구성요소 상호접속(PCI), USB, 펌웨어(IEEE 1394), 광학적 버스 구조, 네트워크 등)된 컴퓨팅 환경으로 구현될 수 있다.
상기 컴퓨팅 환경은 개인 컴퓨터, 서버 컴퓨터, 핸드헬드 또는 랩탑 디바이스, 모바일 디바이스(모바일폰, PDA, 미디어 플레이어 등), 멀티프로세서 시스템, 소비자 전자기기, 미니 컴퓨터, 메인프레임 컴퓨터, 임의의 전술된 시스템 또는 디바이스를 포함하는 분산 컴퓨팅 환경 등으로 구현될 수 있으나, 이에 한정되지 않는다.
이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
100: 전압 생성 회로
200: 제1 저항 회로
300: 제2 저항 회로
400: 제1 커패시터 회로
410; ESD 보호회로
SE1: 제1 시리즈 스위치 회로
SH1: 제1 션트 스위치 회로
R20: 제1 저항
R30: 제2 저항
M11~M1n: 제1 내지 제n MOS 트랜지스터
M21~M2n: 제1 내지 제n MOS 트랜지스터
C40: 제1 커패시터
M31: 제1 MOS 트랜지스터

Claims (15)

  1. 제1 단자 및 제2 단자 사이에 접속된 제1 시리즈 스위치 회로;
    상기 제1 시리즈 스위치 회로의 일단과 접지 사이에 접속된 제1 션트 스위치 회로;
    배터리 전압에 기초하여 상기 제1 시리즈 스위치 회로에 출력하기 위한 제1 게이트 전압 및 상기 제1 션트 스위치 회로에 출력하기 위한 제2 게이트 전압을 생성하고, 상기 제1 션트 스위치 회로를 오프상태로 제어하기 위해, 상기 제2 게이트 전압보다 높은 바이어스 전압을 생성하는 전압 생성 회로;
    상기 제1 단자 및 제2 단자 사이의 신호라인과 상기 전압 생성 회로의 바이어스 전압 단자 사이에 접속된 제1 저항 회로; 및
    상기 전압 생성 회로의 바이어스 전압 단자와 상기 제1 션트 스위치 회로의 접지 단자 사이에 접속된 제2 저항 회로;
    를 포함하고,
    상기 제1 저항 회로는,
    상기 신호라인과 상기 전압 생성 회로의 바이어스 전압 단자 사이에 연결되며, 항시 오프상태로 되어 오프저항을 제공하는 적어도 하나의 제1 MOS 트랜지스터를 포함하는 누설 전류 저감형 고주파 스위치 장치.
  2. 제1항에 있어서,
    상기 제2 저항 회로는,
    상기 전압 생성 회로의 바이어스 전압 단자와 상기 접지 단자 사이에 접속된 제2 저항을 포함하는
    누설 전류 저감형 고주파 스위치 장치.
  3. 삭제
  4. 제1항에 있어서, 상기 제1 시리즈 스위치 회로는,
    상기 제1 단자 및 상기 제2 단자 사이에 직렬로 접속된 복수의 제2 MOS 트랜지스터를 포함하고,
    상기 복수의 제2 MOS 트랜지스터의 게이트는 상기 전압 생성 회로로부터 제1 게이트 전압을 입력받는
    누설 전류 저감형 고주파 스위치 장치.
  5. 제1항에 있어서, 상기 제1 션트 스위치 회로는,
    상기 제1 시리즈 스위치 회로의 일단과 접지 사이에 직렬로 접속된 복수의 제2 MOS 트랜지스터를 포함하고,
    상기 복수의 제2 MOS 트랜지스터의 게이트는 상기 전압 생성 회로로부터 제2 게이트 전압을 입력받는
    누설 전류 저감형 고주파 스위치 장치.
  6. 제1항에 있어서, 상기 전압 생성 회로는,
    신호 전달 모드에서는 상기 제1 게이트 전압, 제2 게이트 전압 및 바이어스 전압을 이용하여, 상기 제1 시리즈 스위치 회로의 온상태, 및 상기 제1 션트 스위치 회로의 오프상태로 제어하고,
    신호 차단 모드에서는 상기 제1 게이트 전압, 제2 게이트 전압 및 바이어스 전압을 이용하여, 상기 제1 시리즈 스위치 회로의 오프상태, 및 상기 제1 션트 스위치 회로의 온상태로 제어하는
    누설 전류 저감형 고주파 스위치 장치.
  7. 제1 단자 및 제2 단자 사이에 접속된 제1 시리즈 스위치 회로;
    상기 제1 시리즈 스위치 회로의 일단과 접지 사이에 접속된 제1 션트 스위치 회로;
    배터리 전압에 기초하여 상기 제1 시리즈 스위치 회로에 출력하기 위한 제1 게이트 전압 및 상기 제1 션트 스위치 회로에 출력하기 위한 제2 게이트 전압을 생성하고, 상기 제1 션트 스위치 회로를 오프상태로 제어하기 위해, 상기 제2 게이트 전압보다 높은 바이어스 전압을 생성하는 전압 생성 회로;
    상기 제1 단자 및 제2 단자 사이의 신호라인과 상기 전압 생성 회로의 바이어스 전압 단자 사이에 접속된 제1 저항 회로;
    상기 제1 션트 스위치 회로의 접지 단자와 접지 사이에 접속되어, 직류 전류를 블록킹하는 제1 커패시터 회로; 및
    상기 전압 생성 회로의 바이어스 전압 단자와 상기 제1 션트 스위치 회로의 접지 단자 사이에 접속된 제2 저항 회로를 포함하고,
    상기 제1 저항 회로는,
    상기 신호라인과 상기 전압 생성 회로의 바이어스 전압 단자 사이에 연결되며, 항시 오프상태로 되어 오프저항을 제공하는 적어도 하나의 제1 MOS 트랜지스터를 포함하는 누설 전류 저감형 고주파 스위치 장치.
  8. 삭제
  9. 제7항에 있어서,
    상기 제2 저항 회로는,
    상기 전압 생성 회로의 바이어스 전압 단자와 상기 접지 단자 사이에 접속된 제2 저항을 포함하는
    누설 전류 저감형 고주파 스위치 장치.
  10. 삭제
  11. 제7항에 있어서, 상기 제1 시리즈 스위치 회로는,
    상기 제1 단자 및 상기 제2 단자 사이에 직렬로 접속된 복수의 제2 MOS 트랜지스터를 포함하고,
    상기 복수의 제2 MOS 트랜지스터의 게이트는 상기 전압 생성 회로로부터 제1 게이트 전압을 입력받는
    누설 전류 저감형 고주파 스위치 장치.
  12. 제7항에 있어서, 상기 제1 션트 스위치 회로는,
    상기 제1 시리즈 스위치 회로의 일단과 접지 사이에 직렬로 접속된 복수의 제2 MOS 트랜지스터를 포함하고,
    상기 복수의 제2 MOS 트랜지스터의 게이트는 상기 전압 생성 회로로부터 제2 게이트 전압을 입력받는
    누설 전류 저감형 고주파 스위치 장치.
  13. 제7항에 있어서, 상기 전압 생성 회로는,
    신호 전달 모드에서는 상기 제1 게이트 전압, 제2 게이트 전압 및 바이어스 전압을 이용하여, 상기 제1 시리즈 스위치 회로의 온상태, 및 상기 제1 션트 스위치 회로의 오프상태로 제어하고,
    신호 차단 모드에서는 상기 제1 게이트 전압, 제2 게이트 전압 및 바이어스 전압을 이용하여, 상기 제1 시리즈 스위치 회로의 오프상태, 및 상기 제1 션트 스위치 회로의 온상태로 제어하는
    누설 전류 저감형 고주파 스위치 장치.
  14. 제7항에 있어서, 상기 제1 커패시터 회로는
    상기 제1 션트 스위치 회로의 접지 단자와 접지 사이에 접속되어, 직류 전류를 블록킹하는 제1 커패시터; 및
    상기 제1 커패시터에 병렬로 접속되어, 상기 제1 커패시터의 양단 전압을 일정하게 유지시키는 ESD 보호회로;
    를 포함하는 누설 전류 저감형 고주파 스위치 장치.
  15. 제7항에 있어서,
    오프상태인 상기 적어도 하나의 제1 MOS 트랜지스터는 ESD(Electro-Static Discharg)로부터 상기 제1 커패시터 회로를 보호하기 위해 ESD 방전 경로를 제공하는
    누설 전류 저감형 고주파 스위치 장치.

KR1020180079377A 2018-07-09 2018-07-09 누설 전류 저감형 고주파 스위치 장치 KR102583788B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180079377A KR102583788B1 (ko) 2018-07-09 2018-07-09 누설 전류 저감형 고주파 스위치 장치
US16/280,923 US11177801B2 (en) 2018-07-09 2019-02-20 Leakage current reduction type radio frequency switch device
CN201910433636.8A CN110708050B (zh) 2018-07-09 2019-05-23 漏电流降低型射频开关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180079377A KR102583788B1 (ko) 2018-07-09 2018-07-09 누설 전류 저감형 고주파 스위치 장치

Publications (2)

Publication Number Publication Date
KR20200005861A KR20200005861A (ko) 2020-01-17
KR102583788B1 true KR102583788B1 (ko) 2023-09-26

Family

ID=69101466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180079377A KR102583788B1 (ko) 2018-07-09 2018-07-09 누설 전류 저감형 고주파 스위치 장치

Country Status (3)

Country Link
US (1) US11177801B2 (ko)
KR (1) KR102583788B1 (ko)
CN (1) CN110708050B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230019352A (ko) * 2021-07-30 2023-02-08 삼성디스플레이 주식회사 표시 장치
CN113595542B (zh) * 2021-09-30 2022-01-04 成都明夷电子科技有限公司 一种单刀双掷射频开关
CN113783563B (zh) * 2021-11-01 2022-06-28 成都市安比科技有限公司 一种负电压低漏电流开关电路
US20240072040A1 (en) * 2022-08-23 2024-02-29 Infineon Technologies Ag Mosfet-based rf switch with improved esd robustness

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006094206A (ja) * 2004-09-24 2006-04-06 Toshiba Corp 高周波スイッチ回路及び半導体装置
JP2013143767A (ja) * 2012-01-06 2013-07-22 Richwave Technology Corp 制御信号から補助電圧を取得する装置及び方法
JP2016103782A (ja) * 2014-11-28 2016-06-02 三菱電機株式会社 Ｅｓｄ保護回路及びｒｆスイッチ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893101B2 (en) * 2001-07-27 2005-05-17 Telefonaktiebolaget L.M. Ericsson Active element bias circuit for RF power transistor input
JP4262933B2 (ja) * 2002-05-30 2009-05-13 Ｎｅｃエレクトロニクス株式会社 高周波回路素子
JP2008011503A (ja) 2006-05-31 2008-01-17 Matsushita Electric Ind Co Ltd 高周波スイッチ回路、高周波スイッチ装置、及び送信モジュール装置
US7848712B2 (en) 2007-05-03 2010-12-07 Intel Corporation CMOS RF switch for high-performance radio systems
JP5041154B2 (ja) 2007-11-19 2012-10-03 ルネサスエレクトロニクス株式会社 高周波スイッチ回路
CN101958703A (zh) * 2010-07-28 2011-01-26 锐迪科创微电子（北京）有限公司 Soi cmos射频开关及包含该射频开关的射频发射前端模块
US8416008B2 (en) * 2011-01-20 2013-04-09 Advanced Energy Industries, Inc. Impedance-matching network using BJT switches in variable-reactance circuits
US8729952B2 (en) * 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
CN103227629B (zh) * 2013-03-12 2016-01-13 络达科技股份有限公司 射频开关装置
CN103580658B (zh) * 2013-11-07 2016-06-29 中国电子科技集团公司第四十一研究所 一种射频开关电路
KR20150096938A (ko) * 2014-02-17 2015-08-26 삼성전기주식회사 고주파 스위치 회로
US9768770B2 (en) * 2014-03-04 2017-09-19 Qorvo Us, Inc. Bias circuit for a high power radio frequency switching device
KR101670167B1 (ko) * 2015-03-25 2016-10-27 삼성전기주식회사 고주파 스위치 회로
WO2016205553A1 (en) * 2015-06-16 2016-12-22 Tagore Technology, Inc. High performance radio frequency switch
US9712158B1 (en) * 2016-04-07 2017-07-18 Analog Devices Global Apparatus and methods for biasing radio frequency switches
KR101823269B1 (ko) 2016-11-18 2018-01-29 삼성전기주식회사 다이나믹 바이어스를 갖는 고주파 스위치 장치
CN108111155B (zh) * 2017-11-30 2021-05-25 上海华虹宏力半导体制造有限公司 一种改善非线性的射频开关电路
US10505530B2 (en) * 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10236872B1 (en) * 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006094206A (ja) * 2004-09-24 2006-04-06 Toshiba Corp 高周波スイッチ回路及び半導体装置
JP2013143767A (ja) * 2012-01-06 2013-07-22 Richwave Technology Corp 制御信号から補助電圧を取得する装置及び方法
JP2016103782A (ja) * 2014-11-28 2016-06-02 三菱電機株式会社 Ｅｓｄ保護回路及びｒｆスイッチ

Also Published As

Publication number Publication date
KR20200005861A (ko) 2020-01-17
US20200014380A1 (en) 2020-01-09
US11177801B2 (en) 2021-11-16
CN110708050A (zh) 2020-01-17
CN110708050B (zh) 2023-08-04

Similar Documents

Publication Publication Date Title
KR102583788B1 (ko) 누설 전류 저감형 고주파 스위치 장치
US9520869B2 (en) Analog multiplexer
US7741895B2 (en) Semiconductor switch circuit having MOS transistors with low current consumption
US8581628B2 (en) Low voltage transmitter with high output voltage
US7154309B1 (en) Dual-mode output driver configured for outputting a signal according to either a selected high voltage/low speed mode or a low voltage/high speed mode
US9979396B1 (en) Bidirectional analog multiplexer
US11869886B2 (en) ESD protection circuit, semiconductor device, and electronic apparatus
US7847611B2 (en) Level shifter with reduced power consumption and low propagation delay
US20150381149A1 (en) Semiconductor device
US10622976B2 (en) Schmitt trigger circuit
US8456217B2 (en) Apparatus for interfacing circuit domains
JP2013150182A (ja) 出力回路
US9385703B2 (en) Circuit and method for body biasing
US10218352B2 (en) Semiconductor integrated circuit
US7589562B2 (en) I/O cell capable of finely controlling drive strength
US9312691B2 (en) ESD protection circuit and ESD protection method thereof
US7295039B2 (en) Buffer circuit
US6839211B2 (en) Methods and systems for reducing power-on failure of integrated circuits
US9379725B2 (en) Digital to analog converter
US9520708B2 (en) Protection circuit, interface circuit, and communication system
JP2015046709A (ja) インターフェース回路
US11630471B2 (en) Over voltage detection and protection
US10360174B1 (en) Universal serial bus circuit
US20060023378A1 (en) High Voltage Circuits Implemented Using Low Voltage Transistors
CN117353668A (zh) 摆率增强电路、芯片及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant