CN204442347U

CN204442347U - 一种具有高线性度的mos开关

Info

Publication number: CN204442347U
Application number: CN201520237095.9U
Authority: CN
Inventors: 邹睿
Original assignee: Shanghai University of Engineering Science
Current assignee: Shanghai University of Engineering Science
Priority date: 2015-04-17
Filing date: 2015-04-17
Publication date: 2015-07-01
Anticipated expiration: 2025-04-17

Abstract

本实用新型公开了一种具有高线性度的MOS开关，其包括：五个辅助开关S1、S2、S3、S4、S5，一个电容C和一个主开关管M1；其中：辅助开关S1分别与主开关管M1的源极和电容C的A端相连接，辅助开关S2分别与主开关管M1的栅极和电容C的B端相连接，辅助开关S3分别与地电压VSS和电容C的A端相连接，辅助开关S4分别与电源电压VDD和电容C的B端相连接，辅助开关S5分别与主开关管M1的栅极和地电压VSS相连接，且主开关管M1的源极与输入电压相连接，主开关管M1的漏极与输出电压相连接。本实用新型可实现高线性度，能满足高精度开关电容模数转换器的整体性能要求。

Description

一种具有高线性度的MOS开关

技术领域

本实用新型涉及一种MOS开关，具体说，是涉及一种导通电阻不随输入信号变化而变化的具有高线性度的MOS开关，属于微电子技术领域。

背景技术

高速度、高精度和低功耗模数转换器(ADC)的设计是如今混合信号系统芯片设计的发展重点，在无线通信、仪表测量、军用雷达和高清晰数字电视等方面都有着广泛的应用。而高精度ADC要求采样前端有足够的线性度，且ADC的采样性能在很大程度上取决于其采样通路中的MOS开关，MOS开关的好坏决定了采样性能及其后续信号处理的结果，因此高线性度的MOS开关是实现高精度ADC的关键模块之一，MOS开关的非线性导通电阻引入的误差将制约高精度ADC的整体性能。

随着集成电路工艺的快速发展，电源电压持续下降，传统MOS采样开关的线性度不断降低，限制了采样前端的性能，无法满足高精度ADC的设计要求。

实用新型内容

针对现有技术存在的上述缺陷，本实用新型的目的是提供一种导通电阻不随输入信号变化而变化的具有高线性度的MOS开关，以满足高精度ADC的整体性能要求。

为实现上述目的，本实用新型采用如下技术方案：

一种具有高线性度的MOS开关，包括：五个辅助开关S1、S2、S3、S4、S5，一个电容C和一个主开关管M1；其中：辅助开关S1分别与主开关管M1的源极和电容C的A端相连接，辅助开关S2分别与主开关管M1的栅极和电容C的B端相连接，辅助开关S3分别与地电压VSS和电容C的A端相连接，辅助开关S4分别与电源电压VDD和电容C的B端相连接，辅助开关S5分别与主开关管M1的栅极和地电压VSS相连接，且主开关管M1的源极与输入电压相连接，主开关管M1的漏极与输出电压相连接。

作为优选方案，所述的辅助开关均为NMOS管。

作为进一步优选方案，辅助开关S1的源极与主开关管M1的源极相连接，辅助开关S1的漏极与电容C的A端相连接；辅助开关S2的源极与主开关管M1的栅极相连接，辅助开关S2的漏极与电容C的B端相连接；辅助开关S3的漏极与地电压VSS相连接，辅助开关S3的源极与电容C的A端相连接；辅助开关S4的漏极与电源电压VDD相连接，辅助开关S4的源极与电容C的B端相连接；辅助开关S5的源极与主开关管M1的栅极相连接，辅助开关S5的漏极与地电压VSS相连接。

作为更进一步优选方案，辅助开关S1和S2的栅极均与第一时钟信号相连接，辅助开关S3、S4和S5的栅极均与第二时钟信号相连接；所述第一时钟信号与第二时钟信号为相反信号。

作为更进一步优选方案，所述第二时钟信号是由第一时钟信号串接反相器得到。

与现有技术相比，本实用新型提供的MOS开关由于其中的主开关管M1的导通电阻不受输入信号变化的影响，因此可实现高线性度，能满足高精度开关电容模数转换器的整体性能要求；另外，本实用新型提供的MOS开关还具有电路结构简单、芯片面积小、精度高等优点，工业应用价值强。

附图说明

图1为本实用新型提供的一种具有高线性度的MOS开关的结构示意图；

图2为本实用新型提供的第二时钟信号的结构示意图。

具体实施方式

下面结合附图对本实用新型的技术方案作进一步详细说明。

如图1所示：本实用新型提供的一种具有高线性度的MOS开关，包括：五个辅助开关S1、S2、S3、S4、S5，一个电容C和一个主开关管M1；所述的辅助开关均为NMOS管，其中：辅助开关S1的源极与主开关管M1的源极相连接，辅助开关S1的漏极与电容C的A端相连接；辅助开关S2的源极与主开关管M1的栅极相连接，辅助开关S2的漏极与电容C的B端相连接；辅助开关S3的漏极与地电压VSS相连接，辅助开关S3的源极与电容C的A端相连接；辅助开关S4的漏极与电源电压VDD相连接，辅助开关S4的源极与电容C的B端相连接；辅助开关S5的源极与主开关管M1的栅极相连接，辅助开关S5的漏极与地电压VSS相连接；主开关管M1的源极与输入电压Vin相连接，主开关管M1的漏极与输出电压Vout相连接。

作为优选方案，辅助开关S1和S2的栅极均与第一时钟信号clk相连接，辅助开关S3、S4和S5的栅极均与第二时钟信号xclk相连接；所述第一时钟信号clk与第二时钟信号xclk为相反信号(当clk＝0，xclk＝1；当clk＝1，xclk＝0)。

如图2所示：所述第二时钟信号xclk是由第一时钟信号clk串接反相器得到。

因当NMOS管栅极接高电平1时，源极与漏极导通；当NMOS管栅极接低电平0时，源极与漏极断开；因此，当clk＝0，xclk＝1时，S1、S2断开，S3、S4、S5闭合，对电容C充电至VDD并且主开关管M1断开；当clk＝1，xclk＝0时，S1、S2闭合，S3、S4、S5断开，主开关管M1导通，电容C相当于电池，可使主开关管M1的栅源电压不随信号改变而保持为VDD。因而主开关管M1的导通电阻可保持恒定，其电阻值可不受输入信号变化的影响，从而实现高线性度。

综上所述，本实用新型提供的MOS开关由于其中的主开关管M1的导通电阻不受输入信号变化的影响，因此可实现高线性度，能满足高精度开关电容模数转换器的整体性能要求；另外，本实用新型提供的MOS开关还具有电路结构简单、工作速度快、芯片面积小、精度高等优点，工业应用价值强。

最后有必要在此说明的是：上述内容只用于对本实用新型的技术方案作进一步详细说明，不能理解为对本实用新型保护范围的限制，本领域的技术人员根据本实用新型的上述内容作出的一些非本质的改进和调整均属于本实用新型的保护范围。

Claims

1.一种具有高线性度的MOS开关，其特征在于，包括：五个辅助开关S1、S2、S3、S4、S5，一个电容C和一个主开关管M1；其中：辅助开关S1分别与主开关管M1的源极和电容C的A端相连接，辅助开关S2分别与主开关管M1的栅极和电容C的B端相连接，辅助开关S3分别与地电压VSS和电容C的A端相连接，辅助开关S4分别与电源电压VDD和电容C的B端相连接，辅助开关S5分别与主开关管M1的栅极和地电压VSS相连接，且主开关管M1的源极与输入电压相连接，主开关管M1的漏极与输出电压相连接。

2.根据权利要求1所述的MOS开关，其特征在于：所述的辅助开关均为NMOS管。

3.根据权利要求2所述的MOS开关，其特征在于：辅助开关S1的源极与主开关管M1的源极相连接，辅助开关S1的漏极与电容C的A端相连接；辅助开关S2的源极与主开关管M1的栅极相连接，辅助开关S2的漏极与电容C的B端相连接；辅助开关S3的漏极与地电压VSS相连接，辅助开关S3的源极与电容C的A端相连接；辅助开关S4的漏极与电源电压VDD相连接，辅助开关S4的源极与电容C的B端相连接；辅助开关S5的源极与主开关管M1的栅极相连接，辅助开关S5的漏极与地电压VSS相连接。

4.根据权利要求3所述的MOS开关，其特征在于：辅助开关S1和S2的栅极均与第一时钟信号相连接，辅助开关S3、S4和S5的栅极均与第二时钟信号相连接；所述第一时钟信号与第二时钟信号为相反信号。

5.根据权利要求4所述的MOS开关，其特征在于：所述第二时钟信号是由第一时钟信号串接反相器得到。