CN101557210B

CN101557210B - 一种锯齿波和时钟信号生成电路

Info

Publication number: CN101557210B
Application number: CN2009101266232A
Authority: CN
Inventors: 夏云凯; 李建锋; 刘洪涛
Original assignee: XI'AN CHIP-RAIL MICRO Co Ltd
Current assignee: XI'AN CHIP-RAIL MICRO Co Ltd
Priority date: 2009-03-05
Filing date: 2009-03-05
Publication date: 2011-01-05
Anticipated expiration: 2029-03-05
Also published as: CN101557210A

Abstract

本发明公开一种锯齿波和时钟信号生成电路，包括锯齿波生成电路和锯齿波方波转换电路，所述锯齿波生成电路利用恒定电流对电容的充放电来生成固定频率的锯齿波；所述锯齿波方波转换电路用于将所述锯齿波转换为相同频率的方波并锁存。本发明的电路结构简单，不需要生成基准电压的带隙基准电路，这样减少了电路中的器件数目，减小了静态功耗，缩小了集成电路芯片的有效面积，节约了成本。本发明采用恒定的电流对电容充放电来生成锯齿波，保证了锯齿波的高线性度。同时本发明还采用了低温度系数控制结构，保证了时钟频率的高精度。

Description

一种锯齿波和时钟信号生成电路

技术领域

本发明属于模拟集成电路领域，具体涉及一种应用于开关电源调节器的锯齿波和时钟信号生成电路。

背景技术

从集成电路(Integrated circuit，IC)诞生开始至今，集成度和复杂度不断提高，特征尺寸不断缩小。归根结底，这一切都源于人们对集成电路品质的不断追求。随着社会的不断发展和进步，人们对于更加环保、更低成本和更高精度的芯片越来越青睐。这对集成电路来说提出了更高的要求，也预示着集成电路未来的发展方向。

锯齿波和时钟信号生成电路广泛应用于开关电源集成电路中。例如在脉冲宽度调制(Pulse Width Modulation，PWM)控制机制中，锯齿波和时钟信号生成电路严格地控制着PWM开关的频率。现有的锯齿波和时钟信号生成电路一般包括基准电压生成电路、锯齿波生成电路、锯齿波方波转换电路。为了能够生成锯齿波，现有的基准电压生成电路通常采用如图1所示的电路结构，其是利用带隙基准电路(Band-Gap reference circuit)产生带隙电压Vbgr，然后利用该带隙电压，通过跟随器产生所需的各个基准电压，诸如V1、V2、...、VN。由于半导体材料的带隙电压为一稳定值，因此所述基准电压生成电路具有良好的温度免疫性质。对锯齿波充放电电容的充电电流和放电电流大都采用如图2所示的电路结构来设定，其是通过改变电阻R0的阻值来实现对充电电流和放电电流的改变。

采用带隙基准电路结构虽然拥有较高的电压精度，但是引入了更多的电路元件，使得电路在制造上将消耗更多的面积，进而增加了芯片的成本，在工作时也将会消耗更多的功率。

发明内容

本发明所要解决的技术问题是提供一种应用于开关电源调节器的锯齿波和时钟信号生成电路，在保证生成的锯齿波和时钟信号精度的前提下，减少电路中的器件数目。

为解决上述技术问题，本发明提供技术方案如下：

一种锯齿波和时钟信号生成电路，包括，用于生成锯齿波的锯齿波生成电路，以及，用于将所述锯齿波转换为方波从而生成时钟信号的锯齿波方波转换电路，其中，所述锯齿波生成电路包括：

顺序地连接于电源与地之间的第一电阻、第一NPN晶体管、第二电阻和第二NPN晶体管，所述第一NPN晶体管的基极和集电极相连；

第一PMOS晶体管，其源极接电源，其栅极和漏极相连；

第二PMOS晶体管，其源极接电源，其栅极接所述第一PMOS晶体管的栅极；

第三PMOS晶体管，其源极接所述第一PMOS晶体管的漏极，其栅极被提供有所述时钟信号；

第四NMOS晶体管，其漏极接所述第二PMOS晶体管的漏极，其源极接所述第三PMOS晶体管的漏极，其栅极被提供有所述时钟信号；

顺序地连接于所述第三PMOS晶体管的漏极与地之间的第三NPN晶体管和第三电阻，所述第三NPN晶体管的基极接所述第二NPN晶体管的集电极，所述第三NPN晶体管的发射极接所述第二NPN晶体管的基极；

第一电容，连接于所述第二NMOS晶体管的漏极与地之间，通过对所述第一电容的充放电来生成锯齿波。

优选地，所述锯齿波方波转换电路包括第一比较器、第二比较器、第一与非门、第二与非门和第一反向器，其中：

所述第一比较器的正向输入端接所述第一NPN晶体管的基极，所述第二比较器的负向输入端接所述第一NPN晶体管的发射极，所述第一比较器的负向输入端和所述第二比较器的正向输入端被提供有所述锯齿波信号；

所述第一与非门的一端接所述第一比较器的输出端，另一端接所述第二与非门的输出端，所述第二与非门的一端接所述第二比较器的输出端，另一端接所述第一与非门的输出端；

所述第一反向器的输入端接所述第二与非门的输出端，所述第一反向器的输出端为时钟信号输出端。

本发明的电路结构简单，不需要生成基准电压的带隙基准电路，这样减少了电路中的器件数目，减小了静态功耗，缩小了集成电路芯片的有效面积。本发明采用恒定的电流对电容充放电来产生锯齿波，保证了锯齿波的高线性度。本发明还采用低温度系数控制结构，保证了时钟频率的高精度。

附图说明

图1为现有的基准电压生成电路示意图；

图2为现有的充放电电流生成电路示意图；

图3为本发明实施例的锯齿波生成电路示意图；

图4为本发明实施例的锯齿波方波转换电路示意图；

图5为本发明实施例的锯齿波和时钟信号生成电路的整体结构示意图；

图6为本发明实施例中占空比为50％的锯齿波以及时钟信号示意图；

图7为本发明实施例中占空比为20％的锯齿波以及时钟信号示意图。

具体实施方式

为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体实施例对本发明作进一步的详细说明。

首先，对本发明实施例所涉及的专业术语进行说明：

PMOS：P-channel metal oxide semiconductor FET，P沟道金属氧化物半导体场效应晶体管；

NMOS：N-channel metal oxide semiconductor FET，N沟道金属氧化物半导体场效应晶体管。

本发明实施例的锯齿波和时钟信号生成电路主要应用于开关电源调节器中，其包括：锯齿波生成电路和锯齿波方波转换电路。所述锯齿波生成电路利用恒定电流对电容的充放电来生成固定频率的锯齿波；所述锯齿波方波转换电路用于将所述锯齿波转换为相同频率的方波(即时钟信号)并锁存。

参照图3，示出了本发明实施例的锯齿波生成电路，包括，第一PMOS晶体管M1、第二PMOS晶体管M2、第三PMOS晶体管M3、第四NMOS晶体管M4、第一NPN晶体管Q1、第二NPN晶体管Q2、第三NPN晶体管Q3、第一电阻R1、第二电阻R2、第三电阻R3和第一电容C1。

其中，所述第一电阻R1的正极接电源，第一电阻R1的负极接第一NPN晶体管Q1的集电极，第一NPN晶体管Q1的基极和集电极相连，第一NPN晶体管Q1的发射极接第二电阻R2的正极，第二电阻R2的负极接第二NPN晶体管Q2的集电极和第三NPN晶体管Q3的基极，第二NPN晶体管Q2的发射极接地，第二NPN晶体管Q2的基极接第三NPN晶体管Q3的发射极和第三电阻R3的正极，第三电阻R3的负极接地，所述第一PMOS晶体管M1和第二PMOS晶体管M2的源极接电源，第一PMOS晶体管M1的漏极接第三PMOS晶体管M3的源极，第二PMOS晶体管M2的漏极接第四NMOS晶体管M4的漏极，第一PMOS晶体管M1的栅极和漏极相连，接第二PMOS晶体管M2的栅极，第三PMOS晶体管M3的栅极和第四NMOS晶体管M4的栅极接锯齿波方波转换电路的输出(即被提供有时钟信号)，第三PMOS晶体管M3的漏极与第四NMOS晶体管M4的源极相连，接第三NPN晶体管Q3的集电极，第一电容C1的正极接第二PMOS晶体管M2的漏极和第四NMOS晶体管M4的漏极，第一电容C1的负极接地。

参照图4，示出了本发明实施例的锯齿波方波转换电路，包括，第一比较器、第二比较器、第一与非门、第二与非门和第一反向器。

其中，所述第一比较器的正向输入端接所述第一NPN晶体管Q1的基极，所述第二比较器的负向输入端接所述第一NPN晶体管Q1的发射极；所述第一比较器的负向输入端和第二比较器的正向输入端相连，接第一电容C1的正极(即被提供有锯齿波信号)；第一比较器的输出接第一与非门的一端，第二比较器的输出接第二与非门的一端；第一与非门的另一端接第二与非门的输出，第二与非门的另一端接第一与非门的输出；第二与非门的输出接第一反向器的输入，第一反向器的输出即为锯齿波方波转换电路的输出(即时钟信号输出)。

这里给出的仅是锯齿波方波转换电路的一种优选实现方式，其也可采用现有的其他锯齿波方波转换电路。

参照图5所示的总体电路图，在本发明实施例的电路稳态工作时，第二NPN晶体管Q2和第三NPN晶体管Q3均工作于放大区，第三电阻R3上的电压降被第二NPN晶体管Q2的基极发射极的导通电压降箝位。具体地，是利用第二电阻R2上的正向电压降保证第三NPN晶体管Q3工作于放大区；利用第三NPN晶极管Q3的基极发射极的导通电压降保证第二NPN晶体管Q2工作于放大区。

同时，利用第一NPN晶体管Q1的基极电压(VH)作为第一比较器的正向输入，利用第一NPN晶体管Q1的发射极电压(VL)作为第二比较器的负向输入，第一比较器的负向输入和第二比较器的正向输入接锯齿波信号，这样，就限制了锯齿波的最大峰值电压为第一NPN晶体管Q1的基极电压，最小峰值电压为第一NPN晶体管Q1的发射极电压，锯齿波的峰峰值电压为第一NPN晶体管Q1的基极发射极的导通电压降。

由于第一NPN晶体管Q1和第二NPN晶体管Q2的尺寸相同，集电极电流一样，因此，第一NPN晶体管Q1的基极发射极的导通电压降和第二NPN晶体管Q2的基极发射极的导通电压降一样大。

本发明实施例通过采用这种低温度系数控制结构，可以有效降低温度对锯齿波和时钟信号频率的影响。

如果第一PMOS晶体管M1和第二PMOS晶体管M2的宽长比为K，则对第一电容C1(即锯齿波充放电电容)的充电电流和放电流之比为1∶K，则锯齿波的频率f_q为：

f_{q} = \frac{1}{(K + 1)} \cdot \frac{1}{R \cdot C}

显然，锯齿波的频率f_q只与第一PMOS晶体管M1和第二PMOS晶体管M2的宽长比K、锯齿波充放电电容的电容值C、第三电阻R3的电阻值R有关。

第一PMOS晶体管M1和第二PMOS晶体管M2的宽长比可以设定时钟信号的占空比，生成时钟信号的占空比D为：

D＝1/(K+1)

本发明实施例生成的锯齿波和时钟信号的频率f_q与锯齿波充放电电容的电容值C成反比、与第三电阻R3的电阻值R也成反比。若第一PMOS晶体管M1和第二PMOS晶体管M2的宽长比K＝1，则锯齿波的占空比为50％，参见图6；若第一PMOS晶体管M1和第二PMOS晶体管M2的宽长比K＝4，则锯齿波的占空比为20％，参见图7。

在温度固定的条件下，流经第三电阻R3的电流为一固定值，利用该值来设定恒定的充电电流和放电电流，因此生成的锯齿波拥有很高的线性度。当条件(例如温度)改变时，虽然流经第三电阻R3的电流会发生改变，但是如果不考虑第三电阻R3的电阻值的改变，则采用本发明实施例的电路结构不会影响生成的锯齿波的线性度和时钟信号的频率。

本发明的实施例，简化了设计，缩小了集成电路芯片的有效面积，降低了成本，同时，本发明生成的锯齿波具有很高的线性度，生成的时钟也具有较高的精度，这样既保证了电路的高性能，又能更好的满足集成电路产业化生产的需求。

以上所述仅为本发明的较佳实例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种锯齿波和时钟信号生成电路，包括，用于生成锯齿波的锯齿波生成电路，以及，用于将所述锯齿波转换为方波从而生成时钟信号的锯齿波方波转换电路，其特征在于，所述锯齿波生成电路包括：

第一PMOS晶体管，其源极接电源，其栅极和漏极相连；

2.如权利要求1所述的锯齿波和时钟信号生成电路，其特征在于，所述锯齿波方波转换电路包括第一比较器、第二比较器、第一与非门、第二与非门和第一反向器，其中：

3.如权利要求1所述的锯齿波和时钟信号生成电路，其特征在于：

所述第一NPN晶体管和所述第二NPN晶体管的尺寸相同。

4.如权利要求1所述的锯齿波和时钟信号生成电路，其特征在于：

所述第二电阻被构造成产生一正向电压降，使得所述第三NPN晶体管工作于放大区。

5.如权利要求4所述的锯齿波和时钟信号生成电路，其特征在于：

所述第三NPN晶极管被构造成产生一基极发射极的导通电压降，使得所述第二NPN晶体管工作于放大区。

6.如权利要求5所述的锯齿波和时钟信号生成电路，其特征在于：

所述第二NPN晶体管被构造成产生一基极发射极的导通电压降，来箝位所述第三电阻上的电压降。

7.如权利要求1所述的锯齿波和时钟信号生成电路，其特征在于：

所述第三电阻的不同电阻值，对应于所述锯齿波和时钟信号的不同频率，具体为：

其中，f_q为所述锯齿波和时钟信号的频率，K为所述第一PMOS晶体管和第二PMOS晶体管的宽长比，C为所述第一电容的电容值、R为所述第三电阻的电阻值。

8.如权利要求1所述的锯齿波和时钟信号生成电路，其特征在于：

所述第一电容的不同电容值，对应于所述锯齿波和时钟信号的不同频率，具体为：

9.如权利要求1所述的锯齿波和时钟信号生成电路，其特征在于：

所述第一PMOS晶体管和所述第二PMOS晶体管的不同宽长比，对应于所述锯齿波和时钟信号的不同频率，具体为：

10.如权利要求1所述的锯齿波和时钟信号生成电路，其特征在于：

所述第一PMOS晶体管和所述第二PMOS晶体管的宽长比，对应于所述时钟信号的不同占空比，具体为：

D＝1/(K+1)

其中，D为所述时钟信号的占空比，K为所述第一PMOS晶体管和第二PMOS晶体管的宽长比。