CN115459747B - 一种带有相位检测的锯齿波产生电路及其控制方法 - Google Patents

一种带有相位检测的锯齿波产生电路及其控制方法 Download PDF

Info

Publication number
CN115459747B
CN115459747B CN202210965526.8A CN202210965526A CN115459747B CN 115459747 B CN115459747 B CN 115459747B CN 202210965526 A CN202210965526 A CN 202210965526A CN 115459747 B CN115459747 B CN 115459747B
Authority
CN
China
Prior art keywords
signals
phase
transistor
electrode
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210965526.8A
Other languages
English (en)
Other versions
CN115459747A (zh
Inventor
勇智强
毛洪卫
刘松松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Jialyu Electronic Co ltd
Original Assignee
Beijing Jialyu Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Jialyu Electronic Co ltd filed Critical Beijing Jialyu Electronic Co ltd
Priority to CN202210965526.8A priority Critical patent/CN115459747B/zh
Publication of CN115459747A publication Critical patent/CN115459747A/zh
Application granted granted Critical
Publication of CN115459747B publication Critical patent/CN115459747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种带有相位检测的锯齿波产生电路及其控制方法，包括依次电连接的鉴相器、电荷泵、电容充放电电路和电压比较器，电压比较器的输出端与鉴相器的输入端电连接。本发明中，鉴相器将一个固定占空比信号的方波和一个窄脉冲信号进行比较，得出的相位差传输到电荷泵中，电荷泵与电容充放电电路相连接，得到的锯齿波作为最后比较器的输入，电压比较器输出一个与输入方波下降沿相同且与窄脉冲信号上升沿相同的方波信号，再传输到鉴相器中起到锁相的功能，即使温度或者输入电压发生变化，都可以保持相位锁定，电压比较器输出回鉴相器，与整体电路构成了一个环路，提高了锯齿波的稳定性，本发明在进行相位检测的同时，可以实现快速响应。

Description

一种带有相位检测的锯齿波产生电路及其控制方法
技术领域
本发明涉及基本电子电路技术领域，具体涉及一种带有相位检测的锯齿波产生电路及其控制方法。
背景技术
锯齿波产生电路是模拟集成电路不可缺少的模块，它广泛地应用于电源管理、模数转换器/数模转换器和锁相环等集成电路，在开关电源的PWM控制电路中，锯齿波产生电路是核心的功能部分，它对电路的信号处理性能有很大的影响。
传统的模拟方案基本采用电容充放电方法生成锯齿波，通过控制充放电电流的大小和充放电时长来调节锯齿波的峰值和周期。但是存在的缺陷包括有：锯齿波的频率对电源电压变化很敏感，同时会随着温度的变化而变化，并且锯齿波的整体稳定性不够。
因此亟需一种稳定性好的锯齿波产生电路。
发明内容
本发明是为了解决锯齿波的稳定性问题，提供一种带有相位检测的锯齿波产生电路及其控制方法，包括鉴相器、电荷泵、电容充放电电路和电压比较器，电荷泵根据过鉴相器传输过来的信号控制电容充放电电路的充放电速度，电压比较器通过输出一个与输入方波同占空比且下降沿相同的方波信号并传输到鉴相器中起到锁相的功能，即使温度或者输入电压发生变化，都可以保持相位锁定，电压比较器与鉴相器构成了一个环路，提高了锯齿波的稳定性，本发明在进行相位检测的同时，可以实现快速响应。
本发明提供一种带有相位检测的锯齿波产生电路，包括依次电连接的鉴相器、电荷泵、电容充放电电路和电压比较器，电压比较器的输出端与鉴相器的输入端电连接；
鉴相器用于检测两路输入信号的相位差，电荷泵用于控制电容充放电电路充放电的速度，电容充放电电路用于产生锯齿波，电压比较器用于接收锯齿波和固定电平信号并进行比较后向鉴相器输出锁相信号，鉴相器用于接收锁相信号并锁定相位。
本发明所述的一种带有相位检测的锯齿波产生电路，作为优选方式，鉴相器的输入信号为方波信号和窄脉冲信号，方波信号和窄脉冲信号的占空比不同，鉴相器用于鉴别方波信号与窄脉冲信号的相位差后输出X信号和Y信号，X信号和Y信号分别反相后输出X’信号和Y’信号，X信号、X’信号、Y信号和Y’信号均输出至电荷泵；
电荷泵用于接收X信号、X’信号、Y信号、Y’信号后向电容充放电电路输出电压并控制电容充放电电路的充放电速度，输出电压与X信号和Y信号的脉冲宽度相关；
电容充放电电路用于产生锯齿波并同时输出至外部和电压比较器，电容充放电电路用于接收固定电平SAW_PEAK信号并控制锯齿波的幅值；
电压比较器用于将固定电平信号SAW_OS与锯齿波作比较后输出锁相信号至鉴相器中进行锁相，锁相信号为方波信号，锁相信号与鉴相器输入的方波信号下降沿相同、与鉴相器输入的窄脉冲信号上升沿相同。
本发明所述的一种带有相位检测的锯齿波产生电路，作为优选方式，鉴相器包括鉴相器本体，设置在鉴相器本体上的第一输入端、第二输入端、第三输入端、第一输出端、第二输出端，与第一输出端相连的第一反相器INV1、与第二输出端相连的第二反相器INV2和与第二反相器INV2输出端相连的第三反相器INV3；第一反相器INV1的输入端和输出端、第三反相器INV3的输入端和输出端均与电荷泵相连，第三输入端与电压比较器的输出端相连；
第一输入端输入方波信号，第二输入端输入窄脉冲信号，鉴相器本体进行方波信号和窄脉冲信号的相位检测后向第一反相器INV1和电荷泵均输出X信号、向第二反相器INV2输出电信号，第一反相器INV1接收X信号后向电荷泵均输出X`信号,第二反相器INV2接收电信号后向第三反相器INV3和电荷泵均输出Y信号，第三反相器INV3接收Y信号后向电荷泵输出Y`信号。第三输入端输入锁相信号。
本发明所述的一种带有相位检测的锯齿波产生电路，作为优选方式，电荷泵包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一电容C1、第一电阻R1和第一NPN晶体管Q1；
第四NMOS管N4的栅极与鉴相器的第一反相器INV1的输入端相连用于接收X信号，第三NMOS管N3的栅极与第一反相器INV1的输出端相连用于接收X`信号，第四PMOS管P4的栅极与鉴相器第三反相器INV3的输入端相连用于接收Y信号，第三PMOS管P3的栅极与第三反相器INV3的输出端相连用于接收Y`信号，第六PMOS管P6的源极与电容充放电电路的输入端相连；
第一NMOS管N1的栅极外接偏置电流IBP_10U、源极与地线GND相连、漏极与第一PMOS管P1的漏极相连，第一PMOS管P1的栅漏短接并与第二PMOS管P2的栅极相连，第一PMOS管P1的源极接电源VDD，第二PMOS管P2的源极与第三PMOS管P3的源极相连，第四PMOS管P4的漏极与第三PMOS管P3的漏极相连，第四PMOS管P4的源极与电源VDD相连，第二PMOS管P2的漏极、第二NMOS管N2的漏极、第六PMOS管P6的栅极与第一电容C1相连，第二NMOS管N2的栅极与偏置电流IB2相连，第二NMOS管N2的源极与第三NMOS管N3的源极相连，第三NMOS管N3的漏极与第四NMOS管N4的漏极相连，第四NMOS管N4的源极接地线GND，第一电容C1的另一极接地线GND，第六PMOS管P6的漏极与第五PMOS管P5的漏极相连，第六PMOS管P6的源极与第一电阻R1相连，第一电阻R1的另一端与第一NPN晶体管Q1的集电极相连，第一NPN晶体管Q1的发射极与地线GND相连、集电极和基极短接并与第五NMOS管N5的漏极相连，第五NMOS管N5的栅极与偏置电流IB1相连、源极与电源VDD相连，第五PMOS管P5的栅极与偏置电流IB1相连、源极与电源VDD相连。
本发明所述的一种带有相位检测的锯齿波产生电路，作为优选方式，电容充放电电路包括第二NPN晶体管Q2、第二电容C2、第六NMOS管N6、第七PMOS管P7、第一PNP晶体管PNP、第七NMOS管N7、第八NMOS管N8、第三NPN晶体管Q3、第四NPN晶体管Q4、第五NPN晶体管Q5、第六NPN晶体管Q6、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10和第五反相器INV5；
第二NPN晶体管Q2的基极与电荷泵的输出端连接，第七PMOS管P7的源极与固定电平SAW_PEAK相连用于进行限制幅值，第七PMOS管P7的栅极与第五反相器INV5的输出端相连用于接收窄脉冲信号的反相信号，第六NPN晶体管Q6的发射极与第八NMOS管N8的漏极相连并向外界和电压比较器输出锯齿波SAW；
第七PMOS管P7的漏极、第六NMOS管N6的漏极、第二电容C2、第一PNP晶体管PNP的基极均与第五NPN晶体管Q5的发射极相连，第六NMOS管N6的源极与第二NPN晶体管Q2的集电极相连，第二NPN晶体管Q2的发射极、第二电容C2的另一极均与地线GND相连，第七NMOS管N7的栅极先短接接到第六NMOS管N6的栅极再将漏极与第八PMOS管P8的漏极相连，第三NPN晶体管Q3的基极与集电极短接再与第七NMOS管N7的源极相连，第三NPN晶体管Q3的发射极与地线GND相连、基极与第四NPN晶体管Q4的发射极相连，第四NPN晶体管Q4的基极与集电极短接再与第五NPN晶体管Q5的基极、第九PMOS管P9的集电极相连，第五NPN晶体管Q5的集电极与电源VDD相连，第八PMOS管P8、第九PMOS管P9、第十PMOS管P10的栅极均与偏置电流IB1相连、源极均与电源VDD相连，第十PMOS管P10的漏极和第一PNP晶体管PNP管的发射极、第六NPN晶体管Q6的基极相连、集电极与地线GND相连，第六NPN晶体管Q6的集电极与电源VDD相连，第八NMOS管N8的栅极外接IBP_10U、源极接地线GND；
当窄脉冲信号为低电平时，第七PMOS管P7导通，第二电容C2进行充电，且峰值受到固定电平SAW_PEAK的限制，当窄脉冲信号为高电平时，第七PMOS管P7关闭，第二电容C2进行放电。
本发明所述的一种带有相位检测的锯齿波产生电路，作为优选方式，电压比较器包括第十一PMOS管P11、第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第七NPN晶体管Q7、第八NPN晶体管Q8和第四反相器INV4；
第七NPN晶体管Q7的基极与电容充放电电路的输出端相连用于接收锯齿波SAW，第八NPN晶体管Q8的基极与固定电平SAW_OS相连，第十四PMOS管P14的漏极与第九NMOS管N9的源极相连并与第十三NMOS管N13的漏极相连用于通过第四反相器INV4向鉴相器输出锁相信号；
第七NPN晶体管Q7和第八NPN晶体管Q8的发射极均与第十一NMOS管N11的漏极相连，第十一NMOS管N11的栅极外接IBP_10U、源极与地线GND相连，第七NPN晶体管Q7的集电极、第十一PMOS管P11的栅极、第十三PMOS管P13的栅极均与第十二PMOS管P12的栅漏短接以后连接，第十一PMOS管P11的源极、第十二PMOS管P12的源极、第十三PMOS管P13的源极均与电源VDD连接，第十三PMOS管P13的漏极、第八NPN晶体管Q8的集电极、第九NMOS管N9的漏极、第十NMOS管N10的源极均与第十四PMOS管P14的栅极相连，第十NMOS管N10的漏极与电源VDD相连，第十NMOS管N10的栅极与第九NMOS管N9的源极相连，第十四PMOS管P14的源极与电源VDD相连，第十二NMOS管N12的栅级、漏级短接后再与第九NMOS管N9的栅极、第十三NMOS管N13的栅极、第十一PMOS管P11的漏极相连，第十二NMOS管N12和第十三NMOS管N13的源极均与地线GND相连；
电压比较器将固定电平SAW_OS与锯齿波作比较后输出一个与鉴相器输入的方波信号下降沿相同的锁相信号、再传输到鉴相器中进行锁相。
本发明提供一种带有相位检测的锯齿波产生电路的控制方法，包括以下步骤：
S1、鉴相器、电荷泵、电容充放电电路和电压比较器构成环路；
S2、鉴相器检测两路输入信号的相位差后输出至电荷泵；
S3、电荷泵根据鉴相器的输出信号向电容充放电电路输出电压并控制充放电速度，电容充放电电路产生锯齿波并输出至外界和电压比较器，电容充放电电路根据固定电平信号控制锯齿波的幅度；
S4、电压比较器接收锯齿波并和另一个固定电平信号比较后输出锁相信号至鉴相器；
S5、鉴相器接收锁相信号后锁定相位，返回步骤S2。
本发明所述的一种带有相位检测的锯齿波产生电路的控制方法，作为优选方式，步骤S2中，鉴相器的输入信号为方波信号和窄脉冲信号，方波信号和窄脉冲信号的占空比不同，鉴相器鉴别方波信号与窄脉冲信号的相位差后输出X信号和Y信号，X信号和Y信号分别反相后得到X’信号和Y’信号，X信号、X’信号、Y信号和Y’信号均输出至电荷泵；
步骤S3中，电荷泵根据X信号的脉冲宽度与Y信号的脉冲宽度的大小调整输出电压，当X信号的脉冲宽度大于Y信号的脉冲宽度时，电荷泵的输出电压下降，电流减小，振荡器频率减小；当X信号的脉冲宽度小于Y信号的脉冲宽度时，电荷泵的输出电压上升，电流增加，振荡器频率增加；
步骤S4中，电容充放电电路在电荷泵的输出电压控制下通过电容充放电产生锯齿波并根据接收的固定电平SAW_PEAK信号控制锯齿波的幅值；
步骤S5中，电压比较器将固定电平信号SAW_OS与锯齿波作比较后输出锁相信号至鉴相器中进行锁相，锁相信号为与鉴相器输入的方波信号下降沿相同的方波信号，锁相信号与鉴相器输入的窄脉冲信号上升沿相同。
本发明所述的一种带有相位检测的锯齿波产生电路的控制方法，作为优选方式，步骤S4中，电容充放电电路的充放电时间为：
Um为锯齿波最大幅值电压、C为电容、IC为流过电容的电流；
当提高充放电速率时，IC增加，达到最大幅值的时间减小。
本发明所述的一种带有相位检测的锯齿波产生电路的控制方法，作为优选方式，步骤S4中，固定电平SAW_PEAK信号与固定电平SAW_OS信号的电压比值为4/3。
本发明的技术方案如下：一种带有相位检测的锯齿波产生电路及其控制方法，包括：鉴相器、电荷泵、电容充放电电路和比较器电路。
鉴相器包括第一反相器INV1、第二反相器INV2、第三反相器INV3；反相器INV2和INV3相连，将反相器INV1的输入输出分别标上X和X`，将反相器INV3的输入输出标上Y和Y`；鉴相器的输入分别为CLK_CH1D、CLK_CH1P1、net1。
电荷泵包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管6、第一电容C1、第一电阻R1、第一NPN晶体管Q1；N1管的栅极外接偏置电流IBP_10U，源极和地线GND相连，漏极接P1管的漏极；P1管栅漏短接并和P2管的栅极相连，P1管的源极接电源VDD；P2管的源极、P4管的漏极和P3管的源漏极相接，P4管源极接电源VDD、栅极接鉴相器输出的Y信号，P3管的栅极接鉴相器输出的Y`信号；P2管的漏极、N2管的漏极、P6管的栅极和电容C1相接，N2管的栅极接偏置电流IB2，N2管的源极、N3管的源漏极和N4管的漏极相接，N4管的源极接地线GND，N4管的栅极和鉴相器输出的X信号相接，N3管的栅极接鉴相器输出的X`信号，电容C1的另一极接地线GND；P6管的漏极接P5管的漏极，P6管的源极和电阻R1相接，电阻R1的另一端接Q1的集电极，发射极接地线GND,Q1的集电极和基极短接并接到N5管的漏极，N5管的栅极接偏置电流IB1、源极接电源VDD；P5管的栅极接偏置电流IB1、源极接电源VDD；所有NMOS管的衬底与地线相连接；所有PMOS管的衬底与电源VDD相连接。
电容充放电电路包括第二NPN晶体管Q2、第二电容C2、第六NMOS管N6、第七PMOS管P7、第一PNP晶体管PNP、第七NMOS管N7、第八NMOS管N8、第三NPN晶体管Q3、第四NPN晶体管Q4、第五NPN晶体管Q5、第六NPN晶体管Q6、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10；P7管的源极接一固定电平SAW_PEAK，起到限制幅值的作用，P7管的栅极接鉴相器过来的窄脉冲信号，P7管的漏极、N6管的漏极、电容C2、PNP晶体管的基极和Q5的发射极相接；N6管的源极和Q2的集电极相接；Q2的基极接到电荷泵中P6管的源极，Q2的发射极接地线GND，电容C2的另一极也接到地线GND；N7管栅漏短接接到N6管的栅极，再与P8管的漏极相接；Q3的基极和集电极短接，再接到N7管的源极，Q3的发射极接地线GND，基极接Q4的发射极；Q4的基极和集电极短接，并于Q5的基极和P9管的集电极相接；Q5管的集电极接电源VDD；P8管、P9管、P10管的栅极都接到偏置电流IB1，三管的源极都接电源VDD；P10管的漏极和PNP管的发射极、Q6的基极相接，PNP管的集电极接地线GND；Q6的集电极接电源VDD，发射极接N8管的漏极，为电容充放电的输出位置，输出为锯齿波SAW；N8管的栅极外接IBP_10U，源极接地线GND；所有NMOS管的衬底与地线相连接；所有PMOS管的衬底与电源VDD相连接。
比较器电路包括第十一PMOS管P11、第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第七NPN晶体管Q7、第八NPN晶体管Q8、第四反相器INV4；Q7、Q8作为输入对管，其中Q7的基极输入电容充放电的输出SAW，Q8的基极输入一固定电平；Q7和Q8的发射极与N11管的漏极相连，N11管的栅极外接IBP_10U，其源极接地线GND；Q7的集电极、P11管的栅极、P13管的栅极和P12管栅漏短接以后连接在一起；P11管的源极、P12管的源极、P13管的源极都接电源VDD；P13管的漏极、Q8的集电极、N9管的漏极、N10管的源极和P14管的栅极连接；N10管的漏极接电源VDD，N10管的栅极和N9管的源极相接；P14管的源极接电源VDD，其漏极和N9管的源极相接并和N13管的漏极相接，该部分作为比较器的输出，通过第四反相器INV4传输到鉴相器中；N12管栅漏短接，再与N9管的栅极、N13管的栅极和P11管的漏极相接；N12管和N13管的源极都与地线GND相接；所有NMOS管的衬底与地线相连接；所有PMOS管的衬底与电源VDD相连接。
进一步的，锯齿波产生电路采用0.35um BCD工艺。
鉴相器将一个固定占空比信号的方波和一个窄脉冲信号进行比较，得出的相位差传输到电荷泵中，电荷泵与电容充放电电路相连接，得到的锯齿波作为最后电压比较器的输入，比较器输出一个与输入方波同占空比且下降沿相同的方波信号，再传输到鉴相器中起到锁相的功能。
电容充放电电路中幅值自动调节及控制，调节SAW_PEAK信号可以对锯齿波最大幅值进行限定，控制在一个有效范围，调节输入的时钟控制信号，可以控制锯齿波幅值的最小值，以此相互影响，可以对幅值进行调节；电压比较器电路输出的一个方波信号与鉴相器电路输入的方波信号下降沿相同，实现相位检测，起到锁相的功能；
本技术方案由鉴相器、电荷泵、电容充放电电路和一个电压比较器电路锁相来实现相位的检测，并且调节充放电速度可以控制幅值，使其能够自动调节。
本发明具有以下优点：
(1)本发明提出一种新型结构，由鉴相器、电荷泵、电容充放电电路和一个电压比较器电路锁相来实现相位的检测，并充放电速度和幅值可以进行自动调节。
(2)本发明的鉴相器将一个固定占空比信号的方波和一个窄脉冲信号进行比较，得出的相位差传输到电荷泵中，电荷泵与电容充放电电路相连接，得到的锯齿波作为最后电压比较器的输入，比较器输出一个与输入方波同占空比且下降沿相同的方波信号，再传输到鉴相器中起到锁相的功能。
(3)本发明的电容充放电电路幅值可自动调节及控制，调节SAW_PEAK信号即可对锯齿波最大幅值进行限定，将SAW_PEAK信号控制在一个有效范围，同时调节输入的时钟控制信号以控制锯齿波幅值的最小值，即可对幅值进行调节。
附图说明
图1为一种带有相位检测的锯齿波产生电路的结构示意图；
图2为一种带有相位检测的锯齿波产生电路的鉴相器原理图；
图3为一种带有相位检测的锯齿波产生电路的电荷泵和电容充放电电路原理图；
图4为一种带有相位检测的锯齿波产生电路的电压比较器原理图；
图5为一种带有相位检测的锯齿波产生电路的鉴相器输入和电压比较器输出波形图；
图6为一种带有相位检测的锯齿波产生电路的锯齿波波形输出结果图；
图7为一种带有相位检测的锯齿波产生电路的控制方法流程图。
附图标记：
1、鉴相器；11、鉴相器本体；12、第一输入端；13、第二输入端；14、第三输入端；15、第一输出端；16、第二输出端；2、电荷泵；3、电容充放电电路；4、电压比较器。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例1
如图1～4所示，一种带有相位检测的锯齿波产生电路，包括依次电连接的鉴相器1、电荷泵2、电容充放电电路3和电压比较器4，电压比较器4的输出端与鉴相器1的输入端电连接；
鉴相器1用于检测两路输入信号的相位差，电荷泵2用于控制电容充放电电路3充放电的速度，电容充放电电路3用于产生锯齿波，电压比较器4用于接收锯齿波和固定电平信号并进行比较后向鉴相器1输出锁相信号，鉴相器1用于接收锁相信号并锁定相位；
鉴相器1的输入信号为方波信号和窄脉冲信号，方波信号和窄脉冲信号的占空比不同，鉴相器1用于鉴别方波信号与窄脉冲信号的相位差后输出X信号和Y信号，X信号和Y信号分别反相后输出X’信号和Y’信号，X信号、X’信号、Y信号和Y’信号均输出至电荷泵2，
电荷泵2用于接收X信号、X’信号、Y信号、Y’信号后向电容充放电电路3输出电压并控制电容充放电电路3的充放电速度，输出电压与X信号和Y信号的脉冲宽度相关；
电容充放电电路3用于产生锯齿波并同时输出至外部和电压比较器4，电容充放电电路3用于接收固定电平SAW_PEAK信号并控制锯齿波的幅值；
电压比较器4用于将固定电平信号SAW_OS与锯齿波作比较后输出锁相信号至鉴相器1中进行锁相，锁相信号为方波信号，锁相信号与鉴相器1输入的方波信号下降沿相同、与鉴相器1输入的窄脉冲信号上升沿相同；
如图2所示，鉴相器1包括鉴相器本体11，设置在鉴相器本体11上的第一输入端12、第二输入端13、第三输入端14、第一输出端15、第二输出端16，与第一输出端15相连的第一反相器INV1、与第二输出端16相连的第二反相器INV2和与第二反相器INV2输出端相连的第三反相器INV3；第一反相器INV1的输入端和输出端、第三反相器INV3的输入端和输出端均与电荷泵2相连，第三输入端14与电压比较器4的输出端相连；
第一输入端12输入方波信号，第二输入端13输入窄脉冲信号，鉴相器本体11进行方波信号和窄脉冲信号的相位检测后向第一反相器INV1和电荷泵2均输出X信号、向第二反相器INV2输出电信号，第一反相器INV1接收X信号后向电荷泵2均输出X`信号,第二反相器INV2接收电信号后向第三反相器INV3和电荷泵2均输出Y信号，第三反相器INV3接收Y信号后向电荷泵2输出Y`信号。第三输入端14输入锁相信号。
如图3所示，电荷泵2包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一电容C1、第一电阻R1和第一NPN晶体管Q1；
第四NMOS管N4的栅极与鉴相器1的第一反相器INV1的输入端相连用于接收X信号，第三NMOS管N3的栅极与第一反相器INV1的输出端相连用于接收X`信号，第四PMOS管P4的栅极与鉴相器1第三反相器INV3的输入端相连用于接收Y信号，第三PMOS管P3的栅极与第三反相器INV3的输出端相连用于接收Y`信号，第六PMOS管P6的源极与电容充放电电路3的输入端相连；
第一NMOS管N1的栅极外接偏置电流IBP_10U、源极与地线GND相连、漏极与第一PMOS管P1的漏极相连，第一PMOS管P1的栅漏短接并与第二PMOS管P2的栅极相连，第一PMOS管P1的源极接电源VDD，第二PMOS管P2的源极与第三PMOS管P3的源极相连，第四PMOS管P4的漏极与第三PMOS管P3的漏极相连，第四PMOS管P4的源极与电源VDD相连，第二PMOS管P2的漏极、第二NMOS管N2的漏极、第六PMOS管P6的栅极与第一电容C1相连，第二NMOS管N2的栅极与偏置电流IB2相连，第二NMOS管N2的源极与第三NMOS管N3的源极相连，第三NMOS管N3的漏极与第四NMOS管N4的漏极相连，第四NMOS管N4的源极接地线GND，第一电容C1的另一极接地线GND，第六PMOS管P6的漏极与第五PMOS管P5的漏极相连，第六PMOS管P6的源极与第一电阻R1相连，第一电阻R1的另一端与第一NPN晶体管Q1的集电极相连，第一NPN晶体管Q1的发射极与地线GND相连、集电极和基极短接并与第五NMOS管N5的漏极相连，第五NMOS管N5的栅极与偏置电流IB1相连、源极与电源VDD相连，第五PMOS管P5的栅极与偏置电流IB1相连、源极与电源VDD相连；
电容充放电电路3包括第二NPN晶体管Q2、第二电容C2、第六NMOS管N6、第七PMOS管P7、第一PNP晶体管PNP、第七NMOS管N7、第八NMOS管N8、第三NPN晶体管Q3、第四NPN晶体管Q4、第五NPN晶体管Q5、第六NPN晶体管Q6、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10和第五反相器INV5；
第二NPN晶体管Q2的基极与电荷泵2的输出端连接，第七PMOS管P7的源极与固定电平SAW_PEAK相连用于进行限制幅值，第七PMOS管P7的栅极与第五反相器INV5的输出端相连用于接收窄脉冲信号的反相信号，第六NPN晶体管Q6的发射极与第八NMOS管N8的漏极相连并向外界和电压比较器4输出锯齿波SAW；
第七PMOS管P7的漏极、第六NMOS管N6的漏极、第二电容C2、第一PNP晶体管PNP的基极均与第五NPN晶体管Q5的发射极相连，第六NMOS管N6的源极与第二NPN晶体管Q2的集电极相连，第二NPN晶体管Q2的发射极、第二电容C2的另一极均与地线GND相连，第七NMOS管N7的栅极先短接接到第六NMOS管N6的栅极再将漏极与第八PMOS管P8的漏极相连，第三NPN晶体管Q3的基极与集电极短接再与第七NMOS管N7的源极相连，第三NPN晶体管Q3的发射极与地线GND相连、基极与第四NPN晶体管Q4的发射极相连，第四NPN晶体管Q4的基极与集电极短接再与第五NPN晶体管Q5的基极、第九PMOS管P9的集电极相连，第五NPN晶体管Q5的集电极与电源VDD相连，第八PMOS管P8、第九PMOS管P9、第十PMOS管P10的栅极均与偏置电流IB1相连、源极均与电源VDD相连，第十PMOS管P10的漏极和第一PNP晶体管PNP管的发射极、第六NPN晶体管Q6的基极相连、集电极与地线GND相连，第六NPN晶体管Q6的集电极与电源VDD相连，第八NMOS管N8的栅极外接IBP_10U、源极接地线GND；
当窄脉冲信号为低电平时，第七PMOS管P7导通，第二电容C2进行充电，且峰值受到固定电平SAW_PEAK的限制，当窄脉冲信号为高电平时，第七PMOS管P7关闭，第二电容C2进行放电；
如图4所示，电压比较器4包括第十一PMOS管P11、第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第七NPN晶体管Q7、第八NPN晶体管Q8和第四反相器INV4；
第七NPN晶体管Q7的基极与电容充放电电路3的输出端相连用于接收锯齿波SAW，第八NPN晶体管Q8的基极与固定电平SAW_OS相连，第十四PMOS管P14的漏极与第九NMOS管N9的源极相连并与第十三NMOS管N13的漏极相连用于通过第四反相器INV4向鉴相器1输出锁相信号；
第七NPN晶体管Q7和第八NPN晶体管Q8的发射极均与第十一NMOS管N11的漏极相连，第十一NMOS管N11的栅极外接IBP_10U、源极与地线GND相连，第七NPN晶体管Q7的集电极、第十一PMOS管P11的栅极、第十三PMOS管P13的栅极均与第十二PMOS管P12的栅漏短接以后连接，第十一PMOS管P11的源极、第十二PMOS管P12的源极、第十三PMOS管P13的源极均与电源VDD连接，第十三PMOS管P13的漏极、第八NPN晶体管Q8的集电极、第九NMOS管N9的漏极、第十NMOS管N10的源极均与第十四PMOS管P14的栅极相连，第十NMOS管N10的漏极与电源VDD相连，第十NMOS管N10的栅极与第九NMOS管N9的源极相连，第十四PMOS管P14的源极与电源VDD相连，第十二NMOS管N12的栅级、漏级短接后再与第九NMOS管N9的栅极、第十三NMOS管N13的栅极、第十一PMOS管P11的漏极相连，第十二NMOS管N12和第十三NMOS管N13的源极均与地线GND相连；
电压比较器4将固定电平SAW_OS与锯齿波作比较后输出一个与鉴相器1输入的方波信号下降沿相同的锁相信号、再传输到鉴相器1中进行锁相。
实施例2
如图1～4所示，一种带有相位检测的锯齿波产生电路及其控制方法，电路包括：鉴相器、电荷泵、电容充放电电路和电压比较器电路。鉴相器主要功能是鉴别出输入信号的相位差，使得输出电压与两个输入信号之间的相位差有确定关系；电荷泵的主要功能是使得输入电压升高或降低，通过鉴相器传输过来的信号控制开关进而控制快速电容器的充放电，从而使输入电压以一定因数倍数变化，从而得到所需要的输出电压；电容充放电电路的主要功能是产生锯齿波；电压比较器的主要功能是输出一个与输入方波同占空比且下降沿相同的方波信号，再传输到鉴相器中起到锁相的功能。
图2～4是本发明实施例提供的一种带有相位检测的锯齿波产生电路的电路原理图。现结合图2～4详细解释本发明提供的锯齿波产生电路。
鉴相器包括第一反相器INV1、第二反相器INV2、第三反相器INV3；
其中，反相器INV2和INV3相连，将反相器INV1的输入输出分别标上X和X`，将反相器INV3的输入输出标上Y和Y`；鉴相器的输入分别为CLK_CH1D、CLK_CH1P1、net1。
CLK_CH1D与CLK_CH1P1是两个占空比不同的输入信号,CLK_CH1D是占空比为50％的方波信号，CLK_CH1P1是占空比为17.5％的窄脉冲信号。鉴相器鉴别出输入信号的相位差，使得输出电压与两个输入信号之间的相位差有确定关系。
电荷泵包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管6、第一电容C1、第一电阻R1、第一NPN晶体管Q1；
其中，N1管的栅极外接偏置电流IBP_10U，源极和地线GND相连，漏极接P1管的漏极；P1管栅漏短接并和P2管的栅极相连，P1管的源极接电源VDD；P2管的源极、P4管的漏极和P3管的源漏极相接，P4管源极接电源VDD、栅极接鉴相器输出的Y信号，P3管的栅极接鉴相器输出的Y`信号；P2管的漏极、N2管的漏极、P6管的栅极和电容C1相接，N2管的栅极接偏置电流IB2，N2管的源极、N3管的源漏极和N4管的漏极相接，N4管的源极接地线GND，N4管的栅极和鉴相器输出的X信号相接，N3管的栅极接鉴相器输出的X`信号，电容C1的另一极接地线GND；P6管的漏极接P5管的漏极，P6管的源极和电阻R1相接，电阻R1的另一端接Q1的集电极，发射极接地线GND,Q1的集电极和基极短接并接到N5管的漏极，N5管的栅极接偏置电流IB1、源极接电源VDD；P5管的栅极接偏置电流IB1、源极接电源VDD；所有NMOS管的衬底与地线相连接；所有PMOS管的衬底与电源VDD相连接。
X信号的脉冲宽度大于Y信号的脉冲宽度，则电荷泵的输出电压下降，电流减小，振荡器频率减小；当X信号的脉冲宽度小于Y信号的脉冲宽度，则输出电压上升，电流增加，振荡器频率增加。
电容充放电电路包括第二NPN晶体管Q2、第二电容C2、第六NMOS管N6、第七PMOS管P7、第一PNP晶体管PNP、第七NMOS管N7、第八NMOS管N8、第三NPN晶体管Q3、第四NPN晶体管Q4、第五NPN晶体管Q5、第六NPN晶体管Q6、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第五反相器INV5；
其中，P7管的源极接一固定电平SAW_PEAK，起到限制幅值的作用，第五反相器INV5将窄脉冲信号反向输入到P7管的栅极，P7管的漏极、N6管的漏极、电容C2、PNP晶体管的基极和Q5的发射极相接；N6管的源极和Q2的集电极相接；Q2的基极接到电荷泵中P6管的源极，Q2的发射极接地线GND，电容C2的另一极也接到地线GND；N7管栅漏短接接到N6管的栅极，再与P8管的漏极相接；Q3的基极和集电极短接，再接到N7管的源极，Q3的发射极接地线GND，基极接Q4的发射极；Q4的基极和集电极短接，并于Q5的基极和P9管的集电极相接；Q5管的集电极接电源VDD；P8管、P9管、P10管的栅极都接到偏置电流IB1，三管的源极都接电源VDD；P10管的漏极和PNP管的发射极、Q6的基极相接，PNP管的集电极接地线GND；Q6的集电极接电源VDD，发射极接N8管的漏极，为电容充放电的输出位置，输出为锯齿波SAW；N8管的栅极外接IBP_10U，源极接地线GND；所有NMOS管的衬底与地线相连接；所有PMOS管的衬底与电源VDD相连接。
SAW_PEAK是一固定电平，2V左右，起到了限制锯齿波幅值的作用；P7管接到一个窄脉冲信号上，当窄脉冲是低电平时，P管导通，此时对电容C进行充电，且峰值受到SAW_PEAK的限制。当窄脉冲是高电平时，P管关闭，此时电容C进行放电。最低幅值受到充放电速度的限制。
T是电容充放电时间、Um是锯齿波最大幅值电压、C是电容、IC是流过电容的电流；提高充放电速率，则IC增加，那么达到最大幅值的时间减小。
电压比较器电路包括第十一PMOS管P11、第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第七NPN晶体管Q7、第八NPN晶体管Q8、第四反相器INV4；
Q7、Q8作为输入对管，其中Q7的基极输入电容充放电的输出SAW，Q8的基极输入一固定电平；Q7和Q8的发射极与N11管的漏极相连，N11管的栅极外接IBP_10U，其源极接地线GND；Q7的集电极、P11管的栅极、P13管的栅极和P12管栅漏短接以后连接在一起；P11管的源极、P12管的源极、P13管的源极都接电源VDD；P13管的漏极、Q8的集电极、N9管的漏极、N10管的源极和P14管的栅极连接；N10管的漏极接电源VDD，N10管的栅极和N9管的源极相接；P14管的源极接电源VDD，其漏极和N9管的源极相接并和N13管的漏极相接，该部分作为比较器的输出，通过第四反相器INV4传输到鉴相器中；N12管栅漏短接，再与N9管的栅极、N13管的栅极和P11管的漏极相接；N12管和N13管的源极都与地线GND相接；所有NMOS管的衬底与地线相连接；所有PMOS管的衬底与电源VDD相连接。
电压比较器，就是两个输入端的其中一个作为基准，另外一个与基准作比较，输出只存在高电平和低电平两种状态。通过电压比较器，可以将模拟信号转变为数字信号。比较器将固定电平SAW_OS信号与输出的锯齿波作比较，输出一个与输入方波同占空比且下降沿相同的方波信号，再传输到鉴相器中起到锁相的功能。固定电平SAW_OS与SAW_PEAK的关系如公式2：
因为电压比较器的输出信号，是锁定了方波的下降沿和窄脉冲的上升沿，只要输入频率稳定，它总会保持相位锁定，不管温度或者电压怎么变化，总是可以调回来；且电压比较器的输出是反馈回鉴相器中，构成了一个环路，输出稳定。
图5是本发明实例的鉴相器输入和电压比较器输出波形图。相关时钟信号如图5所示，先是一个占空比为50％的方波信号，频率是150KHz；再是一个窄脉冲信号，频率为150KHz，方波信号相对于窄脉冲信号延迟175nS。电压比较器通过比较电容充放电输出波形和一个固定电平SAW_OS信号，得到的输出波形刚好可以锁定窄脉冲的上升沿和方波的下降沿。
图6是本发明实例的锯齿波波形输出结果图。如图6所示，电源电压5V，做瞬态仿真，因受到固定电平的影响，波形的最大幅值受到限制，电荷泵对振荡频率的改变影响电容充放电速度，将最小幅值控制在1V左右，最大幅值在3.6V左右。
实施例3
如图7所示，一种带有相位检测的锯齿波产生电路的控制方法，包括以下步骤：
S1、鉴相器1、电荷泵2、电容充放电电路3和电压比较器4构成环路；
S2、鉴相器1检测两路输入信号的相位差后输出至电荷泵2；
鉴相器1的输入信号为方波信号和窄脉冲信号，方波信号和窄脉冲信号的占空比不同，鉴相器1鉴别方波信号与窄脉冲信号的相位差后输出X信号和Y信号，X信号和Y信号分别反相后得到X’信号和Y’信号，X信号、X’信号、Y信号和Y’信号均输出至电荷泵2；
S3、电荷泵2根据鉴相器1的输出信号向电容充放电电路3输出电压并控制充放电速度，电容充放电电路3产生锯齿波并输出至外界和电压比较器4，电容充放电电路3根据固定电平信号控制锯齿波的幅度；
电荷泵2根据X信号的脉冲宽度与Y信号的脉冲宽度的大小调整输出电压，当X信号的脉冲宽度大于Y信号的脉冲宽度时，电荷泵2的输出电压下降，电流减小，振荡器频率减小；当X信号的脉冲宽度小于Y信号的脉冲宽度时，电荷泵2的输出电压上升，电流增加，振荡器频率增加；
S4、电压比较器4接收锯齿波并和另一个固定电平信号比较后输出锁相信号至鉴相器1；
电容充放电电路3在电荷泵2的输出电压控制下通过电容充放电产生锯齿波并根据接收的固定电平SAW_PEAK信号控制锯齿波的幅值；
电容充放电电路3的充放电时间为：
Um为锯齿波最大幅值电压、C为电容、IC为流过电容的电流；
当提高充放电速率时，IC增加，达到最大幅值的时间减小；
固定电平SAW_PEAK信号与固定电平SAW_OS信号的电压比值为4/3；
S5、鉴相器1接收锁相信号后锁定相位，电压比较器4将固定电平信号SAW_OS与锯齿波作比较后输出锁相信号至鉴相器1中进行锁相，锁相信号为与鉴相器1输入的方波信号下降沿相同的方波信号，锁相信号与鉴相器1输入的窄脉冲信号上升沿相同，返回步骤S2。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种带有相位检测的锯齿波产生电路，其特征在于：包括依次电连接的鉴相器(1)、电荷泵(2)、电容充放电电路(3)和电压比较器(4)，所述电压比较器(4)的输出端与所述鉴相器(1)的输入端电连接；
所述鉴相器(1)用于检测两路输入信号的相位差，所述电荷泵(2)用于控制所述电容充放电电路(3)充放电的速度，所述电容充放电电路(3)用于产生锯齿波，所述电压比较器(4)用于接收所述锯齿波和固定电平信号并进行比较后向所述鉴相器(1)输出锁相信号，所述鉴相器(1)用于接收所述锁相信号并锁定相位；
所述鉴相器(1)的输入信号为方波信号和窄脉冲信号，所述方波信号和所述窄脉冲信号的占空比不同，所述鉴相器(1)用于鉴别所述方波信号与所述窄脉冲信号的相位差后输出X信号和Y信号，所述X信号和所述Y信号分别反相后输出X’信号和Y’信号，所述X信号、所述X’信号、所述Y信号和所述Y’信号均输出至所述电荷泵(2)；
所述电荷泵(2)用于接收所述X信号、所述X’信号、所述Y信号、所述Y’信号后向所述电容充放电电路(3)输出电压并控制所述电容充放电电路(3)的充放电速度，所述输出电压与所述X信号和所述Y信号的脉冲宽度相关；
所述电容充放电电路(3)用于产生锯齿波并同时输出至外部和所述电压比较器(4)，所述电容充放电电路(3)用于接收固定电平SAW_PEAK信号并控制所述锯齿波的幅值；
所述电压比较器(4)用于将固定电平信号SAW_OS与所述锯齿波作比较后输出锁相信号至所述鉴相器(1)中进行锁相，所述锁相信号为方波信号，所述锁相信号与所述鉴相器(1)输入的方波信号下降沿相同、与所述鉴相器(1)输入的窄脉冲信号上升沿相同。
2.根据权利要求1所述的一种带有相位检测的锯齿波产生电路，其特征在于：所述鉴相器(1)包括鉴相器本体(11)，设置在所述鉴相器本体(11)上的第一输入端(12)、第二输入端(13)、第三输入端(14)、第一输出端(15)、第二输出端(16)，与第一输出端(15)相连的第一反相器INV1、与所述第二输出端(16)相连的第二反相器INV2和与所述第二反相器INV2输出端相连的第三反相器INV3；所述第一反相器INV1的输入端和输出端、所述第三反相器INV3的输入端和输出端均与所述电荷泵(2)相连，所述第三输入端(14)与所述电压比较器(4)的输出端相连；
所述第一输入端(12)输入方波信号，所述第二输入端(13)输入窄脉冲信号，所述鉴相器本体(11)进行所述方波信号和所述窄脉冲信号的相位检测后向所述第一反相器INV1和所述电荷泵(2)均输出X信号、向所述第二反相器INV2输出电信号，所述第一反相器INV1接收所述X信号后向所述电荷泵(2)均输出X`信号,所述第二反相器INV2接收所述电信号后向所述第三反相器INV3和所述电荷泵(2)均输出Y信号，所述第三反相器INV3接收所述Y信号后向所述电荷泵(2)输出Y`信号，所述第三输入端(14)输入锁相信号。
3.根据权利要求1所述的一种带有相位检测的锯齿波产生电路，其特征在于：所述电荷泵(2)包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一电容C1、第一电阻R1和第一NPN晶体管Q1；
所述第四NMOS管N4的栅极与所述鉴相器(1)的第一反相器INV1的输入端相连用于接收X信号，所述第三NMOS管N3的栅极与所述第一反相器INV1的输出端相连用于接收X`信号，第四PMOS管P4的栅极与所述鉴相器(1)第三反相器INV3的输入端相连用于接收Y信号，所述第三PMOS管P3的栅极与所述第三反相器INV3的输出端相连用于接收Y`信号，所述第六PMOS管P6的源极与所述电容充放电电路(3)的输入端相连；
所述第一NMOS管N1的栅极外接偏置电流IBP_10U、源极与地线GND相连、漏极与所述第一PMOS管P1的漏极相连，所述第一PMOS管P1的栅漏短接并与所述第二PMOS管P2的栅极相连，所述第一PMOS管P1的源极接电源VDD，所述第二PMOS管P2的源极与所述第三PMOS管P3的源极相连，所述第四PMOS管P4的漏极与所述第三PMOS管P3的漏极相连，所述第四PMOS管P4的源极与电源VDD相连，所述第二PMOS管P2的漏极、所述第二NMOS管N2的漏极、所述第六PMOS管P6的栅极与所述第一电容C1相连，所述第二NMOS管N2的栅极与偏置电流IB2相连，所述第二NMOS管N2的源极与所述第三NMOS管N3的源极相连，所述第三NMOS管N3的漏极与所述第四NMOS管N4的漏极相连，所述第四NMOS管N4的源极接地线GND，所述第一电容C1的另一极接地线GND，所述第六PMOS管P6的漏极与所述第五PMOS管P5的漏极相连，所述第六PMOS管P6的源极与所述第一电阻R1相连，所述第一电阻R1的另一端与所述第一NPN晶体管Q1的集电极相连，所述第一NPN晶体管Q1的发射极与地线GND相连、集电极和基极短接并与所述第五NMOS管N5的漏极相连，所述第五NMOS管N5的栅极与偏置电流IB1相连、源极与电源VDD相连，所述第五PMOS管P5的栅极与偏置电流IB1相连、源极与电源VDD相连。
4.根据权利要求1所述的一种带有相位检测的锯齿波产生电路，其特征在于：所述电容充放电电路(3)包括第二NPN晶体管Q2、第二电容C2、第六NMOS管N6、第七PMOS管P7、第一PNP晶体管PNP、第七NMOS管N7、第八NMOS管N8、第三NPN晶体管Q3、第四NPN晶体管Q4、第五NPN晶体管Q5、第六NPN晶体管Q6、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10和第五反相器INV5；
所述第二NPN晶体管Q2的基极与所述电荷泵(2)的输出端连接，所述第七PMOS管P7的源极与固定电平SAW_PEAK相连用于进行限制幅值，所述第七PMOS管P7的栅极与所述第五反相器INV5的输出端相连用于接收窄脉冲信号的反相信号，所述第六NPN晶体管Q6的发射极与所述第八NMOS管N8的漏极相连并向外界和所述电压比较器(4)输出锯齿波SAW；
所述第七PMOS管P7的漏极、所述第六NMOS管N6的漏极、所述第二电容C2、所述第一PNP晶体管PNP的基极均与所述第五NPN晶体管Q5的发射极相连，所述第六NMOS管N6的源极与所述第二NPN晶体管Q2的集电极相连，所述第二NPN晶体管Q2的发射极、所述第二电容C2的另一极均与地线GND相连，所述第七NMOS管N7的栅极先短接接到所述第六NMOS管N6的栅极再将漏极与所述第八PMOS管P8的漏极相连，所述第三NPN晶体管Q3的基极与集电极短接再与所述第七NMOS管N7的源极相连，所述第三NPN晶体管Q3的发射极与地线GND相连、基极与所述第四NPN晶体管Q4的发射极相连，所述第四NPN晶体管Q4的基极与集电极短接再与所述第五NPN晶体管Q5的基极、所述第九PMOS管P9的集电极相连，所述第五NPN晶体管Q5的集电极与电源VDD相连，所述第八PMOS管P8、所述第九PMOS管P9、所述第十PMOS管P10的栅极均与偏置电流IB1相连、源极均与电源VDD相连，所述第十PMOS管P10的漏极和所述第一PNP晶体管PNP管的发射极、所述第六NPN晶体管Q6的基极相连、集电极与地线GND相连，所述第六NPN晶体管Q6的集电极与电源VDD相连，所述第八NMOS管N8的栅极外接IBP_10U、源极接地线GND；
当所述窄脉冲信号为低电平时，所述第七PMOS管P7导通，所述第二电容C2进行充电，且峰值受到固定电平SAW_PEAK的限制，当所述窄脉冲信号为高电平时，所述第七PMOS管P7关闭，所述第二电容C2进行放电。
5.根据权利要求1所述的一种带有相位检测的锯齿波产生电路，其特征在于：所述电压比较器(4)包括第十一PMOS管P11、第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第七NPN晶体管Q7、第八NPN晶体管Q8和第四反相器INV4；
所述第七NPN晶体管Q7的基极与所述电容充放电电路(3)的输出端相连用于接收锯齿波SAW，所述第八NPN晶体管Q8的基极与固定电平SAW_OS相连，所述第十四PMOS管P14的漏极与所述第九NMOS管N9的源极相连并与所述第十三NMOS管N13的漏极相连用于通过所述第四反相器INV4向所述鉴相器(1)输出锁相信号；
所述第七NPN晶体管Q7和所述第八NPN晶体管Q8的发射极均与所述第十一NMOS管N11的漏极相连，所述第十一NMOS管N11的栅极外接IBP_10U、源极与地线GND相连，所述第七NPN晶体管Q7的集电极、所述第十一PMOS管P11的栅极、所述第十三PMOS管P13的栅极均与所述第十二PMOS管P12的栅漏短接以后连接，所述第十一PMOS管P11的源极、所述第十二PMOS管P12的源极、所述第十三PMOS管P13的源极均与电源VDD连接，所述第十三PMOS管P13的漏极、所述第八NPN晶体管Q8的集电极、所述第九NMOS管N9的漏极、所述第十NMOS管N10的源极均与所述第十四PMOS管P14的栅极相连，所述第十NMOS管N10的漏极与电源VDD相连，所述第十NMOS管N10的栅极与所述第九NMOS管N9的源极相连，所述第十四PMOS管P14的源极与电源VDD相连，所述第十二NMOS管N12的栅级、漏级短接后再与所述第九NMOS管N9的栅极、所述第十三NMOS管N13的栅极、所述第十一PMOS管P11的漏极相连，所述第十二NMOS管N12和所述第十三NMOS管N13的源极均与地线GND相连；
所述电压比较器(4)将所述固定电平SAW_OS与所述锯齿波作比较后输出一个与所述鉴相器(1)输入的方波信号下降沿相同的所述锁相信号、再传输到所述鉴相器(1)中进行锁相。
6.一种带有相位检测的锯齿波产生电路的控制方法，其特征在于：包括以下步骤：
S1、鉴相器(1)、电荷泵(2)、电容充放电电路(3)和电压比较器(4)构成环路；
S2、所述鉴相器(1)检测两路输入信号的相位差后输出至所述电荷泵(2)；
所述鉴相器(1)的输入信号为方波信号和窄脉冲信号，所述方波信号和所述窄脉冲信号的占空比不同，所述鉴相器(1)鉴别所述方波信号与所述窄脉冲信号的相位差后输出X信号和Y信号，所述X信号和Y信号分别反相后得到X’信号和Y’信号，所述X信号、所述X’信号、所述Y信号和所述Y’信号均输出至所述电荷泵(2)；
S3、所述电荷泵(2)根据所述鉴相器(1)的输出信号向所述电容充放电电路(3)输出电压并控制充放电速度，所述电容充放电电路(3)产生锯齿波并输出至外界和所述电压比较器(4)，所述电容充放电电路(3)根据固定电平信号控制所述锯齿波的幅度；
所述电荷泵(2)根据所述X信号的脉冲宽度与所述Y信号的脉冲宽度的大小调整输出电压，当所述X信号的脉冲宽度大于所述Y信号的脉冲宽度时，所述电荷泵(2)的输出电压下降，电流减小，振荡器频率减小；当所述X信号的脉冲宽度小于所述Y信号的脉冲宽度时，所述电荷泵(2)的输出电压上升，电流增加，振荡器频率增加；
S4、所述电压比较器(4)接收所述锯齿波并和另一个固定电平信号比较后输出锁相信号至所述鉴相器(1)；
S5、所述鉴相器(1)接收所述锁相信号后锁定相位，返回步骤S2。
7.根据权利要求6所述的一种带有相位检测的锯齿波产生电路的控制方法，其特征在于：
步骤S4中，所述电容充放电电路(3)在所述电荷泵(2)的输出电压控制下通过电容充放电产生锯齿波并根据接收的固定电平SAW_PEAK信号控制所述锯齿波的幅值；
步骤S5中，所述电压比较器(4)将固定电平信号SAW_OS与所述锯齿波作比较后输出锁相信号至所述鉴相器(1)中进行锁相，所述锁相信号为与所述鉴相器(1)输入的方波信号下降沿相同的方波信号，所述锁相信号与所述鉴相器(1)输入的窄脉冲信号上升沿相同。
8.根据权利要求6所述的一种带有相位检测的锯齿波产生电路的控制方法，其特征在于：
步骤S4中，所述电容充放电电路(3)的充放电时间为：
Um为锯齿波最大幅值电压、C为电容、UC为流过电容的电流；
当提高充放电速率时，IC增加，达到最大幅值的时间减小。
9.根据权利要求7所述的一种带有相位检测的锯齿波产生电路的控制方法，其特征在于：步骤S4中，所述固定电平SAW_PEAK信号与所述固定电平SAW_OS信号的电压比值为4/3。
CN202210965526.8A 2022-08-12 2022-08-12 一种带有相位检测的锯齿波产生电路及其控制方法 Active CN115459747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210965526.8A CN115459747B (zh) 2022-08-12 2022-08-12 一种带有相位检测的锯齿波产生电路及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210965526.8A CN115459747B (zh) 2022-08-12 2022-08-12 一种带有相位检测的锯齿波产生电路及其控制方法

Publications (2)

Publication Number Publication Date
CN115459747A CN115459747A (zh) 2022-12-09
CN115459747B true CN115459747B (zh) 2023-09-01

Family

ID=84298396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210965526.8A Active CN115459747B (zh) 2022-08-12 2022-08-12 一种带有相位检测的锯齿波产生电路及其控制方法

Country Status (1)

Country Link
CN (1) CN115459747B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425795A (zh) * 2008-11-20 2009-05-06 四川登巅微电子有限公司 一种精确锯齿波发生电路
CN101557210A (zh) * 2009-03-05 2009-10-14 西安民展微电子有限公司 一种锯齿波和时钟信号生成电路
CN101584117A (zh) * 2007-01-17 2009-11-18 爱特梅尔公司 差分幅值受控锯齿波产生器
CN103368528A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 振荡器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101584117A (zh) * 2007-01-17 2009-11-18 爱特梅尔公司 差分幅值受控锯齿波产生器
CN101425795A (zh) * 2008-11-20 2009-05-06 四川登巅微电子有限公司 一种精确锯齿波发生电路
CN101557210A (zh) * 2009-03-05 2009-10-14 西安民展微电子有限公司 一种锯齿波和时钟信号生成电路
CN103368528A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 振荡器

Also Published As

Publication number Publication date
CN115459747A (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
US8212599B2 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
CN107040210B (zh) 一种rc振荡器及dc-dc电源芯片
JP3281058B2 (ja) 電圧制御発振回路及び電圧制御発振方法
CN206790441U (zh) 一种rc振荡器及dc‑dc电源芯片
JPH02149013A (ja) 発振回路
US20060208812A1 (en) Oscillator circuit and oscillation control method
CN114629440A (zh) 可编程振荡器电路及电源管理芯片
US4714900A (en) Current output circuit having well-balanced output currents of opposite polarities
CN112910446A (zh) 一种振荡器
CN115459747B (zh) 一种带有相位检测的锯齿波产生电路及其控制方法
CN113839649A (zh) 张弛振荡器、集成电路和电子设备
CN109728718A (zh) 一种集成电路内部的低功耗电压转换器
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
CN115276615B (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
CN217849392U (zh) 时钟电路及电子设备
CN103312267A (zh) 一种高精度振荡器及频率产生方法
CN215072364U (zh) 一种环形振荡电路以及集成芯片
CN112311360A (zh) 一种无需参考时钟的高精度振荡器
CN114285394A (zh) 一种带比较器延时补偿的张弛振荡器
US20200021258A1 (en) Oscillator circuit using comparator
KR100960799B1 (ko) 지터링 방식의 발진기
JPH10313235A (ja) Ｖ／ｆ変換回路
CN111682863B (zh) 一种输出幅度稳定的三角波产生电路
CN110752826B (zh) 一种外部rc频率可调振荡器
CN115149905B (zh) 一种降低次谐波振荡电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Yong Zhiqiang

Inventor after: Mao Hongwei

Inventor after: Liu Songsong

Inventor before: Yong Zhiqiang

Inventor before: Mao Hongwei

Inventor before: Liu Songsong

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant