CN217849392U - 时钟电路及电子设备 - Google Patents

Abstract

本实用新型公开了一种时钟电路及电子设备。所述时钟电路包括：放大器、频率电压产生子电路、参考电压产生子电路、环形振荡器、以及第一晶体管，其中，所述放大器包括第一输入端、第二输入端和输出端，所述放大器的所述第一输入端与所述参考电压产生子电路的输出端电连接以接收参考电压信号，所述放大器的所述第二输入端与所述频率电压产生子电路的输出端电连接以接收振荡电压信号，所述放大器的所述输出端和电源经由所述第一晶体管形成的回路电压信号输入至所述环形振荡器的输入端，所述环形振荡器的输出端与所述频率电压产生子电路的输入端电连接，以向所述频率电压产生子电路以及外部电路输出时钟信号。

Description

时钟电路及电子设备

技术领域

本实用新型时钟产生技术领域，尤其涉及一种时钟电路及电子设备。

背景技术

目前在接口芯片设计中，需要高精度片上时钟电路，现有时钟电路中比较器存在从输入到输出时间延迟，该延时虽然不会影响频率的精准度，但当所需的震荡频率提高，在中频段时，时间延迟会成为限制振荡频率提高的瓶颈，除非增加比较的功耗，减小时间延迟的值。

实用新型内容

本实用新型提供了一种时钟电路及电子设备，能够有效解决目前采用控振荡器的时钟电路体积较大，成本高的问题。

根据本实用新型的一方面，提供一种时钟电路，包括：放大器、频率电压产生子电路、参考电压产生子电路、环形振荡器、以及第一晶体管，其中，所述放大器包括第一输入端、第二输入端和输出端，所述放大器的所述第一输入端与所述参考电压产生子电路的输出端电连接以接收参考电压信号，所述放大器的所述第二输入端与所述频率电压产生子电路的输出端电连接以接收振荡电压信号，所述放大器的所述输出端和电源经由所述第一晶体管形成的回路电压信号输入至所述环形振荡器的输入端，所述环形振荡器的输出端与所述频率电压产生子电路的输入端电连接，以向所述频率电压产生子电路以及外部电路输出时钟信号。

进一步地，所述时钟电路还包括脉冲产生子电路，所述脉冲产生子电路的输入端与所述环形振荡器的输出端电连接，所述脉冲产生子电路的输出端与所述频率电压产生子电路的输入端电连接以向所述频率电压产生子电路输出非交叠的多相时钟信号。

进一步地，所述时钟电路还包括滤波子电路，其中，所述滤波子电路包括第一电阻和第一电容，所述第一电阻的一端与所述频率电压产生子电路的输出端电连接，另一端与所述放大器的所述第二输入端电连接，所述第一电容的一端与所述放大器的所述第二输入端电连接，另一端与所述放大器的所述输出端电连接。

进一步地，所述非交叠的多相时钟信号包括充电信号和放电信号，所述充电信号和放电信号用于控制所述频率电压产生子电路的充放电过程。

进一步地，所述充电信号包括第一脉冲信号和第二脉冲信号，其中所述第一脉冲信号与所述第二脉冲信号之间的相差大于0度小于180度。

进一步地，所述放电信号包括第三脉冲信号和第四脉冲信号，其中，所述第三脉冲信号与第四脉冲信号之间的相位差大于0度且小于180度，以及所述第一脉冲信号与所述第四脉冲信号之间的相位相差360度，所述第二脉冲信号与所述第三脉冲信号之间的相位相差360度。

进一步地，所述时钟电路还包括电源滤波电路，所述电源滤波电路包括第二晶体管、第二电阻、以及第二电容，所述第二晶体管的输入端与电源电连接，所述第二晶体管的输出端与所述第一晶体管的输入端电连接，所述第二晶体管的控制端与所述第二电容的第一端电连接，所述第二电阻的一端与所述电源电连接，另一端与所述第二电容的所述第一端电连接，所述第二电容的第二端接地，所述第一晶体管的控制端与所述放大器的输出端电连接，所述第二晶体管的输出端与所述环形振荡器的输入端电连接。

进一步地，所述参考电压产生子电路包括串联的第三电阻和第四电阻，所述第三电阻的一端与所述电源电连接，另一端与所述第四电阻的一端电连接，所述第四电阻的另一端接地，其中，所述参考电压产生子电路的输出端与位于所述第三电阻和所述第四电阻之间的节点电连接。

进一步地，所述频率电压产生子电路包括：第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第三电容和第四电容；其中，所述第五开关和第六开关的第一端与所述电源电连接，所述第五开关的第二端、所述第三电容的第一端、所述第三开关的第一端和所述第二开关的第一端均连接至第一节点；所述第五开关的第二端、所述第一开关的第一端、所述第四开关的第一端和所述第四电容的第一端均连接至第二节点；所述第二开关的第二端和所述第一开关的第二端与所述频率电压产生子电路的所述输出端电连接，以输出所述振荡电压信号，所述第三开关的第二端、所述第四开关的第二端、所述第三电容的第二端、所述第四电容的第二端均接地。

进一步地，所述第一脉冲信号和所述第二脉冲信号处于高电位时，所述第三电容进行放电，所述第四电容进行充电，并且在所述第三脉冲信号和所述第四脉冲信号处于高电位时，所述第三电容进行充电，所述第四电容进行放电。

进一步地，当所述第一脉冲信号、所述第二脉冲信号、所述第三脉冲信号、以及所述第四脉冲信号频率升高时，所述振荡电压信号的电压值升高。

进一步地，所述环形振荡器包括由三级反相器首尾相连构成的环形振荡单元、电平转换器、以及分频器，所述环形振荡单元的输入端与所述电源提升子电路的输出端电连接，所述环形振荡单元的输出端与所述电平转换器的输入端电连接，所述电平转换器的输出端与所述分频器的输入端电连接，所述分频器的输出端与所述脉冲产生子电路的输入端电连接。

根据本实用新型的一方面，提供一种电子设备，所述电子设备包括本实用新型任一实施例所述的时钟电路。

本实用新型的优点在于，本实用新型仅采用一个放大器有利于减小芯片的面积减小成本。由于积分电容的米勒效应，可以用一很小的第一电容在放大器的第二输入端等效出一大电容，实现很好的滤波平均效果。

附图说明

下面结合附图，通过对本实用新型的具体实施方式详细描述，将使本实用新型的技术方案及其它有益效果显而易见。

图1为本实用新型实施例一提供的时钟电路的结构示意图。

图2为本实用新型实施例提供的参考电压产生子电路的结构示意图。

图3为本实用新型实施例提供的频率电压产生子电路的结构示意图。

图4为本实用新型实施例提供的环形振荡器的结构示意图。

图5为本实用新型实施例二提供的时钟电路的结构示意图。

图6为本实用新型实施例提供的电源滤波电路的结构示意图。

图7为本实用新型实施例提供的频率电压产生子电路的时序图。

图8为本实用新型实施例提供的控制频率电压产生子电路的时序图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

现在参阅图1，图1为本实用新型实施例一提供的时钟电路的结构示意图。所述时钟电路包括：放大器300、频率电压产生子电路200、参考电压产生子电路100、环形振荡器500、以及第一晶体管400。

其中，所述放大器300包括第一输入端、第二输入端和输出端，所述放大器300的所述第一输入端与所述参考电压产生子电路100的输出端电连接以接收参考电压信号，所述放大器300的所述第二输入端与所述频率电压产生子电路200的输出端电连接以接收振荡电压信号Vosc，所述放大器300的所述输出端和电源经由所述第一晶体管400形成的回路电压信号Vring输入至所述环形振荡器500的输入端，所述环形振荡器500的输出端与所述频率电压产生子电路200的输入端电连接，以向所述频率电压产生子电路200以及外部电路输出时钟信号。

如图2所示，示例性地，所述参考电压产生子电路100包括串联的第三电阻R1和第四电阻R2，所述第三电阻R1的一端与所述电源VDD_OSC电连接，另一端与所述第四电阻R2的一端电连接，所述第四电阻R2的另一端接地，其中，所述参考电压产生子电路100的输出端与位于所述第三电阻R1和所述第四电阻R2之间的节点电连接。

如图4所示，示例性地，所述环形振荡器500包括由三级反相器首尾相连构成的环形振荡单元、电平转换器、以及分频器，所述环形振荡单元的输入端与所述电源提升子电路的输出端电连接，所述环形振荡单元的输出端与所述电平转换器的输入端电连接，所述电平转换器的输出端与所述分频器的输入端电连接，所述分频器的输出端与所述脉冲产生子电路700的输入端电连接。当加在反相器上的电压上升时(即Vring电压升高)，则三相时钟信号 CK1_OSC、CK2_OSC、CK3_OSC的频率将会变高，环形振荡器500的后面加入电平转换器将信号从Vring域转到rail-to-rail电源VDD域，加入除二的分频器再输出，可以解决时钟信号占空比不等于50％问题。环形振荡器500的输出端为CLK_OUT。

如图3所示，示例性地，所述频率电压产生子电路200包括：第一开关 S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第三电容Cap1和第四电容Capr。其中，所述第五开关S5和第六开关S6的第一端与所述电源VDD_OSC电连接，所述第五开关S5的第二端、所述第三电容Cap1的第一端、所述第三开关S3的第一端和所述第二开关S2的第一端均连接至第一节点Vosc1。所述第五开关S5的第二端、所述第一开关S1的第一端、所述第四开关S4的第一端和所述第四电容Capr的第一端均连接至第二节点Voscr。所述第二开关S2的第二端和所述第一开关S1的第二端与所述频率电压产生子电路200的所述输出端电连接，以输出所述振荡电压信号Vosc，所述第三开关S3的第二端、所述第四开关S4的第二端、所述第三电容Cap1 的第二端、所述第四电容Capr的第二端均接地。

进一步地，频率电压产生子电路200工作时，当CK2为1(即高电平)，第三开关S3、第二开关S2、第五开关S5关闭，第一开关S1、第四开关S4、第六开关S6断开，此时振荡电压信号Vosc与第一节点Vosc1连接在一起，第三开关S3连接到地将会将第三电容Cap1上积累的电荷通过第二电阻620慢慢通过第三开关S3泄放到地，振荡电压信号Vosc和第一节点Vosc1此时将会从电源VDD_OSC慢慢降低，直到时钟CK2相位切换。在此期间第五开关S5关闭，与第四电容Capr第一端连接的第二节点Voscr连接至电源VDD_OSC，第四电容Capr第一端电压快速充电至VDD_OSC电平。类似的当CK1为1，开关第一开关S1、第四开关S4、第六开关S6关闭，第三开关S3、第二开关 S2、第五开关S5断开，此时振荡电压信号Vosc与第二节点Voscr连接在一起，第四开关S4连接到地将会将第四电容Capr上积累的电荷通过第三电阻 R1慢慢通过第四开关S4泄放到地，振荡电压信号Vosc和第二节点Voscr此时将会从电源VDD_OSC慢慢降低，直到时钟CK1相位切换。在此期间第六开关S6关闭，第三电容Cap1的第一端连接至电源，第三电容Cap1的第一端电压快速充电至电源VDD_OSC电平。当CLK_OUT(即环形振荡器500的输出端)频率提高时，因放电时间变短，此时振荡电压信号Vosc的电压会变高，该频率转电压产生器为相同相位。

图5为本实用新型实施例二提供的时钟电路的结构示意图。所述时钟电路包括：放大器300、频率电压产生子电路200、滤波子电路、脉冲产生子电路 700、电源滤波电路600、参考电压产生子电路100、环形振荡器500、以及第一晶体管400。

其中，所述放大器300包括第一输入端、第二输入端和输出端，所述放大器300的所述第一输入端与所述参考电压产生子电路100的输出端电连接以接收参考电压信号，所述放大器300的所述第二输入端与所述频率电压产生子电路200的输出端电连接以接收振荡电压信号Vosc，所述放大器300的所述输出端和电源经由所述第一晶体管400形成的回路电压信号Vring输入至所述环形振荡器500的输入端，所述环形振荡器500的输出端与所述频率电压产生子电路200的输入端电连接，以向所述频率电压产生子电路200以及外部电路输出时钟信号。

如图6所示，示例性地，所述时钟电路还包括电源滤波电路600，所述电源滤波电路600包括第二晶体管610、第二电阻620、以及第二电容630，所述第二晶体管610的输入端与电源电连接，所述第二晶体管610的输出端与所述第一晶体管400的输入端电连接，所述第二晶体管610的控制端与所述第二电容630的第一端电连接，所述第二电阻620的一端与所述电源电连接，另一端与所述第二电容630的所述第一端电连接，所述第二电容630的第二端接地，所述第一晶体管400的控制端与所述放大器300的输出端电连接，所述第二晶体管610的输出端与所述环形振荡器500的输入端电连接。

如图2所示，示例性地，所述参考电压产生子电路100包括串联的第三电阻R1和第四电阻R2，所述第三电阻R1的一端与所述电源电连接，另一端与所述第四电阻R2的一端电连接，所述第四电阻R2的另一端接地，其中，所述参考电压产生子电路100的输出端与位于所述第三电阻R1和所述第四电阻 R2之间的节点电连接。

如图4所示，示例性地，所述环形振荡器500包括由三级反相器首尾相连构成的环形振荡单元、电平转换器、以及分频器，所述环形振荡单元的输入端与所述电源提升子电路的输出端电连接，所述环形振荡单元的输出端与所述电平转换器的输入端电连接，所述电平转换器的输出端与所述分频器的输入端电连接，所述分频器的输出端与所述脉冲产生子电路700的输入端电连接。当加在反相器上的电压上升时(即Vring电压升高)，则三相时钟信号 CK1_OSC、CK2_OSC、CK3_OSC的频率将会变高，环形振荡器500的后面加入电平转换器将信号从Vring域转到rail-to-rail电源VDD域，加入除二的分频器再输出，可以解决时钟信号占空比不等于50％问题。环形振荡器500的输出端为CLK_OUT。

结合参阅图8，进一步地，所述脉冲产生子电路700的输入端与所述环形振荡器500的输出端电连接，所述脉冲产生子电路700的输出端与所述频率电压产生子电路200的输入端电连接以向所述频率电压产生子电路200输出非交叠的多相时钟信号。

示例性地，所述非交叠的多相时钟信号包括充电信号和放电信号，所述充电信号和放电信号用于控制所述频率电压产生子电路200的充放电过程。所述充电信号包括第一脉冲信号CK2和第二脉冲信号CK1B，其中所述第一脉冲信号CK2与所述第二脉冲信号CK1B之间的相差大于0度小于180度。所述放电信号包括第三脉冲信号CK1和第四脉冲信号CK2B，其中，所述第三脉冲信号CK1与第四脉冲信号CK2B之间的相位差大于0度且小于180度，以及所述第一脉冲信号CK2与所述第四脉冲信号CK2B之间的相位相差360 度，所述第二脉冲信号CK1B与所述第三脉冲信号CK1之间的相位相差360 度。

如图3所示，示例性地，所述频率电压产生子电路200包括：第一开关 S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第三电容Cap1和第四电容Capr。其中，所述第五开关S5和第六开关S6的第一端与所述电源电连接，所述第五开关S5的第二端、所述第三电容Cap1的第一端、所述第三开关S3的第一端和所述第二开关S2的第一端均连接至第一节点Vosc1。所述第五开关S5的第二端、所述第一开关S1的第一端、所述第四开关S4的第一端和所述第四电容Capr的第一端均连接至第二节点Voscr。所述第二开关S2的第二端和所述第一开关S1的第二端与所述频率电压产生子电路200的所述输出端电连接，以输出所述振荡电压信号Vosc，所述第三开关 S3的第二端、所述第四开关S4的第二端、所述第三电容Cap1的第二端、所述第四电容Capr的第二端均接地。

进一步地，频率电压产生子电路200工作时，当CK2为1(即高电平)，第三开关S3、第二开关S2、第五开关S5关闭，第一开关S1、第四开关S4、第六开关S6断开，此时振荡电压信号Vosc与第一节点Vosc1连接在一起，第三开关S3连接到地将会将第三电容Cap1上积累的电荷通过第五电阻Res1慢慢通过第三开关S3泄放到地，振荡电压信号Vosc和第一节点Vosc1此时将会从电源VDD_OSC慢慢降低，直到时钟CK2相位切换。在此期间第五开关S5 关闭，与第四电容Capr第一端连接的第二节点Voscr连接至电源 VDD_OSC，第四电容Capr第一端电压快速充电至VDD_OSC电平。类似的当 CK1为1，开关第一开关S1、第四开关S4、第六开关S6关闭，第三开关 S3、第二开关S2、第五开关S5断开，此时振荡电压信号Vosc与第二节点Voscr连接在一起，第四开关S4连接到地将会将第四电容Capr上积累的电荷通过第六电阻Resr慢慢通过第四开关S4泄放到地，振荡电压信号Vosc和第二节点Voscr此时将会从电源VDD_OSC慢慢降低，直到时钟CK1相位切换。在此期间第六开关S6关闭，第三电容Cap1的第一端连接至电源，第三电容Cap1的第一端电压快速充电至电源VDD_OSC电平。当CLK_OUT(即环形振荡器500的输出端)频率提高时，因放电时间变短，此时振荡电压信号 Vosc的电压会变高，该频率转电压产生器为相同相位。

结合参阅图7，示例性地，所述滤波子电路包括第一电阻810和第一电容 820，所述第一电阻810的一端与所述频率电压产生子电路200的输出端电连接，另一端与所述放大器300的所述第二输入端电连接，所述第一电容820的一端与所述放大器300的所述第二输入端电连接，另一端与所述放大器300的所述输出端电连接。进一步地，所述频率电压产生子电路200输出振荡电压信号Vosc后经过滤波子电路形成如图7所示的稳定电压Vfb。稳定电压Vfb与参考电压信号分别连到放大器300的负正端，因为积分电容的米勒效应，可以用一很小的第一电容820在放大器300的输入端等效出一大电容，实现很好的滤波平均效果。

在时钟电路开始工作后和控制电压信号Vctrl被释放，控制电压信号Vctrl 慢慢从零电平开始建立，初始时由于频率CK1、CK1B、CK2、CK2B比较低 (因为振荡电压信号Vosc初始较低)，此时由于第一电容820开始对控制电压信号Vctrl慢慢充电，频率慢慢提升，当一个周期内的振荡电压信号Vosc平均稳定电压Vfb与参考电压信号相等时，此时频率稳定，根据环路的极性可以判断此环路为负反馈。频率计算公式如下：

由频率计算公式可知，频率只和参考电压信号产生的电阻分压、第五电阻 Res1、第三电容Cap1有关，为了提高频率对温度的稳定性，第五电阻Res1和第三电容Cap1可以分别采用正负温度系数组合产生温度系数非常小的电阻和电容比值，并且为了做到PVT可校准可以将电容和电阻采用阵列组合方式作为频率粗调选择。

实施例二仅采用一个放大器300有利于减小芯片的面积减小成本。由于积分电容的米勒效应，可以用一很小的第一电容820在放大器300的第二输入端等效出一大电容，实现很好的滤波平均效果。

本实用新型还提供一种电子设备，所述电子设备包括本实用新型任一实施例所述的时钟电路。

综上所述，虽然本实用新型已以优选实施例揭露如上，但上述优选实施例并非用以限制本实用新型，本领域的普通技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与润饰，因此本实用新型的保护范围以权利要求界定的范围为准。

Claims (13)

1.一种时钟电路，其特征在于，包括：放大器、频率电压产生子电路、参考电压产生子电路、环形振荡器、以及第一晶体管，其中，所述放大器包括第一输入端、第二输入端和输出端，所述放大器的所述第一输入端与所述参考电压产生子电路的输出端电连接以接收参考电压信号，所述放大器的所述第二输入端与所述频率电压产生子电路的输出端电连接以接收振荡电压信号，所述放大器的所述输出端和电源经由所述第一晶体管形成的回路电压信号输入至所述环形振荡器的输入端，所述环形振荡器的输出端与所述频率电压产生子电路的输入端电连接，以向所述频率电压产生子电路以及外部电路输出时钟信号。

2.根据权利要求1所述的时钟电路，其特征在于，所述时钟电路还包括脉冲产生子电路，所述脉冲产生子电路的输入端与所述环形振荡器的输出端电连接，所述脉冲产生子电路的输出端与所述频率电压产生子电路的输入端电连接以向所述频率电压产生子电路输出非交叠的多相时钟信号。

3.根据权利要求1所述的时钟电路，其特征在于，所述时钟电路还包括滤波子电路，其中，所述滤波子电路包括第一电阻和第一电容，所述第一电阻的一端与所述频率电压产生子电路的输出端电连接，另一端与所述放大器的所述第二输入端电连接，所述第一电容的一端与所述放大器的所述第二输入端电连接，另一端与所述放大器的所述输出端电连接。

4.根据权利要求2所述的时钟电路，其特征在于，所述非交叠的多相时钟信号包括充电信号和放电信号，所述充电信号和放电信号用于控制所述频率电压产生子电路的充放电过程。

5.根据权利要求4所述的时钟电路，其特征在于，所述充电信号包括第一脉冲信号和第二脉冲信号，其中所述第一脉冲信号与所述第二脉冲信号之间的相差大于0度小于180度。

6.根据权利要求5所述的时钟电路，其特征在于，所述放电信号包括第三脉冲信号和第四脉冲信号，其中，所述第三脉冲信号与第四脉冲信号之间的相位差大于0度且小于180度，以及所述第一脉冲信号与所述第四脉冲信号之间的相位相差360度，所述第二脉冲信号与所述第三脉冲信号之间的相位相差360度。

7.根据权利要求6所述的时钟电路，其特征在于，所述时钟电路还包括电源滤波电路，所述电源滤波电路包括第二晶体管、第二电阻、以及第二电容，所述第二晶体管的输入端与电源电连接，所述第二晶体管的输出端与所述第一晶体管的输入端电连接，所述第二晶体管的控制端与所述第二电容的第一端电连接，所述第二电阻的一端与所述电源电连接，另一端与所述第二电容的所述第一端电连接，所述第二电容的第二端接地，所述第一晶体管的控制端与所述放大器的输出端电连接，所述第二晶体管的输出端与所述环形振荡器的输入端电连接。

8.根据权利要求7所述的时钟电路，其特征在于，所述参考电压产生子电路包括串联的第三电阻和第四电阻，所述第三电阻的一端与所述电源电连接，另一端与所述第四电阻的一端电连接，所述第四电阻的另一端接地，其中，所述参考电压产生子电路的输出端与位于所述第三电阻和所述第四电阻之间的节点电连接。

9.根据权利要求8所述的时钟电路，其特征在于，所述频率电压产生子电路包括：第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第三电容和第四电容；

其中，所述第五开关和第六开关的第一端与所述电源电连接，所述第五开关的第二端、所述第三电容的第一端、所述第三开关的第一端和所述第二开关的第一端均连接至第一节点；

所述第五开关的第二端、所述第一开关的第一端、所述第四开关的第一端和所述第四电容的第一端均连接至第二节点；

所述第二开关的第二端和所述第一开关的第二端与所述频率电压产生子电路的所述输出端电连接，以输出所述振荡电压信号，所述第三开关的第二端、所述第四开关的第二端、所述第三电容的第二端、所述第四电容的第二端均接地。

10.根据权利要求9所述的时钟电路，其特征在于，所述第一脉冲信号和所述第二脉冲信号处于高电位时，所述第三电容进行放电，所述第四电容进行充电，并且在所述第三脉冲信号和所述第四脉冲信号处于高电位时，所述第三电容进行充电，所述第四电容进行放电。

11.根据权利要求10所述的时钟电路，其特征在于，当所述第一脉冲信号、所述第二脉冲信号、所述第三脉冲信号、以及所述第四脉冲信号频率升高时，所述振荡电压信号的电压值升高。

12.根据权利要求11所述的时钟电路，其特征在于，所述环形振荡器包括由三级反相器首尾相连构成的环形振荡单元、电平转换器、以及分频器，所述环形振荡单元的输入端与电源提升子电路的输出端电连接，所述环形振荡单元的输出端与所述电平转换器的输入端电连接，所述电平转换器的输出端与所述分频器的输入端电连接，所述分频器的输出端与所述脉冲产生子电路的输入端电连接。

13.一种电子设备，其特征在于，所述电子设备包括如权利要求1-12中任一项所述的时钟电路。

Images