CN108512532B - 张弛振荡器 - Google Patents

张弛振荡器 Download PDF

Info

Publication number
CN108512532B
CN108512532B CN201810702022.0A CN201810702022A CN108512532B CN 108512532 B CN108512532 B CN 108512532B CN 201810702022 A CN201810702022 A CN 201810702022A CN 108512532 B CN108512532 B CN 108512532B
Authority
CN
China
Prior art keywords
circuit
oscillation
sub
oscillation sub
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810702022.0A
Other languages
English (en)
Other versions
CN108512532A (zh
Inventor
张祎
何洪楷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201810702022.0A priority Critical patent/CN108512532B/zh
Publication of CN108512532A publication Critical patent/CN108512532A/zh
Application granted granted Critical
Publication of CN108512532B publication Critical patent/CN108512532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Abstract

本发明的一种张弛振荡器包括第一振荡子电路、第二振荡子电路以及锁存器，第一振荡子电路和第二振荡子电路共用一个电容器，且还分别包括电流源、开关器件以及比较器，第一振荡子电路向锁存器提供第一输出信号，第二振荡子电路向锁存器提供第二输出信号，锁存器根据第一输出信号和第二输出信号产生振荡输出信号，振荡输出信号反馈到第一振荡子电路和第二振荡子电路的开关器件。该张弛振荡器电路结构简单，节省了芯片面积，因此易于集成并且能降低成本。

Description

张弛振荡器
技术领域
本发明涉及张弛振荡器，具体而言，涉及一种片上张弛振荡器。
背景技术
随着通讯、电子、雷达、导航等领域的不断发展，对频率源的频率稳定性、频率范围以及频率精度的要求越来越高。振荡器作为产生频率的频率源扮演着重要的角色。而随着超大规模集成电路的发展，芯片集成度越来越高，振荡器产生的频率信号可用作系统时钟和同步时钟，而高精度随工艺、电源电压、温度(PVT)变化不敏感的时钟信号是一个难点。目前，最精确的时钟信号可由晶振产生，但是晶振不能集成于芯片内部，且体积大成本高，环形振荡器一般由多级放大单元串联形成，延迟时间随温度的变化太大，稳定性低。张弛振荡器通过恒定电流对电容充放电形成振荡输出，其稳定性高于环形振荡器低于晶振。
发明内容
发明所要解决的技术问题
张弛振荡器通过耗散存储在张弛振荡器中的能量(例如两个电流容中的能量)来提供输出信号。本发明的一个目的在于提供一种成本较低的张弛振荡器。
解决技术问题所采用的技术手段
本发明的张弛振荡器包括第一振荡子电路、第二振荡子电路以及锁存器，所述第一振荡子电路和所述第二振荡子电路共用一个电容器，且还分别包括电流源、开关器件以及比较器，所述第一振荡子电路向所述锁存器提供第一输出信号，所述第二振荡子电路向所述锁存器提供第二输出信号，所述锁存器根据所述第一输出信号和所述第二输出信号产生振荡输出信号，所述振荡输出信号反馈到所述第一振荡子电路和所述第二振荡子电路的开关器件。
在本发明的至少一实施例中，所述振荡输出信号包括一组互为反相的时钟信号。
在本发明的至少一实施例中，所述第一振荡子电路的比较器将所述电容器的电压与参考上限电压进行比较，所述第二振荡子电路的比较器将所述电容器的电压与参考下限电压进行比较。
在本发明的至少一实施例中，当所述电容器的电压下降到所述参考下限电压以下时，通过所述第一振荡子电路对所述电容器进行充电，所述第二振荡子电路的开关器件断开，当所述电容器的电压上升到所述参考上限电压以上时，通过所述第二振荡子电路对所述电容器进行放电，所述第一振荡子电路的开关器件断开。
在本发明的至少一实施例中，所述第一振荡子电路和所述第二振荡子电路分别包括引流开关，所述振荡输出信号反馈到所述引流开关，当通过所述第一振荡子电路对所述电容器进行充电时，所述第二振荡子电路中的引流开关导通，形成经由所述第二振荡子电路中的电流源及引流开关的引流通路, 当通过所述第二振荡子电路对所述电容器进行放电时，所述第一振荡子电路中的引流开关导通，形成经由所述第一振荡子电路中的电流源及引流开关的引流通路。
本发明的另一种张弛振荡器包括第一振荡子电路、第二振荡子电路以及锁存器，所述第一振荡子电路和所述第二振荡子电路共用一个电流源，且还分别包括电容器、开关器件、比较器以及引流开关，所述第一振荡子电路向所述锁存器提供第一输出信号，所述第二振荡子电路向所述锁存器提供第二输出信号，所述锁存器根据所述第一输出信号和所述第二输出信号产生振荡输出信号，所述振荡输出信号反馈到所述第一振荡子电路和所述第二振荡子电路的所述开关器件以及所述引流开关。
在本发明的至少一实施例中，所述振荡输出信号包括一组互为反相的时钟信号。
在本发明的至少一实施例中，在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行充电时,通过所述第二振荡子电路对所述第二振荡子电路的电容器进行放电,在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行放电时,通过所述第二振荡子电路对所述第二振荡子电路的电容器进行充电。
在本发明的至少一实施例中，在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行充电并通过所述第二振荡子电路对所述第二振荡子电路的电容器进行放电时,所述第一振荡子电路中的引流开关导通，形成经由所述电流源及所述第一振荡子电路中的引流开关的引流通路,在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行放电并通过所述第二振荡子电路对所述第二振荡子电路的电容器进行充电时,所述第二振荡子电路中的引流开关导通，形成经由所述电流源及所述第二振荡子电路中的引流开关的引流通路。
发明效果
根据本发明的一个实施方式，能实现对一个电容器进行充放电的张弛振荡器。电路结构得到简化，节省了芯片面积，因此易于集成并且能降低成本。
此外，通过在张弛振荡器中增加引流开关，能降低过充电压，减小频率的温度系数，使得张弛振荡器的输出频率稳定。
附图说明
图1表示本发明实施方式1的张弛振荡器的电路图。
图2是表示本发明实施方式1的张弛振荡器的理想充放电过程的图。
图3是表示本发明实施方式1的张弛振荡器的理想输出信号的图。
图4是表示本发明实施方式1的张弛振荡器的实际充放电过程的图。
图5是表示本发明实施方式1的张弛振荡器的实际输出信号的图。
图6表示本发明实施方式2的张弛振荡器的电路图。
图7是表示本发明实施方式2的张弛振荡器的实际充放电过程的图。
图8是表示本发明实施方式1的张弛振荡器的输出频率随温度的变化曲线。
图9是表示本发明实施方式2的张弛振荡器的输出频率随温度的变化曲线。
图10表示本发明实施方式3的张弛振荡器的电路图。
具体实施方式
本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
实施方式1
图1示出本发明实施方式1的张弛振荡器的电路图。
如图1所示，该张弛振荡器包括电流源101a、电流源101b、晶体管 MN1、MP1、电容器Cap、比较器Comp1、Comp2以及锁存器102。
具体而言，晶体管MN1为N型晶体管，晶体管MP1为P型晶体管，来作为开关元件。晶体管MP1的漏极连接到晶体管MN1的漏极，晶体管MP1的源极经由电流源101a连接到外部电位VDD。晶体管MN1的源极经由电流源 101接地。晶体管MP1的漏极还连接到比较器Comp1的输入端和比较器 Comp2的另一个输入端以及电容器Cap的一端。电容器Cap的另一端接地。比较器Comp1的另一个输入端连接到参考上限电压VH。比较器Comp1的输出端连接到锁存器102的R端。比较器Comp2的一个输入端连接到参考下限电压VL。比较器Comp2的输出端连接到锁存器102的S端。锁存器102的Q端向晶体管MP1和MN1的栅极提供时钟信号CLK。
晶体管MP1、电容器Cap、比较器Comp1以及电流源101a构成第一振荡子电路，晶体管MN1、电容器Cap、比较器Comp2以及电流源101b构成第二振荡子电路。下面对本实施方式的张弛振荡器的电路原理进行说明。
当接通电路，CLK的电平为0，CLKb的电平为1时，晶体管MP1导通，晶体管MN1截止，由电流源101a以电流IC对电容器Cap进行充电。当电容器 Cap的电压大于参考下限电压VL且小于参考上限电压VH时，比较器Comp1、 Comp2的输出都为低电平。直到电容器cap的电压超过参考上限电压VH时，比较器Comp1输出高电平，比较器Comp2输出低电平，到达锁存器102之后输出的CLK变为1，CLKb的电平变为0。
当CLK的电平为1，CLKb的电平为0时，晶体管MP1截止，晶体管MN1 导通，电容器Cap经由晶体管MN1以及电流源101b以电流ID进行放电，直到电容器cap的电压低于参考下限电压VL时，比较器Comp1输出低电平，比较器Comp2输出高电平，CLK变为0，CLKb的电平变为1。
由此，形成一个振荡周期，以此循环，从而输出周期变换的方波信号。该张弛振荡器的充电时间为t1＝C*(VH-VL)/IC，放电时间t2＝C*(VH- VL)/ID，输出频率为F＝1/(t1+t2)。因此，若要保证50％的占空比，只需要使电流源101a的输出电流IC＝电流源101b的输出电流ID即可。
图2示出本实施方式的张弛振荡器的理想充放电过程，图3示出本实施方式的张弛振荡器的理想输出信号。图2中横轴表示时间，纵轴表示电容器 Cap的电压。图3中横轴表示时间，纵轴表示锁存器102的输出信号(CLK)。
如图2所示，在理想情况下，电容器Cap的电压在参考上限电压VH与参考下限电压VL之间振荡变化，由此获得图4所示的时钟信号CLK。该时钟信号CLK可用作系统时钟和同步时钟等。
与上述参考例相比，本实施方式的张弛振荡器只需对一个电容器进行充放电，电路结构得到简化，节省了芯片面积，因此易于集成并且能降低成本。
实施方式2
上述实施方式1的张弛振荡器虽然易于集成，但是随工艺、电源电压、温度(PVT)的变化太大，一般情况下会达到20％以上的偏差，这就使得输出频率受PVT波动的影响很大，无法实现频率的稳定。
图4示出实施方式1的张弛振荡器的实际充放电过程，图5示出实施方式 1的张弛振荡器的实际输出信号。图4中横轴表示时间，纵轴表示电容器Cap 的电压。图5中横轴表示时间，纵轴表示锁存器102的输出信号(CLK)。
具体而言，回到图1，由于电路中的比较器Comp1、Comp2以及锁存器 102存在一定的延时，且这个延时是随温度变化的，导致时钟信号CLK由低电平变为高电平时，不能立即使晶体管MP1截止，此时充电过程仍然继续，最终如图4所示，表现为时钟信号CLK变为高电平的瞬间，电容器Cap的电压比参考上限电压VH高一个过充电压、即VOC。该VOC的大小与上述延时、充电电流IC以及电容器Cap的电容值有关，如果VOC占(参考上限电压VH-参考下限电压VL)的比重太大，则会严重影响输出频率的温度特性。同样地，时钟信号CLK由高电平变为低电平时，由于延时放电过程会继续，最终使得时钟信号CLK在变为低电平的瞬间，电容器Cap的电压比参考下限电压VL小一个VOD。
此外，在图4中还发现电容充放电的波形斜率并不是恒定的，在峰值处会有斜率变大的现象。斜率代表的是充放电的电流，即，在时钟信号CLK转变的瞬间，充放电电流迅速变大，究其原因，是因为当时钟信号CLK为0 时，IC有一条从VDD经由晶体管MP1、电容器Cap到接地的泄放通路，而ID被突然截止，并没有泄放通路，这会对IC产生较大的影响。当时钟信号CLK 为1时，ID有一条从电容器Cap经由晶体管MN1、ID到接地的泄放通路，而IC被突然截止，并没有泄放通路，这会对ID产生较大的影响。因此，实际的输出信号如图5中虚线所示，可能与理想输出波形产生20％以上的偏差。
为了改善这一问题，需要减小锁存器102和比较器Comp1、Comp2的延时。对于比较器Comp1、Comp2来说，可通过提高增益增大带宽、增加尾电流来增大摆率。还可减小晶体管尺寸来减小寄生电容来减小充放电时间，从而减小延时。此外，本实施方式2的张弛振荡器在实施方式1的基础上进行了结构上的改进。
图6示出实施方式2的张弛振荡器的电路图。本实施方式的张弛振荡器与实施方式1相比增加了晶体管MP2和晶体管MN2来作为引流开关，其它部分与实施方式1相同，这里不再赘述。
晶体管MP2是P型晶体管，设置在第一振荡子电路中，其源极与晶体管 MP1的源极相连，漏极接地，锁存器102的反相时钟信号CLKb输入到该晶体管MP2的栅极。晶体管MN2是N型晶体管，设置在第二振荡子电路中，其源极与晶体管MN1的源极相连，漏极连接到外部电位VDD，锁存器102的反相时钟信号CLKb输入到该晶体管MN2的栅极。下面对本实施方式的张弛振荡器的电路原理进行说明。
当接通电路，CLK的电平为0，CLKb的电平为1时，与实施方式1同样，从VDD经由电流源101a、晶体管MP1、电容器Cap到接地的通路来对电容器Cap进行充电。不同之处在于，与此同时，还存在从VDD经由晶体管 MN2、电流源101b到接地的引流通路。
而当电容器Cap的电压上升并超过参考上限电压VH使得CLK的电平变为 1，CLKb的电平变为0时，与实施方式1同样，从电容器Cap经由晶体管 MN1、电流源101b向接地处放电。不同之处在于，与此同时，还存在从 VDD经由电流源101a、晶体管MP2到接地的引流通路。
由此，无论是充电还是放电过程，电流源101a、101b都有一条明确的引流通路，因此不会对其它电路产生干扰。其结果，减小了瞬间电流，从而改善了温度特性。
图7示出本实施方式的张弛振荡器的充放电过程，横轴为时间，纵轴为电容器Cap的电压，实线表示实施方式1的张弛振荡器的实际充放电过程，虚线表示本实施方式的张弛振荡器的实际充放电过程。如图7所示，通过增加晶体管MP2和晶体管MN2作为引流开关，从而改善了时钟信号CLK跳变瞬间电流猛然增大的现象，电容器Cap的电压斜率趋于恒定。另外，过充电压显著降低，频率的温度系数明显减小。
图8示出改进前、即实施方式1的张弛振荡器的输出频率随温度的变化曲线，图9示出改进后、即本实施方式的张弛振荡器的输出频率随温度的变化曲线。
如图8和图9所示，在改进前，振荡器工作的范围是-40～70℃，频率变化为6KHz，随温度变化5.9％；改进之后，振荡器工作范围增大到130℃，且在-40～70℃内，频率变化为310Hz，随温度变化0.67％，温度系数明显减小。
实施方式3
实施方式1和实施方式2中对单电容的张弛振荡器进行了说明。但本发明的主旨也可以应用于其它振荡器的情况。
图10示出实施方式3的张弛振荡器的电路图。如图10所示，该张弛振荡器包括电流源101、晶体管MN1、MN2、MP1、MP2、电容器C1、C2、比较器Comp1、Comp2以及锁存器102。
具体而言，晶体管MN1和MN2可以为N型晶体管，晶体管MP1和MP2 可以为P型晶体管，来作为开关元件。晶体管MP1的漏极连接到晶体管MN1 的漏极，晶体管MP1的源极连接到外部电位VDD。晶体管MN1的源极连接到电流源101。晶体管MP1的漏极还连接到比较器Comp1的一个输入端以及电容器C1的一端。电容器C1的另一端接地。比较器Comp1的另一个输入端连接到参考电压Vref。比较器Comp1的输出端连接到锁存器102的R端、即复位(Reset)端。锁存器102的Q端向晶体管MP1和MN1的栅极提供时钟信号 CLK。
同样，晶体管MP2的漏极连接到晶体管MN2的漏极，晶体管MP2的源极连接到外部电位VDD。晶体管MN2的源极连接到电流源101。晶体管MP2 的漏极还连接到比较器Comp2的一个输入端以及电容器C2的一端。电容器 C2的另一端接地。比较器Comp2的另一个输入端连接到参考电压Vref。比较器Comp2的输出端连接到锁存器102的S端、即置位(Set)端。锁存器102的Qb 端向晶体管MP2和MN2的栅极提供时钟信号CLK的反相信号锁存器 102的Q端的Qb端输出互为反相的信号。
晶体管MP1、MN1、电容器C1、比较器Comp1以及电流源101构成第一振荡子电路，晶体管MP2、MN2、电容器C2、比较器Comp2以及电流源101 构成第二振荡子电路。下面对该参考例的张弛振荡器的电路原理进行说明。
本实施方式的张弛振荡器还加入了晶体管MN3和晶体管MN4作为引流开关。
晶体管MN3可以是N型晶体管，设置在第一振荡子电路中，其源极与晶体管MN1的源极相连，漏极连接到外部电位VDD，锁存器102的反相时钟信号输入到该晶体管MN3的栅极。晶体管MN4可以是N型晶体管，设置在第二振荡子电路中，其源极与晶体管MN2的源极相连，漏极连接到外部电位VDD，锁存器102的时钟信号CLK输入到该晶体管MN4的栅极。下面对本实施方式的张弛振荡器的电路原理进行说明。
在没有加入晶体管MN3和晶体管MN4作为引流开关的情况下：
当CLK的电平为0，的电平为1时，晶体管MP1导通，晶体管MN1截止。VDD通过晶体管MP1对电容器C1进行充电。同时，控制晶体管 MN2导通，晶体管MP2截止，电容器C2通过晶体管MN2以电流ID进行放电。当电容器C1的电压达到参考电压Vref之后，CLK的电平由0变为1。
当CLK的电平为1，的电平为0时，晶体管MN1导通，晶体管MP1截止。电容器C1通过晶体管MN1以电流ID进行放电。同时，控制晶体管 MP2导通，晶体管MN2截止，VDD通过晶体管MP2对电容器C2进行充电。当电容器C1的电压降低到参考电压Vref以下时，CLK的电平由1变为0。
由此，形成一个振荡周期，以此循环，从而输出周期变换的方波信号。
在加入晶体管MN3和晶体管MN4作为引流开关之后：
当接通电源，CLK的电平为0，的电平为1时，晶体管MP1导通，晶体管MN1截止。VDD通过晶体管MP1对电容器C1进行充电。同时，控制晶体管MN2导通，晶体管MP2截止，电容器C2通过晶体管MN2以电流ID进行放电。此时，还使得晶体管MN3导通，从而形成从VDD经由晶体管MN3、电流源101到接地的引流通路，由此可以加快电容器C2的放电速度，使其迅速放电到0，避免时钟信号CLK在电平转换瞬间受到放电电流的影响。
同样，当CLK的电平为1，的电平为0时，晶体管MN1导通，晶体管MP1截止。电容器C1通过晶体管MN1以电流ID进行放电。同时，控制晶体管MP2导通，晶体管MN2截止，VDD通过晶体管MP2对电容器C2进行充电。此时，CLK还使得晶体管MN4导通，从而形成从VDD经由晶体管 MN4、电流源101到接地的引流通路。由此可以加快电容器C1的放电速度，使其迅速放电到0，避免时钟信号CLK在电平转换瞬间受到放电电流的影响。
由此，在对双电容进行充放电的张弛振荡器中，通过如本实施方式那样增加晶体管MN3、MN4作为引流开关，能获得与实施方式2同样的效果，即降低过充电压，减小频率的温度系数。
示例性实施例
实施例1：一种张弛振荡器，包括第一振荡子电路、第二振荡子电路以及锁存器，所述第一振荡子电路和所述第二振荡子电路共用一个电容器，且还分别包括电流源、开关器件以及比较器，所述第一振荡子电路向所述锁存器提供第一输出信号，所述第二振荡子电路向所述锁存器提供第二输出信号，所述锁存器根据所述第一输出信号和所述第二输出信号产生振荡输出信号，所述振荡输出信号反馈到所述第一振荡子电路和所述第二振荡子电路的开关器件。
实施例2：在前述实施例中，所述振荡输出信号包括一组互为反相的时钟信号。
实施例3：在前述实施例中，所述第一振荡子电路的比较器将所述电容器的电压与参考上限电压进行比较，所述第二振荡子电路的比较器将所述电容器的电压与参考下限电压进行比较。
实施例4：在前述实施例中，当所述电容器的电压下降到所述参考下限电压以下时，通过所述第一振荡子电路对所述电容器进行充电，所述第二振荡子电路的开关器件断开，当所述电容器的电压上升到所述参考上限电压以上时，通过所述第二振荡子电路对所述电容器进行放电，所述第一振荡子电路的开关器件断开。
实施例5：在前述实施例中，所述第一振荡子电路和所述第二振荡子电路分别包括引流开关，所述振荡输出信号反馈到所述引流开关，当通过所述第一振荡子电路对所述电容器进行充电时，所述第二振荡子电路中的引流开关导通，形成经由所述第二振荡子电路中的电流源及引流开关的引流通路, 当通过所述第二振荡子电路对所述电容器进行放电时，所述第一振荡子电路中的引流开关导通，形成经由所述第一振荡子电路中的电流源及引流开关的引流通路。
实施例6：一种张弛振荡器，包括第一振荡子电路、第二振荡子电路以及锁存器，所述第一振荡子电路和所述第二振荡子电路共用一个电流源，且还分别包括电容器、开关器件、比较器以及引流开关，所述第一振荡子电路向所述锁存器提供第一输出信号，所述第二振荡子电路向所述锁存器提供第二输出信号，所述锁存器根据所述第一输出信号和所述第二输出信号产生振荡输出信号，所述振荡输出信号反馈到所述第一振荡子电路和所述第二振荡子电路的所述开关器件以及所述引流开关。
实施例7：在前述实施例中，所述振荡输出信号包括一组互为反相的时钟信号。
实施例8：在前述实施例中，在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行充电时,通过所述第二振荡子电路对所述第二振荡子电路的电容器进行放电,在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行放电时,通过所述第二振荡子电路对所述第二振荡子电路的电容器进行充电。
实施例9：在前述实施例中，在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行充电并通过所述第二振荡子电路对所述第二振荡子电路的电容器进行放电时,所述第一振荡子电路中的引流开关导通，形成经由所述电流源及所述第一振荡子电路中的引流开关的引流通路,在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行放电并通过所述第二振荡子电路对所述第二振荡子电路的电容器进行充电时,所述第二振荡子电路中的引流开关导通，形成经由所述电流源及所述第二振荡子电路中的引流开关的引流通路。
以上详细描述了本发明的优选实施方式。但应当理解为本发明在不脱离其广义精神和范围的情况下可以采用各种实施方式及变形。本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本领域技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应属于由本发明的权利要求书所确定的保护范围内。
标号说明
MN1、MN2、MN3、MN4 晶体管
MP1、MP2 晶体管
C1、C2 电容器
Cap 电容器
Comp1、Comp2 比较器
101、101a、101b 电流源
102 锁存器
VDD 外部电位
CLK 时钟信号
反相时钟信号。

Claims (7)

1.一种张弛振荡器，其特征在于，包括第一振荡子电路、第二振荡子电路以及锁存器，
所述第一振荡子电路和所述第二振荡子电路共用一个电容器，且还分别包括电流源、开关器件、引流开关以及比较器，
所述第一振荡子电路向所述锁存器提供第一输出信号，
所述第二振荡子电路向所述锁存器提供第二输出信号，
当通过所述第一振荡子电路对所述电容器进行充电时，所述第二振荡子电路中的引流开关导通，形成经由所述第二振荡子电路中的电流源及引流开关的引流通路,
当通过所述第二振荡子电路对所述电容器进行放电时，所述第一振荡子电路中的引流开关导通，形成经由所述第一振荡子电路中的电流源及引流开关的引流通路，
所述锁存器根据所述第一输出信号和所述第二输出信号产生振荡输出信号，
所述振荡输出信号反馈到所述第一振荡子电路和所述第二振荡子电路的开关器件。
2.如权利要求1所述的张弛振荡器，其特征在于，
所述振荡输出信号包括一组互为反相的时钟信号。
3.如权利要求2所述的张弛振荡器，其特征在于，
所述第一振荡子电路的比较器将所述电容器的电压与参考上限电压进行比较，
所述第二振荡子电路的比较器将所述电容器的电压与参考下限电压进行比较。
4.如权利要求3所述的张弛振荡器，其特征在于，
当所述电容器的电压下降到所述参考下限电压以下时，通过所述第一振荡子电路对所述电容器进行充电，所述第二振荡子电路的开关器件断开，
当所述电容器的电压上升到所述参考上限电压以上时，通过所述第二振荡子电路对所述电容器进行放电，所述第一振荡子电路的开关器件断开。
5.一种张弛振荡器，其特征在于，包括第一振荡子电路、第二振荡子电路以及锁存器，
所述第一振荡子电路和所述第二振荡子电路共用一个电流源，且还分别包括电容器、开关器件、比较器以及引流开关，
所述第一振荡子电路向所述锁存器提供第一输出信号，
所述第二振荡子电路向所述锁存器提供第二输出信号，
所述锁存器根据所述第一输出信号和所述第二输出信号产生振荡输出信号，
所述振荡输出信号反馈到所述第一振荡子电路和所述第二振荡子电路的所述开关器件以及所述引流开关，
在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行充电并通过所述第二振荡子电路对所述第二振荡子电路的电容器进行放电时,所述第一振荡子电路中的引流开关导通，形成经由所述电流源及所述第一振荡子电路中的引流开关的引流通路，
在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行放电并通过所述第二振荡子电路对所述第二振荡子电路的电容器进行充电时,所述第二振荡子电路中的引流开关导通，形成经由所述电流源及所述第二振荡子电路中的引流开关的引流通路。
6.如权利要求5所述的张弛振荡器，其特征在于，
所述振荡输出信号包括一组互为反相的时钟信号。
7.如权利要求5所述的张弛振荡器，其特征在于，
在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行充电时,通过所述第二振荡子电路对所述第二振荡子电路的电容器进行放电,
在通过所述第一振荡子电路对所述第一振荡子电路的电容器进行放电时,通过所述第二振荡子电路对所述第二振荡子电路的电容器进行充电。
CN201810702022.0A 2018-06-29 2018-06-29 张弛振荡器 Active CN108512532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810702022.0A CN108512532B (zh) 2018-06-29 2018-06-29 张弛振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810702022.0A CN108512532B (zh) 2018-06-29 2018-06-29 张弛振荡器

Publications (2)

Publication Number Publication Date
CN108512532A CN108512532A (zh) 2018-09-07
CN108512532B true CN108512532B (zh) 2019-08-20

Family

ID=63404013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810702022.0A Active CN108512532B (zh) 2018-06-29 2018-06-29 张弛振荡器

Country Status (1)

Country Link
CN (1) CN108512532B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114244320B (zh) * 2022-02-25 2022-05-24 杭州万高科技股份有限公司 张驰振荡电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312298B (zh) * 2013-07-05 2015-07-29 东南大学 一种提高频率-控制电流线性度的张弛振荡器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102811054A (zh) * 2011-05-30 2012-12-05 贺林 一种低功耗的松弛振荡器
TWI542153B (zh) * 2013-06-14 2016-07-11 凌通科技股份有限公司 弛張振盪器
CN103997317B (zh) * 2014-05-21 2016-07-06 东南大学 一种显著提高控制电流—输出频率线性度的张弛振荡器
CN106357236B (zh) * 2015-07-14 2021-07-27 恩智浦美国有限公司 变频张弛振荡器
CN105958943B (zh) * 2016-04-21 2018-12-04 新茂国际科技股份有限公司 弛张振荡器
CN106209027B (zh) * 2016-07-20 2019-04-09 珠海全志科技股份有限公司 张弛振荡器及单片集成芯片

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312298B (zh) * 2013-07-05 2015-07-29 东南大学 一种提高频率-控制电流线性度的张弛振荡器

Also Published As

Publication number Publication date
CN108512532A (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
US8212599B2 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
CN101286733B (zh) 一种低压低功耗振荡器
CN104423410A (zh) 信号发生电路和温度传感器
CN103312298A (zh) 一种提高频率-控制电流线性度的张弛振荡器
CN112234957A (zh) 一种具有负反馈调节功能的模拟振荡器电路
US20170220918A1 (en) Temperature-compensated oscillator
CN107040210A (zh) 一种rc振荡器及dc‑dc电源芯片
CN109060162A (zh) 温度传感器
CN108494384B (zh) 一种用于振荡器的修调电路
CN110518896B (zh) 一种提供任意频率及占空比的时钟发生电路与芯片
CN108512532B (zh) 张弛振荡器
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
CN108540108A (zh) 一种ic内置振荡器电路及集成电路芯片
CN103368500A (zh) 用于生成时钟信号的振荡器电路
CN112910446A (zh) 一种振荡器
CN208782784U (zh) 张弛振荡器
CN103825555B (zh) 一种振荡电路
CN217849392U (zh) 时钟电路及电子设备
CN105897168A (zh) Rc振荡器
CN215072364U (zh) 一种环形振荡电路以及集成芯片
CN114640324A (zh) 一种低功耗周期脉冲产生电路
CN1354560A (zh) 可调振荡频率的信号产生器及其方法
CN210274006U (zh) 一种提供任意频率及占空比的时钟发生电路与芯片
EP3487075B1 (en) Sensor arrangement to sense an external signal
CN116346035B (zh) 一种环形rc振荡电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant