CN106357236B - 变频张弛振荡器 - Google Patents

变频张弛振荡器 Download PDF

Info

Publication number
CN106357236B
CN106357236B CN201510506957.8A CN201510506957A CN106357236B CN 106357236 B CN106357236 B CN 106357236B CN 201510506957 A CN201510506957 A CN 201510506957A CN 106357236 B CN106357236 B CN 106357236B
Authority
CN
China
Prior art keywords
oscillator
circuit
signal
output
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510506957.8A
Other languages
English (en)
Other versions
CN106357236A (zh
Inventor
王正香
梁超
周建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201510506957.8A priority Critical patent/CN106357236B/zh
Priority to US14/989,626 priority patent/US9401703B1/en
Publication of CN106357236A publication Critical patent/CN106357236A/zh
Application granted granted Critical
Publication of CN106357236B publication Critical patent/CN106357236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/04—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback
    • H03K3/05—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback using means other than a transformer for feedback
    • H03K3/06—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback using means other than a transformer for feedback using at least two tubes so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/08—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback using means other than a transformer for feedback using at least two tubes so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本公开涉及变频张弛振荡器。公开了一种张弛振荡器系统，具有张弛振荡器和频率控制(FC)单元。振荡器包括第一和第二振荡器子电路及锁存器。第一和第二振荡器子电路从FC单元分别接收第一和第二控制信号，用于控制由第一和第二振荡器子电路提供给锁存器的相应输出。锁存器输出提供给FC单元的变频反馈信号。FC单元接收频率控制信号，用于控制振荡器输出信号的频率，并基于频率控制信号和反馈信号产生第一和第二控制输入，以便在每一个振荡器子电路处于空闲状态时由该振荡器子电路实现对振荡器频率的改变，以避免振荡器输出信号中的毛刺。

Description

变频张弛振荡器
技术领域
本发明涉及集成电路(IC)，更具体而言，涉及变频张弛振荡器.
背景技术
图1是传统张弛振荡器100的简化示意性电路图.振荡器100接收决定输出振荡频率的频率控制信号100i，并且输出振荡信号100o，输出振荡信号100o的频率取决于接收的频率控制信号100i并且输出振荡信号100o可以用作时钟信号.振荡器100具有置位/复位(SR)锁存器101和两个振荡器子电路102.SR锁存器101具有置位(S)输入、复位(R)输入、Q输出和互补QB输出.
每一个振荡器子电路102都接收(i)频率控制信号100i，(ii)漏极电源电压VDD，(iii)源极电源电压VSS，和(iv)参考电压VREF.振荡器100使用两个基本上相同的振荡器子电路102，而不是仅仅使用单个振荡器子电路，因为这两个子电路102的对称性可以使得更易于匹配得到的振荡器输出信号100o的高低段的特性.
每一个振荡器子电路102输出各自的输出信号102o，其中，子电路102(1)的输出信号102o(1)被施加到SR锁存器101的R输入，子电路102(2)的输出信号102o(2)被施加到SR锁存器101的S输入.SR锁存器101操作以使得如果S输入信号102o(2)为高且R输入信号102o(1)为低，则Q输出100o为高且QB输出101a为低，如果R输入信号102o(1)为高且S输入信号102o(2)为低，则Q输出100o为低且QB输出101a为高.
每一个振荡器子电路102都包括电流源103、具有漏极端、源极端和栅极端的n沟道场效应晶体管(FET)104、具有第一和第二端及控制输入的可变电容器105、以及具有正输入和负输入及输出的比较器106.
电流源103接收漏极电源电压VDD，将电流输出到节点107，节点107连接到(i)FET104的漏极端，(ii)可变电容器105的第一端，及(iii)比较器106的正输入.源极电源电压VSS连接到FET 104的源极和电容器105的第二端。比较器106的负输入连接到参考电压VREF.可变电容器105的电容由输入信号100i控制，输入信号100i连接到可变电容器105的控制输入.每一个FET 104的栅极端连接到SR锁存器101的相应输出，其中，FET 104(1)的栅极由QB输出101a控制，FET 104(2)的栅极由Q输出100o控制.
图2是图1的振荡器100的一些信号的时序图，即频率控制信号100i、两个节点107(1)和107(2)处的电压、及输出信号100o.在时间t0，Q输出100o为高，QB输出101a为低.结果，由Q输出100o控制的FET 104(2)导通，由QB输出101a控制的FET 104(1)截止。因此，节点107(2)处的电压V107(2)借助导通的FET 104(2)保持在零伏的源极电源电压VSS或附近.由于电容器105(2)没有充电，可以认为子电路102(2)此时处于空闲状态.同时，由于电流源103(1)将电流提供给电容器105(1)的第一端，所以节点107(1)处的电压V107(1)稳定上升.
图2中的参考电压VREF约为0.4伏。在时间t1，当电压V107(1)增大到参考电压VREF以上时，比较器106(1)的输出102o(1)(提供给SR锁存器101的R输入)从低变为高.注意，提供给SR锁存器101的S输入的比较器106(2)的输出102o(2)保持为低，因为电压V107(2)在时间t1保持低于参考电压VREF。作为在时间t1比较器106(1)的输出102o(1)中的切换的结果，Q输出100o从高变为低，相应地，QB输出101a从低变为高.由于在QB输出101a从低变为高时FET104(1)导通，所以电容器105(1)放电，并且节点107(1)处的电压V107(1)基本上下降到源极电源电压VSS.结果，由于电压V107(1)返回到小于参考电压VREF，所以比较器106(1)的输出102o(1)相应地返回到低.
在时间t1与时间t2之间，FET 104(2)截止，FET 104(1)导通。因此，类似于上述操作，当节点107(1)处的电压V107（1）保持在源极电源电压VSS或附近的同时，节点107(2)处的电压V107(2)稳定上升.在这个时间期间，可以认为子电路102(1)处于空闲状态.随后在时间t2，类似于上述操作，电压V107(2)超过参考电压VREF，结果，比较器106(2)的输出102o(2)(提供给SR锁存器101的S输入)从低变为高。结果，SR锁存器101的Q输出100o从低变为高，QB输出101a从高变为低，FET104(2)导通，电容器105(2)放电，FET 104(1)截止，随后重复上述的循环。
在时间t3，频率空制信号100i改变，为可变电容器105的电容设定新的更高值.因为可变电容器105的充电速率取决于其各自的电容，所以增大可变电容器105的电容值延长了循环周期，相应地，降低了输出信号100o的循环频率.因为在操作中改变了可变电容器105的电容，所以在时间t3与时间t4之间出现毛刺，在该毛刺处电压V107(1)短暂地上冲到参考电压VREF以上，在时间t4恢复正常操作(现在在新的更低频率)之前，输出信号100o的周期被截短.
本文使用的毛刺指的是振荡器输出的半个循环(正或负)，其周期比在前和在后的相应半个循环短。毛刺也可以由与在前和在后的相应半个循环不同的不规则形状和/或电压电平来表征.在时间t4与时间t5之间，振荡器100按照以上针对时间t1与时间t2所述的操作，但是可变电容器105具有新电容值.在时间t5，振荡器100按照以上针对时间t2所述的操作.在时间t5与时间t6之间，振荡器100按照以上针对时间t0所述的操作。在时间t6之后，时间t4至时间t6的循环重复。
在时间t3与时间t4之间的毛刺可能不利地影响部件取决于输出信号100o的操作.因此，获得无毛刺的张弛振荡器是有利的.
附图说明
依据以下的具体实施方式、所附权利要求书和附图，本发明的其他方面、特征和优点会变得更清楚，在附图中，相似的参考标记标明相似或相同的要素.注意，没有按比例绘制附图中的要素.
图1是传统张弛振荡器的简化示意性电路图；
图2是图1的振荡器的一些信号的时序图；
图3是根据本发明的一个实施例的张弛振荡器的简化示意性电路图；
图4是图3的振荡器的一些信号的示例性时序图；及
图5是图3的FC单元的示例性实现方式的简化示意图.
具体实施方式
本文公开了本发明的详细示例性实施例。但本文公开的具体结构和功能细节仅是为了说明本发明的示例性实施例的代表。本发明的实施例可以以许多替代形式来体现，并且不应解释为仅局限于本文阐述的实施例。此外，本文使用的术语仅是为了说明特定实施例，并非旨在限制本发明的示例性实施例。
本文使用的单数形式“一”和“这个”旨在还包括复数形式，除非上下文明确地以其他方式指出。会进一步理解，术语“包括”、“具有”、“包含”指定表述的特征、步骤或部件的存在，但并不排除一个或多个其他特征、步骤或部件的存在或添加.还应注意，在一些替代实现方式中，记录的功能/动作可以不按照附图中记录的顺序来发生.
参考图3，根据本发明的一个实施例的张弛振荡器系统308的简化示意性电路图.振荡器系统308(i)接收决定振荡器系统308的输出振荡频率的n位频率控制信号309i，(ii)输出振荡信号300o，振荡信号300o的频率取决于频率控制信号309i，并且可以被其他部件(未示出)用作时钟信号.振荡器系统308包括频率控制(FC)单元309和振荡器300。FC单元309接收输入309i和300o，输出两个n位控制信号309o(1)和309o(2)。振荡器300基本上类似于图1的振荡器100，类似地标记了与振荡器100的类似元件对应的振荡器300的元件，但具有不同的前缀。
与其中可变电容器105的电容由单频控制信号100i控制的振荡器100不同，振荡器300的可变电容器305被独立地控制，并且具有各自对应的输入控制信号。即，(i)可变电容器305(1)的电容由从FC单元309接收的控制信号309o(1)决定，(ii)可变电容器305(2)的电容由从FC单元309接收的控制信号309o(2)决定。FC单元309使用输出信号300o来决定传送控制信号309o的新值的定时.具体而言，当相应振荡器子电路302处于空闲状态以避免导致如上参考图1的传统振荡器100所述的毛刺时，经由每一个控制信号309o发送新值.
在一个可能的实现方式中，每一个可变电容器305都是包括多个组成电容器(未示出)，的数字可调、开关电容器组，其中，控制信号309o表示二进制数，该二进制数确定多少、哪些或多少百分比的组成电容器被激活并连接到相应的电流源CF和源极电源电压VSS.本领域普通技术人员将领会，存在许多方式来编码控制信号309o上的值以具有相应可变电容器305的希望的结果电容.例如，如果可变电容器305具有最大电容CMAX，控制信号309o是2位信号，那么控制信号309o上的00、01、10和11可以分别表示CMAX的25％、50％、75％和100％。
响应于借助频率控制信号309i接收到新的或变化的值，FC单元309基于输出信号300o确定每一个振荡器子电路302的空闲时段，随后在相应的空闲时段中更新每一个可变电容器305的电容，以防止如振荡器100发生的输出毛刺.在更新了可变电容器305中的一个的电容值后，优选地在输出300o的随后紧接着的半个循环中更新另一个可变电容器的电容值，以便在输出信号300o上提供新频率的规则的方波。
图4是图3的振荡器系统308的一些信号的示例性时序图，即频率控制信号309i、两个控制信号309o、两个节点307处的电压、和输出信号300o.从时间t0至时间t3(包括在时间t1与时间t2)，Q输出300o、QB输出301a、节点307(2)处的电压V307(2)和节点307(1)处的电压V307(1)的表现与以上对于其在图2中的相应信号(分别为Q输出100o、QB输出101a、电压V107(2)和电压V107(1))所述的基本上相同。另外注意，示例性参考电压VREF(图4中末示出)与图2中一样约为0.4伏。
随后，在时间t3，频率控制信号309i改变以便为可变电容器305的电容设定新的更高值，如上解释的，这会导致输出信号300o的循环周期的延长(循环频率的相应降低)。在与输出信号300o的下一个上升重合的时间t4，控制信号309o(2)将新的更高电容值传送到可变电容器305(2)，可变电容器305(2)刚刚在时间t4放电并因此将在输出信号300o的随后半个循环中处于空闲直至时间t5为止.
在与输出信号300o的下一个下降重合的时间t5，控制信号309o(1)将新的更高电容值传送到可变电容器305(1)，可变电容器305(1)刚刚在时间t5放电并因此将在输出信号300o的随后半个循环中处于空闲直至时间t6为止。在时间t5与时间t6之间，FET 304(2)截止，因此电压V307(2)随着可变电容器305(2)(现在为其新的更高电容值)被相应的电流源CF(2)充电而稳定上升。
在时间t6，电压V307(2)超过参考电压VREF，类似于上述的过程(但涉及比较器306(2)、FET 304和SR锁存器301)这使得可变电容器305(2)放电，可变电容器305(1)(现在也为其新的更高电容值)开始稳定地充电。在时间t6后，输出信号300o继续以新的更低频率振荡。
FC单元309可以根据在任何特定时间哪个可变电容器305处于空闲来控制其输出309o.可以基于Q输出信号300o的瞬时值和/或Q输出信号300o的上升与下降确定哪个子电路处于空闲.具体而言，(i)如果输出信号300o在上升后为高，那么可变电容器305(2)处于空闲，(ii)如果输出信号300o在下降后为低，那么可变电容器305(1)处于空闲。
FC单元309延迟控制输入309i上的新值到控制信号309o(1)和/或309o(2)的传送，以使得可变电容器305的电容值在可变电容器305充电时不改变.相反，新值经由每一个控制输出309o的传送被定时为使得在可变电容器305处于空闲时可变电容器305的电容值被改变。在一个实现方式中，FC单元309可以利用边沿触发触发器来确保新值经由控制输出信号309o的上述受控传送.
图5是FC单元309的示例性实现方式的简化示意图.FC单元309包括n个数据处理子电路501，每一个用于处理n位频率控制信号309i的相应位.具体而言，n个子电路501中的每一个处理频率控制信号309i的相应位309i(j)，其中，i是从1到n的整数.子电路501包括两个传送电路502.每一个传送电路502包括一个D触发器503、一个时钟门控元件504、一个异或门505和两个与门506和507.
D触发器503具有(i)D输入、时钟输入、置位输入和复位输入，及(ii)Q输出.D触发器503的D输入接收数据位309i(j)。注意，D触发器503(1)具有负边沿触发的时钟输入，而D触发器503(2)具有正边沿触发的时钟输入。D触发器503在借助其时钟输入触发时经由其Q输出传送数据位309i(j)，否则保持以前的Q输出。
时钟门控元件504具有使能输入和时钟输入及门控时钟输出.注意，时钟门控元件504(1)的时钟输入是正边沿触发的，而时钟门控元件504(2)的时钟输入是负边沿触发的。时钟门控元件504的门控时钟输出504o被提供给相应D触发器503的时钟输入.时钟门控元件504运行以：(i)当使能输入为高时经由其门控时钟输出504o传递接收的时钟输入300o，(ii)当使能输入为低时，经由其门控时钟输出504o提供稳定输出.注意，当相应的使能输入为低时，时钟门控元件504(1)提供稳定的低输出，而当相应的使能输入为低时，时钟门控元件504(2)提供稳定的高输出.
异或门505起到比较器的作用，以确定数据位309i(j)的值是否已改变。具体而言，异或门505比较(i)数据位309i(j)与(ii)D触发器503的Q输出，如果二者不同则输出1(高)，或者如果二者相同则输出0(低)。异或门505的输出505o被提供给时钟门控元件504的使能输入.因此，如果数据位309i(j)与D触发器503的Q输出不同，则时钟门控元件504(i)进入传递状态，(ii)如果数据位309i(j)与D触发器503的Q输出相同，则时钟门控元件504(j)进入时钟阻塞状态。时钟阻塞状态对于限制由D触发器503使用的能量是有用的，因为如果不触发D触发器503的时钟输入则它使用的能量较少。
D触发器503、异或门505和时钟门控元件504一起工作以使得：(i)在数据位309i(j)保持不变时(换句话说，在数据位309i(j)与D触发器503的Q输出相同时)时钟门控元件504防止时钟信号300o到达D触发器503的时钟输入，由于不触发D触发器503的时钟输入所以其处于省电模式，(ii)如果数据位309i(j)改变(换句话说，如果数据位309i(j)与D触发器503的Q输出不同)那么时钟门控元件504将时钟信号300o传送到D触发器503的时钟输入，这然后导致D触发器503的Q输出更新为数据位309i(j)的新值.D触发器503的Q输出的更新进而导致异或门505的输出(它还是时钟门控元件504的使能输入)返回低，因此使得时钟门控元件504再次阻塞时钟信号300o到D触发器503的时钟输入的传送.这导致D触发器503返回省电模式.
如上所述，由于在相应的传送电路502(1)与502(2)中使用不同的边沿触发设置，所以控制输入309i的新值在第一时间经由控制输出309o(1)传送，并且在第二不同时间经由控制输出309o(2)传送，如图4中可见的.
与门506和507用于控制相应D触发器503的置位和复位输入，及控制芯片复位信号502r的传送，芯片复位信号502r例如在为包含振荡器系统308的集成电路器件(未示出)通电时被使用.注意，替代实施例可以无需与门506和507.
已经描述了本发明的实施例，其中，可变电容器是电容器组，所述电容器组的电容通过改变电容器组中连接的和/或有效的电容器的数量来控制。但本发明不限于此.在一些替代实施例中，使用了不同类型的数字可调电容器，诸如例如数字可调变容二极管。在一些替代实施例中，可变电容器可以由模拟信号来调节。本领域普通技术人员将领会，替代实施例将对控制信号的类型进行相应的修改以设定替代可变电容器的电容。
已经描述了本发明的实施例，其中，通过控制张弛振荡器的可变电容器部件的电容来控制张弛振荡器的频率(即，FC单元接收单频控制信号，并且将两个相应的电容控制信号输出到所述两个振荡器子电路).但本发明不限于此。在本发明的替代实施例中，通过控制除了张弛振荡器的可变电容器部件的电容以外的性质来控制张弛振荡器的频率.注意，在这些替代实施例中，可以使用固定电容器来代替上述的可变电容器.
例如，在一些替代实施例中，通过改变参考电压的值来控制频率，其中，FC单元接收单频控制信号，并且将两个相应的参考电压控制信号输出到所述两个振荡器子电路.注意，升高参考电压延长了振荡器输出的周期并降低了振荡器输出的频率。在一些其他替代实施例中，通过改变由电流源提供给电容器的电流来控制频率，其中，FC单元接收单频控制信号，并且将两个相应的电流源电流控制信号输出到所述两个振荡器子电路.注意，增大电流缩短了振荡器输出的周期并增大了振荡器输出的频率。
已经描述了本发明的实施例，其中，FC单元实质上分离并延迟由FC单元接收的频率控制信号，并将输出控制信号提供给相应的可变电容器.但本发明不限于此.在替代实施例中，FC单元可以进一步改变接收的频率控制信号，以便提供给可变电容器.例如，FC单元可以：(i)接收串行频率控制信号并且提供并行控制信号，或者反之亦然；(ii)接收一种分辨率的频率控制信号并且提供不同分辨率的输出控制信号，以便增大或减小信号中的位的数量；(iii)将控制信号从模拟转换为数字，或者反之亦然；或者(iv)接收一种类型的频率控制信号(例如，变化的电容、电压、电流、频率或周期)并且提供不同类型的输出控制信号。
已经描述了本发明的实施例，其中，FC单元延迟新接收的输入控制值到两个振荡器子电路的传送。但本发明不限于此.在替代实施例中，当FC单元接收到新值时，FC单元将新频率控制值立即传送到处于空闲的振荡器子电路，随后当另一个振荡器子电路变为空闲时，将该新值传送到另一个振荡器子电路。
已经描述了本发明的实施例，其中，每一个FC单元包括时钟门控元件。但注意，时钟门控元件是可选的，替代实施例可以无需时钟门控元件.
已经描述了使用SR锁存器的本发明的实施例。但本发明不限于此。在本发明的替代实施例中，将不同类型的锁存器用于振荡器电路.注意，本文使用的术语锁存器通常指代适于接收至少两个输入并提供至少一个输出的双稳态数字电路，.
已经描述了本发明的实施例，其中，FC单元从振荡器的锁存器接收Q输出，用于确定振荡器子电路的空闲/非空闲状态。但本发明不限于此。在替代实施例中，使用不同逻辑的FC单元从振荡器的锁存器接收互补QB输出，用于确定振荡器子电路的空闲/非空闲状态。注意，Q输出或互补QB输出可以用作提供给FC单元的反馈信号.此外注意，Q输出或互补QB输出可以用作振荡器系统的时钟信号输出.
已经描述了使用特定逻辑部件的本发明的实施例。但本发明不限于所述的特定逻辑部件.替代实施例可以使用替代逻辑部件以及另外的部件(诸如例如反相器)来反转多个信号，而仍然实现相同的功能。
尽管以具有相应标记的特定顺序表述了在以下的方法权利要求中的步骤，除非权利要求表述另外暗示了用于实施这些步骤中的部分或全部的特定顺序，否则这些步骤不必局限于以该特定顺序来实施。

Claims (11)

1.一种张弛振荡器系统，用于基于频率控制(FC)信号产生振荡输出信号，所述系统包括：
张弛振荡器，所述张弛振荡器被配置为产生振荡输出信号；及
频率控制(FC)单元，控制由所述张弛振荡器产生的振荡输出信号的频率，其中：
所述FC单元产生至少第一控制信号和第二控制信号，用于提供给所述张弛振荡器；
所述第一控制信号和第二控制信号是基于所述FC信号和来自所述张弛振荡器的反馈信号来产生的；
所述第一控制信号与所述第二控制信号不同；及
基于所述第一控制信号和第二控制信号控制所述振荡输出信号的频率，
其中所述张弛振荡器包括第一振荡器子电路、第二振荡器子电路和锁存器；
所述第一振荡器子电路接收所述第一控制信号，用于控制由所述第一振荡器子电路提供给所述锁存器的第一子电路输出信号；
所述第二振荡器子电路接收所述第二控制信号，用于控制由所述第二振荡器子电路提供给所述锁存器的第二子电路输出信号；及
所述锁存器产生所述振荡输出信号和所述反馈信号，
并且其中，在所述频率控制信号改变之后，所述FC单元在第一改变时间改变所述第一控制信号，在与第一时间不同的第二改变时间改变所述第二控制信号；
第一振荡器子电路和第二振荡器子电路中的每一个都可以处于空闲状态或非空闲状态；
所述第一改变时间被选择为在所述第一振荡器子电路处于空闲状态时发生；及
所述第二改变时间被选择为在所述第二振荡器子电路处于空闲状态时发生，
并且其中，基于所述反馈信号选择所述第一改变时间和第二改变时间；
所述反馈信号包括上升和下降；
所述第一改变时间由所述反馈信号的上升和下降之一触发；及
所述第二改变时间由所述反馈信号的所述上升和下降中的另一个触发。
2.根据权利要求1所述的系统，其中，所述振荡输出信号是与所述反馈信号相同的信号和所述反馈信号的互补信号中的一个。
3.根据权利要求1所述的系统，其中：
所述第一振荡器子电路和第二振荡器子电路中的每一个都包括电流源、晶体管、电容器和比较器；
所述晶体管具有源极端、漏极端和栅极端；
所述电容器具有第一端和第二端；
所述比较器具有正输入、负输入和输出；
所述电流源将电流提供给连接到所述晶体管的漏极端、所述电容器的第一端和所述比较器的正端的节点；
所述比较器的负端连接到参考电压；及
所述晶体管的源极端连接到所述电容器的第二端。
4.根据权利要求3所述的系统，其中：
每一个电容器都是具有可变电容的可编程电容器；及
所述第一控制信号和第二控制信号分别控制所述第一振荡器子电路和第二振荡器子电路的可编程电容器的电容。
5.根据权利要求3所述的系统，其中：
每一个电流源都是具有可变输出电流水平的可编程电流源；及
所述第一控制信号和第二控制信号分别控制由所述第一振荡器子电路和第二振荡器子电路的可编程电流源提供的输出电流水平。
6.根据权利要求3所述的系统，其中：
每一个参考电压都来自具有可变电压水平的可编程参考源；及
所述第一控制信号和第二控制信号分别控制所述第一振荡器子电路和第二振荡器子电路的可编程参考源。
7.根据权利要求3所述的系统，其中：
所述锁存器是置位/复位锁存器，具有置位输入、复位输入、Q输出和互补QB输出；
所述第一振荡器子电路的比较器的输出是连接到所述锁存器的复位输入的第一子电路输出信号；
所述第二振荡器子电路的比较器的输出是连接到所述锁存器的置位输入的第二子电路输出信号；
所述锁存器的互补QB输出连接到所述第一振荡器子电路的晶体管的栅极端；
所述锁存器的Q输出连接到所述第二振荡器子电路的晶体管的栅极端；及
所述锁存器的Q输出提供所述反馈信号。
8.根据权利要求1所述的系统，其中：
在所述第一控制信号、所述第二控制信号和所述频率控制信号上的数据表示用于设定所述振荡器输出信号的频率的n位二进制数。
9.根据权利要求8所述的系统，其中：
所述FC单元包括n个数据处理子电路，每一个数据处理子电路用于处理所述频率控制信号的相应位；
每一个数据处理子电路都包括第一传送电路和第二传送电路；
每一个传送电路都包括D触发器、时钟门控元件和比较器；
所述D触发器具有D输入、时钟输入和Q输出；
所述时钟门控元件具有使能输入、时钟输入和门控时钟输出；
所述比较器将所述频率控制信号的相应位与所述D触发器的Q输出比较，并且将结果输出到所述时钟门控元件的使能输入；
(i)如果所述频率控制信号的相应位与所述D触发器的Q输出不同，则所述比较器的结果启用所述时钟门控元件，及(ii)如果所述频率控制信号的相应位与所述D触发器的Q输出相同，则所述比较器的结果禁用所述时钟门控元件；
所述D触发器的D输入接收所述频率控制信号的相应位；
所述时钟门控元件的时钟输入接收所述反馈信号；及
所述D触发器的时钟输入接收所述时钟门控元件的门控时钟输出。
10.根据权利要求1所述的系统，其中：
在所述第一控制信号和所述第二控制信号上的数据表示用于设定第一锁存器输出信号的频率的n位二进制数；
在所述频率控制信号上的数据表示用于设定第一锁存器输出信号的频率的m位二进制数；及
n与m不同。
11.一种用于由张弛振荡器系统产生振荡输出信号的方法，所述张弛振荡器系统包括张弛振荡器和频率控制(FC)单元，所述方法包括：
由FC单元基于FC信号和来自所述张弛振荡器的反馈信号产生至少第一控制信号和第二控制信号，用于提供给所述张弛振荡器，其中，所述第一控制信号与所述第二控制信号不同；及
由FC单元基于所述第一控制信号和第二控制信号控制由所述张弛振荡器产生的振荡输出信号的频率，
其中所述张弛振荡器包括第一振荡器子电路、第二振荡器子电路和锁存器；
所述第一振荡器子电路接收所述第一控制信号，用于控制由所述第一振荡器子电路提供给所述锁存器的第一子电路输出信号；
所述第二振荡器子电路接收所述第二控制信号，用于控制由所述第二振荡器子电路提供给所述锁存器的第二子电路输出信号；及
所述锁存器产生所述振荡输出信号和所述反馈信号，
并且其中，在所述频率控制信号改变之后，所述FC单元在第一改变时间改变所述第一控制信号，在与第一时间不同的第二改变时间改变所述第二控制信号；
第一振荡器子电路和第二振荡器子电路中的每一个都可以处于空闲状态或非空闲状态；
所述第一改变时间被选择为在所述第一振荡器子电路处于空闲状态时发生；及
所述第二改变时间被选择为在所述第二振荡器子电路处于空闲状态时发生，
并且其中，基于所述反馈信号选择所述第一改变时间和第二改变时间；
所述反馈信号包括上升和下降；
所述第一改变时间由所述反馈信号的上升和下降之一触发；及
所述第二改变时间由所述反馈信号的所述上升和下降中的另一个触发。
CN201510506957.8A 2015-07-14 2015-07-14 变频张弛振荡器 Active CN106357236B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510506957.8A CN106357236B (zh) 2015-07-14 2015-07-14 变频张弛振荡器
US14/989,626 US9401703B1 (en) 2015-07-14 2016-01-06 Variable frequency relaxation oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510506957.8A CN106357236B (zh) 2015-07-14 2015-07-14 变频张弛振荡器

Publications (2)

Publication Number Publication Date
CN106357236A CN106357236A (zh) 2017-01-25
CN106357236B true CN106357236B (zh) 2021-07-27

Family

ID=56410988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510506957.8A Active CN106357236B (zh) 2015-07-14 2015-07-14 变频张弛振荡器

Country Status (2)

Country Link
US (1) US9401703B1 (zh)
CN (1) CN106357236B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680453B1 (en) * 2016-08-09 2017-06-13 Nxp Usa, Inc. Oscillator circuit
US10050526B2 (en) 2016-08-09 2018-08-14 Nxp Usa, Inc. Switching power converter
US10312887B2 (en) * 2016-11-30 2019-06-04 Omnivision Technologies, Inc. Self-biasing integrated oscillator without bandgap reference
CN107659269B (zh) * 2017-10-19 2021-08-13 华润微集成电路(无锡)有限公司 低功耗振荡器电路结构
CN107947764B (zh) * 2017-12-13 2021-05-07 中国科学院微电子研究所 一种coms振荡器电路
US10484089B1 (en) * 2018-04-27 2019-11-19 Hewlett Packard Enterprise Development Lp Driver assisted by charge sharing
US10491428B2 (en) 2018-04-27 2019-11-26 Hewlett Packard Enterprise Development Lp Current supply for an opto-electronic device
CN108512532B (zh) * 2018-06-29 2019-08-20 长江存储科技有限责任公司 张弛振荡器
US11496119B1 (en) 2021-08-09 2022-11-08 Powerchip Semiconductor Manufacturing Corporation Oscillator circuit
US11444573B1 (en) * 2021-09-17 2022-09-13 KaiKuTek Inc. Oscillator
EP4191881A1 (en) * 2021-12-02 2023-06-07 Qorvo US, Inc. Glitch-free frequency tuning of ring-oscillators
US12132485B2 (en) 2021-12-02 2024-10-29 Qorvo Us, Inc. Glitch-free frequency tuning of ring-oscillators
CN114696824B (zh) * 2022-06-01 2022-09-20 浙江地芯引力科技有限公司 全差分模数转换器及电容权重校准方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102780455A (zh) * 2011-04-21 2012-11-14 英特尔移动通信有限公司 混频器、混频器系统和方法
CN102868397A (zh) * 2011-07-05 2013-01-09 杭州中科微电子有限公司 可优化压控振荡器性能的自校正频率综合器及其优化方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319524B1 (en) 2004-01-05 2012-11-27 Marvell International Ltd. Deglitch circuit removing glitches from input clock signal
DE102007034186B4 (de) * 2007-07-23 2010-04-08 Texas Instruments Deutschland Gmbh Digital gesteuerter Oszillator
US8508306B2 (en) 2008-09-19 2013-08-13 Agency For Science, Technology, And Research Relaxation oscillator
US8742858B2 (en) * 2011-01-28 2014-06-03 Infineon Technologies Ag Relaxation oscillator having a supply voltage independent output frequency
US8350631B1 (en) 2011-06-14 2013-01-08 Freescale Semiconductor, Inc Relaxation oscillator with low power consumption
CN103378828B (zh) * 2012-04-25 2017-07-07 飞思卡尔半导体公司 用于时钟源的微调电路
CN103580655B (zh) 2012-07-24 2017-05-17 飞思卡尔半导体公司 比较器和采用比较器的张弛振荡器
US8773210B2 (en) 2012-10-31 2014-07-08 Freescale Semiconductor, Inc. Relaxation oscillator
US8803619B1 (en) 2013-01-30 2014-08-12 Freescale Semiconductor, Inc. Relaxation oscillator with self-biased comparator
US9425736B2 (en) * 2014-01-02 2016-08-23 International Business Machines Corporation Variable capacitor structure
CN104935303B (zh) 2014-03-19 2019-01-18 恩智浦美国有限公司 张驰振荡器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102780455A (zh) * 2011-04-21 2012-11-14 英特尔移动通信有限公司 混频器、混频器系统和方法
CN102868397A (zh) * 2011-07-05 2013-01-09 杭州中科微电子有限公司 可优化压控振荡器性能的自校正频率综合器及其优化方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种高精度张弛振荡器的设计;柯志强;《电子器件》;20140630;第37卷(第3期);413-415 *

Also Published As

Publication number Publication date
CN106357236A (zh) 2017-01-25
US9401703B1 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
CN106357236B (zh) 变频张弛振荡器
KR101176611B1 (ko) 자기 교정 디지털 펄스-폭 변조기(ｄｐｗｍ)
EP0598260B1 (en) High frequency voltage controlled oscillator
US8350631B1 (en) Relaxation oscillator with low power consumption
JP6316097B2 (ja) チャージポンプを有する回路、通信デバイス、チャージポンプの制御方法
JP2013516836A (ja) 周波数−電流フィードバックを有する温度安定形発振回路
CN102356549A (zh) 工艺、电压、温度补偿振荡器
CN110545104A (zh) 实施异步时钟生成的电路和方法
CN105874715A (zh) 相位内插和旋转装置和方法
US20180375428A1 (en) Negative charge pump circuit
US8334715B1 (en) Method to achieve constant slew rate (over process corners) for an output buffer
US20110273237A1 (en) Oscillator With Frequency Determined By Relative Magnitudes of Current Sources
CN112787634B (zh) 校正时钟占空比的电路及其校正控制方法和装置
US8975926B2 (en) Comparator and clock signal generation circuit
US20210126635A1 (en) Semiconductor apparatus including power gating circuits
US8466729B2 (en) Delay cell and digitally controlled oscillator
US7737719B2 (en) Apparatus for adjusting resistance value of a driver in a semiconductor integrated circuit
TWI785765B (zh) 時鐘電路及為cpu提供時鐘的方法
CN103825555A (zh) 一种振荡电路
TWI424305B (zh) 時脈產生器、時脈產生方法、與行動通訊裝置
WO2014012005A1 (en) Adiabatic logic family
KR20170130707A (ko) 삼각파 발생 장치
US12021522B2 (en) Quasi-adiabatic logic circuits
US11206021B2 (en) Quasi-adiabatic logic circuits
KR101632037B1 (ko) 고속 전류 모드 로직 제어 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant