CN107947764B - 一种coms振荡器电路 - Google Patents

一种coms振荡器电路 Download PDF

Info

Publication number
CN107947764B
CN107947764B CN201711328023.5A CN201711328023A CN107947764B CN 107947764 B CN107947764 B CN 107947764B CN 201711328023 A CN201711328023 A CN 201711328023A CN 107947764 B CN107947764 B CN 107947764B
Authority
CN
China
Prior art keywords
output end
gate
comparator
trigger
reset pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711328023.5A
Other languages
English (en)
Other versions
CN107947764A (zh
Inventor
杨诗洋
王颀
刘飞
霍宗亮
靳磊
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201711328023.5A priority Critical patent/CN107947764B/zh
Publication of CN107947764A publication Critical patent/CN107947764A/zh
Application granted granted Critical
Publication of CN107947764B publication Critical patent/CN107947764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开一种COMS振荡器电路，包括监测模块和复位脉冲产生模块；通过监测模块在监测到所述RS触发器的两个输出信号的电平相同时，输出触发信号至所述复位脉冲产生模块；以使复位脉冲产生模块输出复位脉冲信号至第一延迟单元、第一比较器和第二比较器，进而控制RS触发器的两个输出信号电平相反。实现了初始输出波形满足稳定工作的要求。

Description

一种COMS振荡器电路
技术领域
本发明涉及时钟源技术领域，更具体地说，涉及一种COMS振荡器电路。
背景技术
CMOS振荡器(CMOS oscillator)是一种主要由CMOS器件构成的集成电路模块，其基本功能是产生周期性的方波，用作芯片系统的时钟源信号。
图1示出了一种CMOS振荡器，其主要由恒流源电路、比较器电路、RS触发器和反相器控制电路组成。该振荡器的工作原理如下：当VC＜VIL，比较器Comp1输出为低电平，比较器Comp2输出为高电平，即RS触发器的输入端R＝0，S＝1。经过RS触发器和反相器作用后，振荡器输出信号Vout为低电平。此时MOS管M1导通，M2截止，恒流源开始给电容C充电；当VC＞VIH，比较器Comp1输出为高电平，比较器Comp2输出为低电平，经过RS触发器和反相器作用后，振荡器输出信号Vout为高电平，此时M1截止，M2导通，恒流源开始对电容C放电，放电过程持续到VC＜VIL，此时开始重复充放电过程，进而形成振荡周期。
上述COMS振荡器在电路开始工作阶段，比较器Comp1和比较器Comp2的输出可能同时为低电平或同时为高电平。无论比较器Comp1和比较器Comp2的输出同时为低电平，实时同时为高电平，均不能保证RS触发器的Q和Qb保持反向关系。即现有的COMS振荡器，不能保证RS触发器的初始化，容易导致振荡器的初始输出波形不符合稳定工作的要求。
发明内容
有鉴于此，本发明提出一种COMS振荡器电路，欲实现保证初始输出波形满足稳定工作的要求的目的。
为了实现上述目的，现提出的方案如下：
一种COMS振荡器电路，包括第一延迟单元、第二延迟单元、第一比较器、第二比较器、RS触发器、监测模块和复位脉冲产生模块；
所述监测模块，用于在监测到所述RS触发器的两个输出信号的电平相同时，输出触发信号至所述复位脉冲产生模块；
所述复位脉冲产生模块，用于在接收所述触发信号时，输出复位脉冲信号至所述第一延迟单元、所述第一比较器和所述第二比较器，以使所述RS触发器的两个输出信号电平相反。
优选的，所述监测模块，具体为：
同或门，所述同或门的两个输入端各接所述RS触发器的一个输出端，所述同或门的输出端接所述复位脉冲产生模块，所述同或门输出的高电平作为所述触发信号。
优选的，所述监测模块，具体为：
异或门，所述异或门的两个输入端各接所述RS触发器的一个输出端，所述异或门的输出端接所述复位脉冲产生模块，所述异或门输出的低电平作为所述触发信号。
优选的，所述复位脉冲产生模块，具体包括：
复位脉冲产生单元、与非门和非门；
所述复位脉冲产生单元的输入端连接所述监测模块的输出端；
所述与非门的一个输入端连接所述复位脉冲产生单元输出端，所述与非门的另一个输入端连接使能信号产生模块，所述与非门的输出端连接所述非门的输入端；
所述与非门的输出端还连接所述第一比较器的控制端，所述第一比较器的输出端连接所述RS触发器的输入端S；
所述非门的输出端连接所述第二比较器的控制端，所述第二比较器的输出端连接所述RS触发器的输入端R。
优选的，所述第一比较器，具体包括：
第一运算放大器、第一电子开关管和第一非门；
所述第一运算放大器的输出端连接所述第一非门的输入端；
所述第一运算放大器的输出端与所述第一非门的输入端的连接处还通过所述第一电子开关管接地；
所述第一电子开关管的控制端作为所述第一比较器的控制端，与所述与非门的输出端连接；
所述第一非门的输出端作为所述第一比较器的输出端，与所述RS触发器的输入端S连接。
优选的，所述第一电子开关管，具体为：NMOS管；
所述NMOS管的栅极作为所述第一比较器的控制端，源极接地，漏极连接所述第一运算放大器的输出端与所述第一非门的输入端的连接处。
优选的，所述第一延迟单元，具体包括：第一反相器、第一电容和NMOS管；
所述第一反相器的输入端连接所述RS触发器的Q非输出端，所述第一反相器的输出端连接所述第一运算放大器的同相输入端；
所述第一反相器的输出端还通过所述第一电容接地，所述第一反相器的输出端还连接所述NMOS管的漏极；
所述NMOS管的栅极连接所述与非门的输出端，所述NMOS管的源极接地。
优选的，所述第二比较器，具体包括：
第二运算放大器、第二电子开关管和第二非门；
所述第二运算放大器的输出端连接所述第二非门的输入端；
所述第二运算放大器的输出端与所述第二非门的输入端的连接处还通过所述第二电子开关管连接高电平；
所述第二电子开关管的控制端作为所述第二比较器的控制端，与所述非门的输出端连接；
所述第二非门的输出端作为所述第二比较器的输出端，与所述RS触发器的输入端R连接。
优选的，所述第二电子开关管，具体为：PMOS管；
所述PMOS管的栅极作为所述第二比较器的控制端，源极接所述高电平，漏极连接所述第二运算放大器的输出端与所述第二非门的输入端的连接处。
优选的，所述第二延迟单元，具体包括：第二反相器和第二电容；
所述第二反相器的输入端连接所述RS触发器的Q输出端，所述第二反相器的输出端连接所述第二运算放大器的同相输入端；
所述第二反相器的输出端还通过所述第二电容接地。
与现有技术相比，本发明的技术方案具有以下优点：
上述技术方案提供的一种COMS振荡器电路，包括监测模块和复位脉冲产生模块；通过监测模块在监测到所述RS触发器的两个输出信号的电平相同时，输出触发信号至所述复位脉冲产生模块；以使复位脉冲产生模块输出复位脉冲信号至第一延迟单元、第一比较器和第二比较器，进而控制RS触发器的两个输出信号电平相反。实现了初始输出波形满足稳定工作的要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的一种COMS振荡器电路图；
图2为本发明实施例提供的一种COMS振荡器电路的结构示意图；
图3为本发明实施例提供的监测模块Monitor的具体电路图；
图4为本发明实施例提供的COMS振荡器电路的具体电路图；
图5为本发明实施例提供的一种第一比较器COMP1的电路图；
图6为本发明实施例提供的另一种第一比较器COMP1的电路图；
图7为本发明实施例提供的第一延迟单元Delay1的电路图；
图8为本发明实施例提供的一种第二比较器COMP2的电路图；
图9为本发明实施例提供的另一种第二比较器COMP2的电路图；
图10为本发明实施例提供的第二延迟单元Delay2的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本实施例提供了一种COMS振荡器电路，参见图2，该电路包括第一延迟单元Delay1、第二延迟单元Delay2、第一比较器COMP1、第二比较器COMP2、RS触发器，监测模块Monitor和复位脉冲产生模块Pul_gen。
监测模块Monitor，用于在监测到所述RS触发器的两个输出信号的电平相同时，输出触发信号fail至所述复位脉冲产生模块Pul_gen。RS触发器的两个输出信号，即RS触发器的Q输出端输出的信号Q、以及Q非输出端输出的信号Qb。第一比较器COMP1和第二比较器COMP2启动时需要时间初始化，建立工作点，在初始化过程中可能会出现第一比较器COMP1和第二比较器COMP2的输出同时为低电平或同时为高电平的故障，进而导致Q和Qb同时为高电平或低电平，造成逻辑错误。监测模块Monitor监测到Q和Qb同时为高电平或低电平时，则输出触发信号至复位脉冲产生模块Pul_gen。
复位脉冲产生模块Pul_gen，用于在接收所述触发信号fail时，输出复位脉冲信号Rst至所述第一延迟单元Delay1、所述第一比较器Delay2和所述第二比较器COMP2，以使所述RS触发器的两个输出信号电平相反。通过触发复位脉冲产生模块Pul_gen产生复位脉冲信号Rst，并作用在所述第一延迟单元Delay1、所述第一比较器Delay2和所述第二比较器COMP2，以控制RS触发器将Q和Qb置位为正确的初始状态。实现了初始输出波形满足稳定工作的要求。
参见图3，所述监测模块Monitor，具体为同或门。所述同或门的一个输入端接所述RS触发器的Q输出端，所述同或门的另一个输入端接所述RS触发器的Q非输出端，所述同或门的输出端接所述复位脉冲产生模块Pul_gen，所述同或门输出的高电平作为所述触发信号fail。同或门的两个输入端各接所述RS触发器的一个输出端，当Q和Qb的电平同时为高或同时为低时，输出为高电平，因此，将同或门输出的高电平作为触发信号fail，触发复位脉冲产生模块Pul_gen产生复位脉冲信号Rst。
具体的，所述监测模块Monitor，还可以为：异或门。所述异或门的一个输入端接所述RS触发器的Q输出端，所述异或门的另一个输入端接所述RS触发器的Q非输出端，所述异或门的输出端接所述复位脉冲产生模块Pul_gen，所述异或门输出的低电平作为所述触发信号fail。所述异或门的两个输入端各接所述RS触发器的一个输出端，当Q和Qb的电平同时为高或同时为低时，输出为低电平，因此，将同或门输出的高电平作为触发信号fail，触发复位脉冲产生模块Pul_gen产生复位脉冲信号Rst。
参见图4，所述复位脉冲产生模块Pul_gen，具体包括：复位脉冲产生单元Pul、与非门和非门；
所述复位脉冲产生单元Pul的输入端连接所述监测模块Monitor的输出端；
所述与非门的一个输入端连接所述复位脉冲产生单元Pul输出端，所述与非门的另一个输入端连接使能信号产生模块enable，所述与非门的输出端连接所述非门的输入端；
所述与非门的输出端还连接所述第一比较器COMP1的控制端Pu，所述第一比较器COMP1的输出端连接所述RS触发器的输入端S。所述与非门的输出信号en_b作用在所述第一比较器COMP1的控制端Pu。
所述非门的输出端连接所述第二比较器COMP2的控制端Pd_b，所述第二比较器COMP2的输出端连接所述RS触发器的输入端R。所述非门的输出信号en作用在所述第二比较器COMP2的控制端Pd_b。
参见图5，所述第一比较器COMP1，具体包括：第一运算放大器AMP、第一电子开关和第一非门；
所述第一运算放大器AMP的输出端连接所述第一非门的输入端；
所述第一运算放大器AMP的输出端与所述第一非门的输入端的连接处还通过所述第一电子开关管接地；
所述第一电子开关管的控制端作为所述第一比较器COMP1的控制端Pu，与所述与非门的输出端连接；
所述第一非门的输出端作为所述第一比较器COMP1的输出端，与所述RS触发器的输入端S连接。
参见图6，所述第一比较器COMP1，具体包括：第一运算放大器AMP、NMOS管和第一非门；
所述第一运算放大器AMP的输出端连接所述第一非门的输入端；
所述第一运算放大器AMP的输出端与所述第一非门的输入端的连接处还连接所述NMOS管的漏极；
所述NMOS管的栅极作为所述第一比较器COMP1的控制端Pu，与所述与非门的输出端连接；所述NMOS管的源极接地。
所述第一非门的输出端作为所述第一比较器COMP1的输出端，与所述RS触发器的输入端S连接。
参见图7，所述第一延迟单元Delay1，具体包括：第一反相器、第一电容和NMOS管；
所述第一反相器的输入端In连接所述RS触发器的Q非输出端，所述第一反相器的输出端out连接所述第一运算放大器的同相输入端；
所述第一反相器的输出端out还通过所述第一电容接地，所述第一反相器的输出端还连接所述NMOS管的漏极；
所述NMOS管的栅极连接所述与非门的输出端，所述NMOS管的源极接地。所述与非门的输出信号en_b还作用在该NMOS管的栅极。
参见图8，所述第二比较器COMP2，具体包括第二运算放大器AMP、第二电子开关和第二非门。
所述第二运算放大器AMP的输出端连接所述第二非门的输入端；
所述第二运算放大器AMP的输出端与所述第二非门的输入端的连接处还通过所述第二电子开关管连接高电平；
所述第二非门的输出端out作为所述第二比较器COMP2的输出端，与所述RS触发器的输入端R连接；
所述第二电子开关管的控制端作为所述第二比较器COMP2的控制端Pd_b。
参见图9，所述第二比较器COMP2，具体包括第二运算放大器AMP、PMOS管和第二非门。
所述第二运算放大器AMP的输出端连接所述第二非门的输入端；
所述第二运算放大器AMP的输出端与所述第二非门的输入端的连接处还连接所述PMOS管的漏极；
所述第二非门的输出端out作为所述第二比较器COMP2的输出端，与所述RS触发器的输入端R连接；
所述PMOS管的栅极作为所述第二比较器COMP2的控制端Pd_b。所述PMOS管的源极接高电平。
参见图10，所述第二延迟单元Delay2，具体包括：第二反相器和第二电容；
所述第二反相器的输入端In连接所述RS触发器的Q输出端，所述第二反相器的输出端连接所述第二运算放大器COMP2的同相输入端；
所述第二反相器的输出端还通过所述第二电容接地。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对本发明所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种COMS振荡器电路，包括第一延迟单元、第二延迟单元、第一比较器、第二比较器、RS触发器，其特征在于，还包括：监测模块和复位脉冲产生模块；
所述监测模块，用于在监测到所述RS触发器的两个输出信号的电平相同时，输出触发信号至所述复位脉冲产生模块；
所述复位脉冲产生模块，用于在接收所述触发信号时，输出复位脉冲信号至所述第一延迟单元、所述第一比较器和所述第二比较器，以使所述RS触发器的两个输出信号电平相反；
所述第一延迟单元的输入端连接所述RS触发器的Q非输出端，所述第一延迟单元的输出端连接所述第一比较器的同相输入端，所述第一延迟单元的复位控制端连接所述复位脉冲产生模块的第一复位脉冲信号输出端；
所述第二延迟单元的输入端连接所述RS触发器的Q输出端，所述第二延迟单元的输出端连接所述第二比较器的同相输入端；
所述第一比较器的输出端连接所述RS触发器的输入端S，所述第一比较器的控制端连接所述复位脉冲产生模块的第二复位脉冲信号输出端；
所述第二比较器的输出端连接所述RS触发器的输入端R，所述第二比较器的控制端连接所述复位脉冲产生模块的第三复位脉冲信号输出端。
2.根据权利要求1所述的电路，其特征在于，所述监测模块，具体为：
同或门，所述同或门的两个输入端各接所述RS触发器的一个输出端，所述同或门的输出端接所述复位脉冲产生模块，所述同或门输出的高电平作为所述触发信号。
3.根据权利要求1所述的电路，其特征在于，所述监测模块，具体为：
异或门，所述异或门的两个输入端各接所述RS触发器的一个输出端，所述异或门的输出端接所述复位脉冲产生模块，所述异或门输出的低电平作为所述触发信号。
4.根据权利要求1所述的电路，其特征在于，所述复位脉冲产生模块，具体包括：
复位脉冲产生单元、与非门和非门；
所述复位脉冲产生单元的输入端连接所述监测模块的输出端；
所述与非门的一个输入端连接所述复位脉冲产生单元输出端，所述与非门的另一个输入端连接使能信号产生模块，所述与非门的输出端连接所述非门的输入端；
所述与非门的输出端还连接所述第一比较器的控制端，所述第一比较器的输出端连接所述RS触发器的输入端S；
所述非门的输出端连接所述第二比较器的控制端，所述第二比较器的输出端连接所述RS触发器的输入端R。
5.根据权利要求4所述的电路，其特征在于，所述第一比较器，具体包括：
第一运算放大器、第一电子开关管和第一非门；
所述第一运算放大器的输出端连接所述第一非门的输入端；
所述第一运算放大器的输出端与所述第一非门的输入端的连接处还通过所述第一电子开关管接地；
所述第一电子开关管的控制端作为所述第一比较器的控制端，与所述与非门的输出端连接；
所述第一非门的输出端作为所述第一比较器的输出端，与所述RS触发器的输入端S连接。
6.根据权利要求5所述的电路，其特征在于，所述第一电子开关管，具体为：NMOS管；
所述NMOS管的栅极作为所述第一比较器的控制端，源极接地，漏极连接所述第一运算放大器的输出端与所述第一非门的输入端的连接处。
7.根据权利要求5所述的电路，其特征在于，所述第一延迟单元，具体包括：第一反相器、第一电容和NMOS管；
所述第一反相器的输入端连接所述RS触发器的Q非输出端，所述第一反相器的输出端连接所述第一运算放大器的同相输入端；
所述第一反相器的输出端还通过所述第一电容接地，所述第一反相器的输出端还连接所述NMOS管的漏极；
所述NMOS管的栅极连接所述与非门的输出端，所述NMOS管的源极接地。
8.根据权利要求4所述的电路，其特征在于，所述第二比较器，具体包括：
第二运算放大器、第二电子开关管和第二非门；
所述第二运算放大器的输出端连接所述第二非门的输入端；
所述第二运算放大器的输出端与所述第二非门的输入端的连接处还通过所述第二电子开关管连接高电平；
所述第二电子开关管的控制端作为所述第二比较器的控制端，与所述非门的输出端连接；
所述第二非门的输出端作为所述第二比较器的输出端，与所述RS触发器的输入端R连接。
9.根据权利要求8所述的电路，其特征在于，所述第二电子开关管，具体为：PMOS管；
所述PMOS管的栅极作为所述第二比较器的控制端，源极接所述高电平，漏极连接所述第二运算放大器的输出端与所述第二非门的输入端的连接处。
10.根据权利要求8所述的电路，其特征在于，所述第二延迟单元，具体包括：第二反相器和第二电容；
所述第二反相器的输入端连接所述RS触发器的Q输出端，所述第二反相器的输出端连接所述第二运算放大器的同相输入端；
所述第二反相器的输出端还通过所述第二电容接地。
CN201711328023.5A 2017-12-13 2017-12-13 一种coms振荡器电路 Active CN107947764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711328023.5A CN107947764B (zh) 2017-12-13 2017-12-13 一种coms振荡器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711328023.5A CN107947764B (zh) 2017-12-13 2017-12-13 一种coms振荡器电路

Publications (2)

Publication Number Publication Date
CN107947764A CN107947764A (zh) 2018-04-20
CN107947764B true CN107947764B (zh) 2021-05-07

Family

ID=61942952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711328023.5A Active CN107947764B (zh) 2017-12-13 2017-12-13 一种coms振荡器电路

Country Status (1)

Country Link
CN (1) CN107947764B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109283966B (zh) * 2018-08-17 2020-11-10 维沃移动通信有限公司 一种时钟电路及终端
CN116599465B (zh) * 2023-07-19 2023-12-08 芯天下技术股份有限公司 一种振荡器电路及存储芯片

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626387B1 (ko) * 2004-09-22 2006-09-20 삼성전자주식회사 반도체 메모리 장치의 발진회로
CN101997520A (zh) * 2009-08-21 2011-03-30 三星半导体(中国)研究开发有限公司 具有低功耗的rc振荡器
CN102158202A (zh) * 2011-04-15 2011-08-17 上海大学 高精度数字可调rc振荡器
US8063710B2 (en) * 2009-03-04 2011-11-22 Freescale Semiconductor, Inc. Self-calibrating oscillator
CN104320111A (zh) * 2014-09-25 2015-01-28 中国兵器工业集团第二一四研究所苏州研发中心 时钟源自动管理电路
CN104682928A (zh) * 2015-03-12 2015-06-03 中国科学院微电子研究所 片上集成cmos可编程斩波振荡器电路
CN104868881A (zh) * 2015-06-02 2015-08-26 电子科技大学 具有平均电压反馈的张驰振荡器
CN105703712A (zh) * 2015-12-31 2016-06-22 峰岹科技（深圳）有限公司 高精度的rc振荡器
CN105720946A (zh) * 2016-01-21 2016-06-29 电子科技大学 松弛振荡器
CN106357236A (zh) * 2015-07-14 2017-01-25 飞思卡尔半导体公司 变频张弛振荡器
CN106849939A (zh) * 2017-01-24 2017-06-13 四川和芯微电子股份有限公司 Cmos鉴相器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924709B2 (en) * 2003-10-10 2005-08-02 Standard Microsystems Corporation Integrated relaxation oscillator with improved sensitivity to component variation due to process-shift
WO2015191000A1 (en) * 2014-06-10 2015-12-17 Agency For Science, Technology And Research Oscillator

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626387B1 (ko) * 2004-09-22 2006-09-20 삼성전자주식회사 반도체 메모리 장치의 발진회로
US8063710B2 (en) * 2009-03-04 2011-11-22 Freescale Semiconductor, Inc. Self-calibrating oscillator
CN101997520A (zh) * 2009-08-21 2011-03-30 三星半导体(中国)研究开发有限公司 具有低功耗的rc振荡器
CN102158202A (zh) * 2011-04-15 2011-08-17 上海大学 高精度数字可调rc振荡器
CN104320111A (zh) * 2014-09-25 2015-01-28 中国兵器工业集团第二一四研究所苏州研发中心 时钟源自动管理电路
CN104682928A (zh) * 2015-03-12 2015-06-03 中国科学院微电子研究所 片上集成cmos可编程斩波振荡器电路
CN104868881A (zh) * 2015-06-02 2015-08-26 电子科技大学 具有平均电压反馈的张驰振荡器
CN106357236A (zh) * 2015-07-14 2017-01-25 飞思卡尔半导体公司 变频张弛振荡器
CN105703712A (zh) * 2015-12-31 2016-06-22 峰岹科技（深圳）有限公司 高精度的rc振荡器
CN105720946A (zh) * 2016-01-21 2016-06-29 电子科技大学 松弛振荡器
CN106849939A (zh) * 2017-01-24 2017-06-13 四川和芯微电子股份有限公司 Cmos鉴相器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A 255nW 138kHz RC Oscillator for Ultra-low Power Applications";Yao Wang等;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—I: REGULAR PAPERS》;20161130;第63卷(第11期);1816-1824 *
"A Fully On-Chip 25MHz PVT-Compensation CMOS Relaxation Oscillator";Hamed Abbasizadeh;《2015 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC)》;20151102;241-245 *

Also Published As

Publication number Publication date
CN107947764A (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
CN107979359B (zh) 一种维持固定脉冲的时钟同步电路
JP6377490B2 (ja) 過電流保護回路及びこれを用いたスイッチング電源装置
CN107947764B (zh) 一种coms振荡器电路
JP2007243922A (ja) 発振回路
JP6638474B2 (ja) 信号出力回路
JP4835009B2 (ja) 発振回路及び発振制御方法
WO2023077694A1 (zh) 一种rc振荡电路
JP6335069B2 (ja) パワーオンリセット回路
TWI438614B (zh) 電源管理裝置
JP2017200384A (ja) Ｄｃｄｃコンバータ
US7616031B2 (en) Hard reset and manual reset circuit assembly
US6646513B1 (en) Oscillator circuit having an improved capacitor discharge circuit
JP3784326B2 (ja) Ｄｃ／ｄｃスイッチングコンバータ
KR100202174B1 (ko) 파우어 온 리세트 신호 발생 회로
US7969221B2 (en) Electronic device and square wave generator thereof
CN107634744B (zh) 一种复位延迟电路
TWI505646B (zh) 倍壓裝置以及其中振盪控制信號產生器
TW200409465A (en) Reset pulse generation device
CN110703158B (zh) 终端检测电路及终端检测装置
US20110012651A1 (en) Power-on reset circuit, module including same, and electronic device including same
JP6859945B2 (ja) リンギング抑制回路
KR930004585Y1 (ko) 구형파 발생회로
CN110943496B (zh) 一种充放电电路及振荡器
CN110943497B (zh) 一种充放电电路及振荡器
JP6163319B2 (ja) 発振停止検出回路及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant