JP3784326B2 - Ｄｃ／ｄｃスイッチングコンバータ - Google Patents
Ｄｃ／ｄｃスイッチングコンバータ Download PDFInfo
- Publication number
- JP3784326B2 JP3784326B2 JP2002008472A JP2002008472A JP3784326B2 JP 3784326 B2 JP3784326 B2 JP 3784326B2 JP 2002008472 A JP2002008472 A JP 2002008472A JP 2002008472 A JP2002008472 A JP 2002008472A JP 3784326 B2 JP3784326 B2 JP 3784326B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- maximum duty
- duty cycle
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は安定したデューティサイクルをもつＤＣ／ＤＣスイッチングコンバータに関するものである。
【０００２】
【従来の技術】
直流電源を必要とする機器の多様化により、起動までの時間や負荷の急激な変化に対する応答を早くすることが電源に求められている。このため、電源となるＤＣ／ＤＣスイッチングコンバータのスイッチング時のオフの時間をゼロに近づける、すなわち、電源の最大デューティサイクルを出来るだけ大きくする試みがされている。
【０００３】
図６に従来のＤＣ／ＤＣスイッチングコンバータの概略回路の一例を示す。図６において、１は誤差増幅器Ａ１の反転入力端子にコンバータの出力電圧が負帰還され、非反転入力端子に基準電圧Ｖｒｅｆが接続された電圧調整部である。２はスイッチング信号生成部を示し、スイッチング信号生成部２は、発振周波数が固定されパルス幅を変化させるＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）コンパレータと、ＰＷＭコンパレータに三角波または鋸波を入力する発振器と、更にＰＷＭコンパレータに接続され最大デューティサイクルを生成する基準電圧ＶＤＴとから構成されている。３は負荷電流をスイッチングするＮＭＯＳからなるパワートランジスタＴＲ１、インダクタＬ１、ツェナーダイオードＺＤ１、平滑コンデンサーＣ１から成る出力部である。電圧調整部１の出力はスイッチング信号生成部２のＰＷＭコンパレータに接続され、スイッチング信号生成部２のＰＷＭコンパレータの出力信号ＶＰＷＭは出力部３のパワートランジスタＴＲ１のゲートに接続されている。
【０００４】
次に従来のＤＣ／ＤＣスイッチングコンバータの動作について図６及び図７を用いて説明する。図６の電圧調整部１は、誤差増幅器Ａ１でその基準電圧Ｖｒｅｆと帰還されるコンバータの出力電圧ＶＯとを比較し、出力電圧ＶＯが所定の電圧になるようにスイッチング信号生成部２のＰＷＭコンパレータに電圧ＶＣを出力する。ＰＷＭコンパレータには発振器より三角波の電圧ＶＯＳＣが入力されており、ＶＣの電圧レベルとＶＯＳＣで決定されるデューティの矩形波がＰＷＭコンバレータにより出力される。図７では、この時のＶＣの電圧レベルをＶＣ１、又、ＰＷＭコンパレータにより出力される信号をＶＰＷＭ１として示している。図６の出力部３のトランジスタＴＲ１のゲートにＶＰＷＭ１の波形を持つＰＷＭコンパレータの出力信号ＶＰＷＭが入力され、トランジスタＴＲ１がＶＰＷＭ１の波形に従ってオン／オフされ、トランジスタＴＲ１とツェナーダイオードＺＤ１との接続点にＶＳＷ１で示される電圧が生じ、インダクタＬ１とコンデンサＣ１とで平滑された所定の出力電圧ＶＯが負荷に供給される。
【０００５】
図７に示すように、三角波ＶＯＳＣと誤差増幅器Ａ１の出力電圧ＶＣとから生成される矩形波の信号ＶＰＷＭの周期をＴで、オンの時間をＴｏｎで表すと、図６の出力部３における入力電源電圧Ｖｃｃと出力電圧ＶＯの関係は以下のようになる。
ＶＯ＝Ｖｃｃ×デューティサイクル
デューティサイクル＝Ｔｏｎ／Ｔ
【０００６】
次に、負荷の変動によりコンバータの出力電圧が降下すると、誤差増幅器Ａ１はその出力電圧ＶＣをＶＣ１からＶＣ２に上昇する。この時、図７に示すようにＰＷＭコンパレータの出力信号ＶＰＷＭの波形はＶＰＷＭ２のようになり、ＶＰＷＭ２のデューティサイクルはＶＰＷＭ１より大きくなり、前記の式により、出力電圧ＶＯも上昇する。すなわち、デューティサイクルが小さいと出力電圧が低く、反対にデューティサイクルが大きいと出力電圧が高くなる。
【０００７】
しかし、誤差増幅器Ａ１の出力電圧ＶＣが、図７のＶＣ３のように１００％のデューティサイクル、すなわちトランジスタＴＲ１を常にオンにするようになるとトランジスタＴＲ１を破壊したり、或いは、コンバータが機能を停止することになる。
【０００８】
このため、デューティサイクルが１００％にならないように、例えば９０％などのように最大デューティサイクルを設定してトランジスタを保護するようにしている。そのための最大デューティサイクルを発生する回路として図６に示すように、ＰＷＭコンパレータに最大デューティサイクルを生成するための基準電圧ＶＤＴが接続されており、図７のＶＤＴの電圧で示すように、ＶＣの電圧が例えばＶＣ３のように上昇しても、ＶＤＴで規制された最大デューティサイクルを越えないようにしている。
【０００９】
【発明が解決しようとする課題】
前記のごとく、従来はＤＣ／ＤＣスイッチングコンバータにおいて、出力用のトランジスタなどを保護するため、ＰＷＭコンパレータに最大デューティサイクルを生成するための基準電圧を入力して最大デューティサイクルを生成していた。しかし、三角波や鋸波と一定の基準電圧を使用するため、ＰＷＭコンパレータの遅延、三角波や鋸波の高低のばらつき、基準電圧のばらつきなどにより、９０％以上の最大デューティサイクルに設定することは困難であった。
【００１０】
また、反対に、ＤＣ／ＤＣスイッチングコンバータの起動時間の短縮、負荷の急激な変化に対する応答速度を速くするためには、最大デューティサイクルは１００％に出来るだけ近い方がよい。
【００１１】
本発明は、上記のような課題を解決するためになされたものであって、従来のように電圧のばらつきなどにより、理想とする高い最大デューティサイクルが生成できなかった問題を克服し、精度が高く、より確実に設定でき、１００％に近い最大デューティサイクルを生成する回路を備えたＤＣ／ＤＣスイッチングコンバータを提供するものである。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明ではデューティサイクルを変化させて出力電圧を制御するＤＣ／ＤＣスイッチングコンバータにおいて、互いに同周期である、三角波と矩形波を生成する発振器を備え、前記矩形波に基づいて、最大デューティサイクルを表すパルスを生成する一方、出力電圧に依存する電圧を前記三角波と比較して得られるＰＷＭ信号を生成し、前記パルスとＰＷＭ信号との論理積をとり、その論理積出力をデューティサイクルとすることを特徴とする。
【００１３】
具体的には、直流電圧と出力電圧との間にスイッチングトランジスタとコイルとを直列に接続し、出力電圧をフィードバックして前記トランジスタをＯＮ／ＯＦＦして出力電圧を制御するようにしたＤＣ／ＤＣスイッチングコンバータにおいて、前記出力電圧を基準電圧と比較し差分を増幅する誤差増幅器と、互いに同周期である、三角波と矩形波を発生する発振器と、前記誤差増幅器の出力と前記三角波とを入力し、ＰＷＭ信号を出力するＰＷＭコンパレータと、前記矩形波に基づいて前記三角波に同期し最大のデューティ幅を有するパルス列信号を生成するとともに、該パルス列信号を出力する最大デューティ生成回路と、前記ＰＷＭ信号と前記最大のデューティ幅を有するパルス列信号との論理積をとる論理積回路と、を有し、論理積回路の出力でスイッチングトランジスタを制御することを特徴とする。
【００１４】
上記の構成によれば、従来の回路におけるＰＷＭコンパレータの遅延、三角波や鋸波の高低のばらつき、基準電圧のばらつきなどによる最大デューティサイクル生成に係わる問題が克服でき、精度が高く、より確実に１００％に近い最大デューティサイクルを設定することが可能となり、電源装置の起動時間の短縮、負荷の急激な変化に対する応答速度を速くしながらも、電源回路の保護を確実に行うことができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照して説明する。なお、図６や図７と同一部分は同じ符号を付与してある。図１は本発明の一実施形態である最大デューティ生成回路を搭載したＤＣ／ＤＣスイッチングコンバータの概略回路を示し、図２は図１の回路の要所における電圧波形を示すタイミングチャートである。
【００１６】
図１のＤＣ／ＤＣスイッチングコンバータは電圧調整部１とスイッチング信号生成部２と出力部３により構成されており、電圧調整部１と出力部３は図６の従来の回路の構成と同様であり、その構成と動作の説明は省略する。
【００１７】
スイッチング信号生成部２は、発振周波数が固定されパルス幅を変化させるＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）コンパレータと、ＰＷＭコンパレータに三角波ＶＯＳＣまたは鋸波を入力する発振器と、更に該発振器より三角波ＶＯＳＣと同じ周期をもつ矩形波クロックが入力され最大デューティサイクルを生成する最大デューティ生成回路と、ＰＷＭコンパレータの出力信号ＶＰＷＭと最大デューティ生成回路の出力信号ＶＤＴＭが入力されるＡＮＤゲートとから構成されている。また、ＡＮＤゲートの出力電圧は出力部３のトランジスタＴＲ１のゲートに供給されている。
【００１８】
次に、図２を参照しながら本実施形態のスイッチング信号生成部２の動作について説明する。出力電圧ＶＣが最大デューティサイクルを生じないレベルでＰＷＭコンパレータに入力される場合、発振器からＰＷＭコンパレータに入力される三角波ＶＯＳＣとの接点から、最大デューティサイクル以下の矩形波が信号ＶＰＷＭ１としてＰＷＭコンパレータから出力される。ＡＮＤゲートに入力されたＶＰＷＭ１は最大デューティサイクル以下なので、ＡＮＤゲートによる規制がかからず、そのままＡＮＤゲートからの出力信号ＶＳＷＩ１として出力部３のトランジスタＴＲ１のゲートに入力され、トランジスタＴＲ１とツェナーダイオードＺＤ１との接続点にＶＳＷＯ１の電圧が発生し、インダクタＬ１とコンデンサＣ１により平滑されて出力電圧ＶＯとなる。
【００１９】
更に、負荷の変動などにより出力電圧ＶＯが急に降下した場合の動作については、図６と図７を参照して説明した従来の回路のＶＣ１とＶＣ２に係わる説明と同様であるので省略し、ここではＰＷＭコンパレータの出力信号ＶＰＷＭが最大デューティサイクルに近いデューティサイクルになる場合と最大デューティサイクルが作動する場合を説明する。
【００２０】
通常の場合、前述したように、出力電圧ＶＣは図２のＶＣ１で示されるレベルにあり、ＰＷＭコンパレータの出力信号ＶＰＷＭはＶＰＷＭ１のようになり、最大デューティサイクルの波形ＶＤＴＭに全て覆われるため、ＡＮＤゲートからはＶＰＷＭ１の波形のまま出力される。負荷が変化してコンバータの出力電圧を上げる必要がある場合、出力電圧ＶＣがＶＣ２のように最大デューティサイクルに極めて近づくと、ＰＷＭコンパレータの出力信号ＶＰＷＭはＶＰＷＭ２のようになり、最大デューティサイクルの波形ＶＤＴＭのローレベルの部分にはみ出して、ＶＰＷＭ２のハイレベル部分より時間Ｔｄだけ短い矩形波ＶＳＷＩ２がＡＮＤゲートより出力されることになり、コンバータはさらに電圧を上げようとしてＶＣが上がることになる。この場合、ＶＣはＶＣ３のようになりデューティサイクルが１００％になるはずであるが、前記のように最大デューティサイクルの波形ＶＤＴＭで規制されることになるので、ＴＲ１が常にＯＮすることはない。
【００２１】
次に、前記最大デューティ生成回路の第１の構成例を、図３と図４を参照しながら具体的に説明する。図３はＲＳフリップフロップで最大デューティ生成回路を構成した例を示し、図４は図３の最大デューティ生成回路のタイミングチャートを示す。
【００２２】
図３の最大デューティ生成回路は出力Ｑをセットする信号が入力される入力端子ＳＢと、出力Ｑをリセットするための信号が入力される入力端子ＲＢをもつＲＳフリップフロップと、出力端子Ｑから出力される信号を反転／遅延してリセット入力端子ＲＢに帰還する奇数個のインバータにより構成されている。また、出力端子Ｑの反転出力端子ＱＢから、図１と図２に示す最大デューティ生成回路の出力電圧ＶＤＴＭが出力される。尚、本構成例では３個のインバータを使用している。また、本構成例のＲＳフリップフロップはＮＡＮＤ回路による構成例のため、入力されるセット信号ＳＢとリセット信号ＲＢがローレベルのときにセットまたはリセットを行う。
【００２３】
図４に示すように、ＳＢ入力端子には図１と図２に示した発振器から出力される矩形波のクロックパルスＶＣＬＫが入力され、そのローレベルで出力Ｑがセットされる。前記奇数個のインバータにより遅延／反転された出力ＱはＲＢで示す波形となり、ＲＢ入力端子に帰還入力されて、そのローレベルで出力Ｑをリセットする。このため、Ｑの反転出力端子ＱＢから最大デューティサイクルとして作用する矩形波が出力されて、前記のように図１と図２に示す最大デューティ生成回路の出力信号ＶＤＴＭになる。
【００２４】
次に、前記最大デューティ生成回路の第２の構成例を図５に示す。図５はＣＭＯＳによるトランジスタＴ１からＴ１５とコンデンサＣ２とから成り、前記ＲＳフリップフロップと３個のインバータから成る最大デューティ生成回路のより具体的な回路例である。
【００２５】
図５において、トランジスタＴ１からＴ４で２入力１出力のＮＡＮＤゲートが構成され、トランジスタＴ５からＴ８によりもう一つのＮＡＮＤゲートが構成されている。この２つのＮＡＮＤゲートから図３で説明したＲＳフリップフロップが構成される。更に、Ｔ９とＴ１０はＮＯＴゲート、すなわちインバータを構成し、Ｔ１４とＴ１５により同様なインバータが構成されている。Ｔ１１からＴ１３とＣ２は遅延回路を組み合わせたインバータを構成しており、この３つのインバータは図３の反転／遅延を行う３つのインバータに相当する。この遅延回路を組み合わせたインバータにより、図２に示すＴｄをより大きくすることができ、ＡＮＤゲートでパルス幅が僅かに狭くなっても、ＴＲ１が常にＯＮすることはないようになっている。
【００２６】
従って、図５の入力端子ＩＮと出力端子ＯＵＴは、それぞれ図３の入力端子ＳＢと反転出力端子ＱＢに相当する。また、その動作については前記第１の構成例で図４を参照して説明したとおりなので省略する。
【００２７】
本実施形態では最大デューティ生成回路の具体的な構成例をＲＳフリップフロップ回路と奇数個のインバータによる回路で説明したが、これに限定されるものではなく、インバータの段数を増やしてもよいし、その他の回路により同様な、ＰＷＭコンパレータの遅延、三角波や鋸波の高低のばらつき、基準電圧のばらつきなどに依存しない最大デューティ生成回路を用いればよい。
【００２８】
また、図５で示したＣＭＯＳによる構成例も同様であり、その構成例は本発明の解説のためのものであって、本発明の範囲を限定するものではない。更に、ＴＲ１としてＮＭＯＳの場合のみを示したが、ＰＮＰトランジスタでも構わないし、他の構成の出力部３であっても構わない。
【００２９】
【発明の効果】
以上説明したように、本発明の最大デューティ生成回路を用いたＤＣ／ＤＣスイッチングコンバータなどの電源装置によれば、従来の回路におけるＰＷＭコンパレータの遅延、三角波や鋸波の高低のばらつき、基準電圧のばらつきなどによる最大デューティサイクル生成に係わる問題が克服でき、精度が高く、より確実に１００％に近い最大デューティサイクルを設定することが可能となり、電源装置の起動時間の短縮、負荷の急激な変化に対する応答速度を速くしながらも、電源回路の保護を確実に行うことができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態である最大デューティ生成回路を搭載したＤＣ／ＤＣスイッチングコンバータの概略回路。
【図２】 図１の回路の要所における電圧波形を示すタイミングチャート。
【図３】 ＲＳフリップフロップによる最大デューティ生成回路の構成例。
【図４】 図３の最大デューティ生成回路のタイミングチャート。
【図５】 ＣＭＯＳによる最大デューティ生成回路の構成例
【図６】 従来のＤＣ／ＤＣスイッチングコンバータの概略回路の例。
【図７】 従来のＤＣ／ＤＣスイッチングコンバータのタイミングチャート。
【符号の説明】
１ 電圧調整部
２ スイッチング信号生成部
３ 出力部
Ａ１ 誤差増幅器
Ｃ１、Ｃ２ コンデンサ
ＩＮ 入力端子
Ｌ１ インダクタ
ＯＵＴ 出力端子
Ｑ 出力端子
ＱＢ 反転出力端子
ＲＢ リセット入力端子
ＳＢ セット入力端子
Ｔ 周期
Ｔｄ 時間
Ｔｏｎ オン時間
ＴＲ１、Ｔ１からＴ１５ トランジスタ
ＶＣ、ＶＣ１、ＶＣ２、ＶＣ３ 電圧
Ｖｃｃ 入力電源電圧
ＶＣＬＫ クロックパルス
ＶＤＴ 基準電圧
ＶＤＴＭ 出力信号
ＶＯ 出力電圧
ＶＯＳＣ 三角波
ＶＰＷＭ、ＶＰＷＭ１、ＶＰＷＭ２ 出力信号
ＶＳＷ、ＶＳＷ１ 信号
ＶＳＷＩ、ＶＳＷＩ１、ＶＳＷＩ２ 信号
ＶＳＷＯ、ＶＳＷＯ１、ＶＳＷＯ２ 電圧
Ｖｒｅｆ 基準電圧
ＺＤ１ ツェナーダイオード
【発明の属する技術分野】
本発明は安定したデューティサイクルをもつＤＣ／ＤＣスイッチングコンバータに関するものである。
【０００２】
【従来の技術】
直流電源を必要とする機器の多様化により、起動までの時間や負荷の急激な変化に対する応答を早くすることが電源に求められている。このため、電源となるＤＣ／ＤＣスイッチングコンバータのスイッチング時のオフの時間をゼロに近づける、すなわち、電源の最大デューティサイクルを出来るだけ大きくする試みがされている。
【０００３】
図６に従来のＤＣ／ＤＣスイッチングコンバータの概略回路の一例を示す。図６において、１は誤差増幅器Ａ１の反転入力端子にコンバータの出力電圧が負帰還され、非反転入力端子に基準電圧Ｖｒｅｆが接続された電圧調整部である。２はスイッチング信号生成部を示し、スイッチング信号生成部２は、発振周波数が固定されパルス幅を変化させるＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）コンパレータと、ＰＷＭコンパレータに三角波または鋸波を入力する発振器と、更にＰＷＭコンパレータに接続され最大デューティサイクルを生成する基準電圧ＶＤＴとから構成されている。３は負荷電流をスイッチングするＮＭＯＳからなるパワートランジスタＴＲ１、インダクタＬ１、ツェナーダイオードＺＤ１、平滑コンデンサーＣ１から成る出力部である。電圧調整部１の出力はスイッチング信号生成部２のＰＷＭコンパレータに接続され、スイッチング信号生成部２のＰＷＭコンパレータの出力信号ＶＰＷＭは出力部３のパワートランジスタＴＲ１のゲートに接続されている。
【０００４】
次に従来のＤＣ／ＤＣスイッチングコンバータの動作について図６及び図７を用いて説明する。図６の電圧調整部１は、誤差増幅器Ａ１でその基準電圧Ｖｒｅｆと帰還されるコンバータの出力電圧ＶＯとを比較し、出力電圧ＶＯが所定の電圧になるようにスイッチング信号生成部２のＰＷＭコンパレータに電圧ＶＣを出力する。ＰＷＭコンパレータには発振器より三角波の電圧ＶＯＳＣが入力されており、ＶＣの電圧レベルとＶＯＳＣで決定されるデューティの矩形波がＰＷＭコンバレータにより出力される。図７では、この時のＶＣの電圧レベルをＶＣ１、又、ＰＷＭコンパレータにより出力される信号をＶＰＷＭ１として示している。図６の出力部３のトランジスタＴＲ１のゲートにＶＰＷＭ１の波形を持つＰＷＭコンパレータの出力信号ＶＰＷＭが入力され、トランジスタＴＲ１がＶＰＷＭ１の波形に従ってオン／オフされ、トランジスタＴＲ１とツェナーダイオードＺＤ１との接続点にＶＳＷ１で示される電圧が生じ、インダクタＬ１とコンデンサＣ１とで平滑された所定の出力電圧ＶＯが負荷に供給される。
【０００５】
図７に示すように、三角波ＶＯＳＣと誤差増幅器Ａ１の出力電圧ＶＣとから生成される矩形波の信号ＶＰＷＭの周期をＴで、オンの時間をＴｏｎで表すと、図６の出力部３における入力電源電圧Ｖｃｃと出力電圧ＶＯの関係は以下のようになる。
ＶＯ＝Ｖｃｃ×デューティサイクル
デューティサイクル＝Ｔｏｎ／Ｔ
【０００６】
次に、負荷の変動によりコンバータの出力電圧が降下すると、誤差増幅器Ａ１はその出力電圧ＶＣをＶＣ１からＶＣ２に上昇する。この時、図７に示すようにＰＷＭコンパレータの出力信号ＶＰＷＭの波形はＶＰＷＭ２のようになり、ＶＰＷＭ２のデューティサイクルはＶＰＷＭ１より大きくなり、前記の式により、出力電圧ＶＯも上昇する。すなわち、デューティサイクルが小さいと出力電圧が低く、反対にデューティサイクルが大きいと出力電圧が高くなる。
【０００７】
しかし、誤差増幅器Ａ１の出力電圧ＶＣが、図７のＶＣ３のように１００％のデューティサイクル、すなわちトランジスタＴＲ１を常にオンにするようになるとトランジスタＴＲ１を破壊したり、或いは、コンバータが機能を停止することになる。
【０００８】
このため、デューティサイクルが１００％にならないように、例えば９０％などのように最大デューティサイクルを設定してトランジスタを保護するようにしている。そのための最大デューティサイクルを発生する回路として図６に示すように、ＰＷＭコンパレータに最大デューティサイクルを生成するための基準電圧ＶＤＴが接続されており、図７のＶＤＴの電圧で示すように、ＶＣの電圧が例えばＶＣ３のように上昇しても、ＶＤＴで規制された最大デューティサイクルを越えないようにしている。
【０００９】
【発明が解決しようとする課題】
前記のごとく、従来はＤＣ／ＤＣスイッチングコンバータにおいて、出力用のトランジスタなどを保護するため、ＰＷＭコンパレータに最大デューティサイクルを生成するための基準電圧を入力して最大デューティサイクルを生成していた。しかし、三角波や鋸波と一定の基準電圧を使用するため、ＰＷＭコンパレータの遅延、三角波や鋸波の高低のばらつき、基準電圧のばらつきなどにより、９０％以上の最大デューティサイクルに設定することは困難であった。
【００１０】
また、反対に、ＤＣ／ＤＣスイッチングコンバータの起動時間の短縮、負荷の急激な変化に対する応答速度を速くするためには、最大デューティサイクルは１００％に出来るだけ近い方がよい。
【００１１】
本発明は、上記のような課題を解決するためになされたものであって、従来のように電圧のばらつきなどにより、理想とする高い最大デューティサイクルが生成できなかった問題を克服し、精度が高く、より確実に設定でき、１００％に近い最大デューティサイクルを生成する回路を備えたＤＣ／ＤＣスイッチングコンバータを提供するものである。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明ではデューティサイクルを変化させて出力電圧を制御するＤＣ／ＤＣスイッチングコンバータにおいて、互いに同周期である、三角波と矩形波を生成する発振器を備え、前記矩形波に基づいて、最大デューティサイクルを表すパルスを生成する一方、出力電圧に依存する電圧を前記三角波と比較して得られるＰＷＭ信号を生成し、前記パルスとＰＷＭ信号との論理積をとり、その論理積出力をデューティサイクルとすることを特徴とする。
【００１３】
具体的には、直流電圧と出力電圧との間にスイッチングトランジスタとコイルとを直列に接続し、出力電圧をフィードバックして前記トランジスタをＯＮ／ＯＦＦして出力電圧を制御するようにしたＤＣ／ＤＣスイッチングコンバータにおいて、前記出力電圧を基準電圧と比較し差分を増幅する誤差増幅器と、互いに同周期である、三角波と矩形波を発生する発振器と、前記誤差増幅器の出力と前記三角波とを入力し、ＰＷＭ信号を出力するＰＷＭコンパレータと、前記矩形波に基づいて前記三角波に同期し最大のデューティ幅を有するパルス列信号を生成するとともに、該パルス列信号を出力する最大デューティ生成回路と、前記ＰＷＭ信号と前記最大のデューティ幅を有するパルス列信号との論理積をとる論理積回路と、を有し、論理積回路の出力でスイッチングトランジスタを制御することを特徴とする。
【００１４】
上記の構成によれば、従来の回路におけるＰＷＭコンパレータの遅延、三角波や鋸波の高低のばらつき、基準電圧のばらつきなどによる最大デューティサイクル生成に係わる問題が克服でき、精度が高く、より確実に１００％に近い最大デューティサイクルを設定することが可能となり、電源装置の起動時間の短縮、負荷の急激な変化に対する応答速度を速くしながらも、電源回路の保護を確実に行うことができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照して説明する。なお、図６や図７と同一部分は同じ符号を付与してある。図１は本発明の一実施形態である最大デューティ生成回路を搭載したＤＣ／ＤＣスイッチングコンバータの概略回路を示し、図２は図１の回路の要所における電圧波形を示すタイミングチャートである。
【００１６】
図１のＤＣ／ＤＣスイッチングコンバータは電圧調整部１とスイッチング信号生成部２と出力部３により構成されており、電圧調整部１と出力部３は図６の従来の回路の構成と同様であり、その構成と動作の説明は省略する。
【００１７】
スイッチング信号生成部２は、発振周波数が固定されパルス幅を変化させるＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）コンパレータと、ＰＷＭコンパレータに三角波ＶＯＳＣまたは鋸波を入力する発振器と、更に該発振器より三角波ＶＯＳＣと同じ周期をもつ矩形波クロックが入力され最大デューティサイクルを生成する最大デューティ生成回路と、ＰＷＭコンパレータの出力信号ＶＰＷＭと最大デューティ生成回路の出力信号ＶＤＴＭが入力されるＡＮＤゲートとから構成されている。また、ＡＮＤゲートの出力電圧は出力部３のトランジスタＴＲ１のゲートに供給されている。
【００１８】
次に、図２を参照しながら本実施形態のスイッチング信号生成部２の動作について説明する。出力電圧ＶＣが最大デューティサイクルを生じないレベルでＰＷＭコンパレータに入力される場合、発振器からＰＷＭコンパレータに入力される三角波ＶＯＳＣとの接点から、最大デューティサイクル以下の矩形波が信号ＶＰＷＭ１としてＰＷＭコンパレータから出力される。ＡＮＤゲートに入力されたＶＰＷＭ１は最大デューティサイクル以下なので、ＡＮＤゲートによる規制がかからず、そのままＡＮＤゲートからの出力信号ＶＳＷＩ１として出力部３のトランジスタＴＲ１のゲートに入力され、トランジスタＴＲ１とツェナーダイオードＺＤ１との接続点にＶＳＷＯ１の電圧が発生し、インダクタＬ１とコンデンサＣ１により平滑されて出力電圧ＶＯとなる。
【００１９】
更に、負荷の変動などにより出力電圧ＶＯが急に降下した場合の動作については、図６と図７を参照して説明した従来の回路のＶＣ１とＶＣ２に係わる説明と同様であるので省略し、ここではＰＷＭコンパレータの出力信号ＶＰＷＭが最大デューティサイクルに近いデューティサイクルになる場合と最大デューティサイクルが作動する場合を説明する。
【００２０】
通常の場合、前述したように、出力電圧ＶＣは図２のＶＣ１で示されるレベルにあり、ＰＷＭコンパレータの出力信号ＶＰＷＭはＶＰＷＭ１のようになり、最大デューティサイクルの波形ＶＤＴＭに全て覆われるため、ＡＮＤゲートからはＶＰＷＭ１の波形のまま出力される。負荷が変化してコンバータの出力電圧を上げる必要がある場合、出力電圧ＶＣがＶＣ２のように最大デューティサイクルに極めて近づくと、ＰＷＭコンパレータの出力信号ＶＰＷＭはＶＰＷＭ２のようになり、最大デューティサイクルの波形ＶＤＴＭのローレベルの部分にはみ出して、ＶＰＷＭ２のハイレベル部分より時間Ｔｄだけ短い矩形波ＶＳＷＩ２がＡＮＤゲートより出力されることになり、コンバータはさらに電圧を上げようとしてＶＣが上がることになる。この場合、ＶＣはＶＣ３のようになりデューティサイクルが１００％になるはずであるが、前記のように最大デューティサイクルの波形ＶＤＴＭで規制されることになるので、ＴＲ１が常にＯＮすることはない。
【００２１】
次に、前記最大デューティ生成回路の第１の構成例を、図３と図４を参照しながら具体的に説明する。図３はＲＳフリップフロップで最大デューティ生成回路を構成した例を示し、図４は図３の最大デューティ生成回路のタイミングチャートを示す。
【００２２】
図３の最大デューティ生成回路は出力Ｑをセットする信号が入力される入力端子ＳＢと、出力Ｑをリセットするための信号が入力される入力端子ＲＢをもつＲＳフリップフロップと、出力端子Ｑから出力される信号を反転／遅延してリセット入力端子ＲＢに帰還する奇数個のインバータにより構成されている。また、出力端子Ｑの反転出力端子ＱＢから、図１と図２に示す最大デューティ生成回路の出力電圧ＶＤＴＭが出力される。尚、本構成例では３個のインバータを使用している。また、本構成例のＲＳフリップフロップはＮＡＮＤ回路による構成例のため、入力されるセット信号ＳＢとリセット信号ＲＢがローレベルのときにセットまたはリセットを行う。
【００２３】
図４に示すように、ＳＢ入力端子には図１と図２に示した発振器から出力される矩形波のクロックパルスＶＣＬＫが入力され、そのローレベルで出力Ｑがセットされる。前記奇数個のインバータにより遅延／反転された出力ＱはＲＢで示す波形となり、ＲＢ入力端子に帰還入力されて、そのローレベルで出力Ｑをリセットする。このため、Ｑの反転出力端子ＱＢから最大デューティサイクルとして作用する矩形波が出力されて、前記のように図１と図２に示す最大デューティ生成回路の出力信号ＶＤＴＭになる。
【００２４】
次に、前記最大デューティ生成回路の第２の構成例を図５に示す。図５はＣＭＯＳによるトランジスタＴ１からＴ１５とコンデンサＣ２とから成り、前記ＲＳフリップフロップと３個のインバータから成る最大デューティ生成回路のより具体的な回路例である。
【００２５】
図５において、トランジスタＴ１からＴ４で２入力１出力のＮＡＮＤゲートが構成され、トランジスタＴ５からＴ８によりもう一つのＮＡＮＤゲートが構成されている。この２つのＮＡＮＤゲートから図３で説明したＲＳフリップフロップが構成される。更に、Ｔ９とＴ１０はＮＯＴゲート、すなわちインバータを構成し、Ｔ１４とＴ１５により同様なインバータが構成されている。Ｔ１１からＴ１３とＣ２は遅延回路を組み合わせたインバータを構成しており、この３つのインバータは図３の反転／遅延を行う３つのインバータに相当する。この遅延回路を組み合わせたインバータにより、図２に示すＴｄをより大きくすることができ、ＡＮＤゲートでパルス幅が僅かに狭くなっても、ＴＲ１が常にＯＮすることはないようになっている。
【００２６】
従って、図５の入力端子ＩＮと出力端子ＯＵＴは、それぞれ図３の入力端子ＳＢと反転出力端子ＱＢに相当する。また、その動作については前記第１の構成例で図４を参照して説明したとおりなので省略する。
【００２７】
本実施形態では最大デューティ生成回路の具体的な構成例をＲＳフリップフロップ回路と奇数個のインバータによる回路で説明したが、これに限定されるものではなく、インバータの段数を増やしてもよいし、その他の回路により同様な、ＰＷＭコンパレータの遅延、三角波や鋸波の高低のばらつき、基準電圧のばらつきなどに依存しない最大デューティ生成回路を用いればよい。
【００２８】
また、図５で示したＣＭＯＳによる構成例も同様であり、その構成例は本発明の解説のためのものであって、本発明の範囲を限定するものではない。更に、ＴＲ１としてＮＭＯＳの場合のみを示したが、ＰＮＰトランジスタでも構わないし、他の構成の出力部３であっても構わない。
【００２９】
【発明の効果】
以上説明したように、本発明の最大デューティ生成回路を用いたＤＣ／ＤＣスイッチングコンバータなどの電源装置によれば、従来の回路におけるＰＷＭコンパレータの遅延、三角波や鋸波の高低のばらつき、基準電圧のばらつきなどによる最大デューティサイクル生成に係わる問題が克服でき、精度が高く、より確実に１００％に近い最大デューティサイクルを設定することが可能となり、電源装置の起動時間の短縮、負荷の急激な変化に対する応答速度を速くしながらも、電源回路の保護を確実に行うことができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態である最大デューティ生成回路を搭載したＤＣ／ＤＣスイッチングコンバータの概略回路。
【図２】 図１の回路の要所における電圧波形を示すタイミングチャート。
【図３】 ＲＳフリップフロップによる最大デューティ生成回路の構成例。
【図４】 図３の最大デューティ生成回路のタイミングチャート。
【図５】 ＣＭＯＳによる最大デューティ生成回路の構成例
【図６】 従来のＤＣ／ＤＣスイッチングコンバータの概略回路の例。
【図７】 従来のＤＣ／ＤＣスイッチングコンバータのタイミングチャート。
【符号の説明】
１ 電圧調整部
２ スイッチング信号生成部
３ 出力部
Ａ１ 誤差増幅器
Ｃ１、Ｃ２ コンデンサ
ＩＮ 入力端子
Ｌ１ インダクタ
ＯＵＴ 出力端子
Ｑ 出力端子
ＱＢ 反転出力端子
ＲＢ リセット入力端子
ＳＢ セット入力端子
Ｔ 周期
Ｔｄ 時間
Ｔｏｎ オン時間
ＴＲ１、Ｔ１からＴ１５ トランジスタ
ＶＣ、ＶＣ１、ＶＣ２、ＶＣ３ 電圧
Ｖｃｃ 入力電源電圧
ＶＣＬＫ クロックパルス
ＶＤＴ 基準電圧
ＶＤＴＭ 出力信号
ＶＯ 出力電圧
ＶＯＳＣ 三角波
ＶＰＷＭ、ＶＰＷＭ１、ＶＰＷＭ２ 出力信号
ＶＳＷ、ＶＳＷ１ 信号
ＶＳＷＩ、ＶＳＷＩ１、ＶＳＷＩ２ 信号
ＶＳＷＯ、ＶＳＷＯ１、ＶＳＷＯ２ 電圧
Ｖｒｅｆ 基準電圧
ＺＤ１ ツェナーダイオード
Claims (2)
- デューティサイクルを変化させて出力電圧を制御するＤＣ／ＤＣスイッチングコンバータにおいて、
互いに同周期である、三角波と矩形波を生成する発振器を備え、
前記矩形波に基づいて、最大デューティサイクルを表すパルスを生成する一方、
出力電圧に依存する電圧を前記三角波と比較して得られるＰＷＭ信号を生成し、
前記パルスとＰＷＭ信号との論理積をとり、
その論理積出力をデューティサイクルとすることを特徴としたＤＣ／ＤＣスイッチングコンバータ。 - 直流電圧と出力電圧との間にスイッチングトランジスタとコイルとを直列に接続し、出力電圧をフィードバックして前記トランジスタをＯＮ／ＯＦＦして出力電圧を制御するようにしたＤＣ／ＤＣスイッチングコンバータにおいて、
前記出力電圧を基準電圧と比較し差分を増幅する誤差増幅器と、
互いに同周期である、三角波と矩形波を発生する発振器と、
前記誤差増幅器の出力と前記三角波とを入力し、ＰＷＭ信号を出力するＰＷＭコンパレータと、
前記矩形波に基づいて前記三角波に同期し最大のデューティ幅を有するパルス列信号を生成するとともに、該パルス列信号を出力する最大デューティ生成回路と、
前記ＰＷＭ信号と前記最大のデューティ幅を有するパルス列信号との論理積をとる論理積回路と、を有し、
論理積回路の出力でスイッチングトランジスタを制御することを特徴としたＤＣ／ＤＣスイッチングコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008472A JP3784326B2 (ja) | 2002-01-17 | 2002-01-17 | Ｄｃ／ｄｃスイッチングコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008472A JP3784326B2 (ja) | 2002-01-17 | 2002-01-17 | Ｄｃ／ｄｃスイッチングコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003219638A JP2003219638A (ja) | 2003-07-31 |
| JP3784326B2 true JP3784326B2 (ja) | 2006-06-07 |
Family
ID=27646722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002008472A Expired - Fee Related JP3784326B2 (ja) | 2002-01-17 | 2002-01-17 | Ｄｃ／ｄｃスイッチングコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3784326B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101040421B (zh) | 2004-10-29 | 2012-03-14 | 罗姆股份有限公司 | 开关稳压器控制电路、使用它的开关稳压器和开关信号生成装置 |
| CN101019300B (zh) | 2005-08-11 | 2011-07-27 | 株式会社村田制作所 | 绝缘型开关电源装置 |
| JP2007097326A (ja) * | 2005-09-29 | 2007-04-12 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 |
| JP4440869B2 (ja) * | 2005-10-25 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 |
| AT506273B1 (de) * | 2007-12-20 | 2012-03-15 | Siemens Ag | Verfahren zum betreiben eines schaltwandlers |
| JP5146022B2 (ja) | 2008-03-10 | 2013-02-20 | 株式会社リコー | Ｄｃ−ｄｃコンバータ |
| JP5094512B2 (ja) * | 2008-04-04 | 2012-12-12 | ローム株式会社 | スイッチングレギュレータ |
| JP5399734B2 (ja) | 2008-09-30 | 2014-01-29 | スパンション エルエルシー | 出力電圧制御装置、出力電圧制御方法および電子機器 |
| JP5381195B2 (ja) * | 2009-03-17 | 2014-01-08 | 株式会社リコー | 半導体装置及びその動作制御方法 |
| JP2012050191A (ja) | 2010-08-25 | 2012-03-08 | Rohm Co Ltd | スイッチングレギュレータ |
| CN112952927B (zh) * | 2019-12-11 | 2024-02-13 | 台达电子工业股份有限公司 | 占空比限制电路、具有其的电源供应器及其操作方法 |
| CN113054847B (zh) * | 2019-12-27 | 2023-03-21 | 芯洲科技(北京)股份有限公司 | 直流转换电路和电路系统 |
| CN113315374B (zh) * | 2021-05-28 | 2022-07-26 | 电子科技大学 | 一种基于Buck变换器的占空比调制脉冲序列控制方法及装置 |
-
2002
- 2002-01-17 JP JP2002008472A patent/JP3784326B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003219638A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3784326B2 (ja) | Ｄｃ／ｄｃスイッチングコンバータ | |
| JP2902434B2 (ja) | 半導体集積回路内の電圧変換回路 | |
| US20120280726A1 (en) | Control circuit arrangement for pulse-width modulated dc/dc converters and method for controlling a pulse-width modulated converter | |
| JP2006262566A (ja) | 直流変換装置 | |
| JPH08204450A (ja) | 半導体集積回路 | |
| CN101926079A (zh) | 自激振荡调节的低波纹电荷泵和方法 | |
| US9048821B2 (en) | Low power relaxation oscillator | |
| JP2004088818A (ja) | Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ | |
| KR19990077628A (ko) | 피드백펄스발생기 | |
| US6646513B1 (en) | Oscillator circuit having an improved capacitor discharge circuit | |
| KR100202174B1 (ko) | 파우어 온 리세트 신호 발생 회로 | |
| JP2014033425A (ja) | オシレーター | |
| US6091271A (en) | Frequency doubling method and apparatus | |
| JP3176296B2 (ja) | クロック信号発生回路 | |
| JP4349195B2 (ja) | スイッチング電源回路 | |
| JP3654103B2 (ja) | スイッチ制御回路 | |
| JPS63305755A (ja) | スイッチング電源制御回路 | |
| JPH019269Y2 (ja) | ||
| JP2009201225A (ja) | モータ駆動装置 | |
| JP2002034237A (ja) | 車載用電源装置 | |
| KR0144998B1 (ko) | 전압제어 발진기의 소비전력 감축회로 | |
| JP3774038B6 (ja) | パワーオンリセット信号発生回路 | |
| JPH07245551A (ja) | パルス発生回路 | |
| KR100206925B1 (ko) | 램의 마이너스클럭펄스 발생회로 | |
| JP2000013193A (ja) | 定電流回路およびパルス幅変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060314 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3784326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |