JPH019269Y2 - - Google Patents
Info
- Publication number
- JPH019269Y2 JPH019269Y2 JP1978123590U JP12359078U JPH019269Y2 JP H019269 Y2 JPH019269 Y2 JP H019269Y2 JP 1978123590 U JP1978123590 U JP 1978123590U JP 12359078 U JP12359078 U JP 12359078U JP H019269 Y2 JPH019269 Y2 JP H019269Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- substrate
- signal
- output
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 57
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 7
- 238000007599 discharging Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
本考案は基板バイアス発生回路、とくにマイナ
ス電圧のバイアス電圧を発生する基板バイアス発
生回路に関する。
ス電圧のバイアス電圧を発生する基板バイアス発
生回路に関する。
最近の半導体集積回路は、一つの電源たとえば
＋５〔Ｖ〕電源のみで動作させる傾向にあるが、
ときには特殊な回路を使用するためマイナス方向
のバイアス電圧を必要とすることもある。このよ
うな場合、当該集積回路の中に＋５〔Ｖ〕の電源
電圧からマイナスのバイアス電圧を作成するバイ
アス発生回路を設ける。
＋５〔Ｖ〕電源のみで動作させる傾向にあるが、
ときには特殊な回路を使用するためマイナス方向
のバイアス電圧を必要とすることもある。このよ
うな場合、当該集積回路の中に＋５〔Ｖ〕の電源
電圧からマイナスのバイアス電圧を作成するバイ
アス発生回路を設ける。
第１図はこのようなバイアス発生回路を示す回
路図である。第１図において、発振器１は、矩形
波を発生し、出力端Ｑがハイレベルのとき、出力
端Ｑはローレベル、出力端Ｑがローレベルのと
き、出力端Ｑはハイレベルとなる。
路図である。第１図において、発振器１は、矩形
波を発生し、出力端Ｑがハイレベルのとき、出力
端Ｑはローレベル、出力端Ｑがローレベルのと
き、出力端Ｑはハイレベルとなる。
さて、出力端Ｑがハイレベル、出力端Ｑがロー
レベルのときMOSトランジスタTR１がオン、
MOSトランジスタTR２がオフとなる為、点Ａは
例えば＋Ｖとなり、MOSトランジスタTR３がオ
ンし、電源VCCからの電流はトランジスタTR１
−コンデンサＣ−トランジスタTR３からなる経
路を通り、コンデンサＣが充電完了するまで流
れ、この電流に依りコンデンサＣは＋Ｖに充電さ
れる。
レベルのときMOSトランジスタTR１がオン、
MOSトランジスタTR２がオフとなる為、点Ａは
例えば＋Ｖとなり、MOSトランジスタTR３がオ
ンし、電源VCCからの電流はトランジスタTR１
−コンデンサＣ−トランジスタTR３からなる経
路を通り、コンデンサＣが充電完了するまで流
れ、この電流に依りコンデンサＣは＋Ｖに充電さ
れる。
次に、出力端Ｑがローレベル、出力端Ｑがハイ
レベルのとき、MOSトランジスタTR１はオフ、
MOSトランジスタTR２はオンとなる為、コンデ
ンサＣの充電電荷はトランジスタTR２−接地−
基板抵抗Ｌ−ダイオードＤの経路を経て放電し、
点Ａの電位は略零〔Ｖ〕となり、点Ｂの電位はコ
ンデンサＣの容量結合に基づいてマイナス電位と
なる。ここで基板抵抗Ｌは半導体基板中に分布し
て存在する抵抗を表したもである。これによつて
MOSトランジスタTR３はゲート−ソース間をマ
イナスにバイアスされるが、一方MOSトランジ
スタTR３の閾値電圧Vth3はプラス電圧であり、
従つてコンデンサＣの放電の進行に伴つてMOS
トランジスタTR３はオフとなる。
レベルのとき、MOSトランジスタTR１はオフ、
MOSトランジスタTR２はオンとなる為、コンデ
ンサＣの充電電荷はトランジスタTR２−接地−
基板抵抗Ｌ−ダイオードＤの経路を経て放電し、
点Ａの電位は略零〔Ｖ〕となり、点Ｂの電位はコ
ンデンサＣの容量結合に基づいてマイナス電位と
なる。ここで基板抵抗Ｌは半導体基板中に分布し
て存在する抵抗を表したもである。これによつて
MOSトランジスタTR３はゲート−ソース間をマ
イナスにバイアスされるが、一方MOSトランジ
スタTR３の閾値電圧Vth3はプラス電圧であり、
従つてコンデンサＣの放電の進行に伴つてMOS
トランジスタTR３はオフとなる。
さらにコンデンサＣの放電が進行し点Ｂの電位
が抵下して（MOSトランジスタTR４）のドレイ
ン電位−Vth4）（Vth4はトランジスタTR４の閾
値電圧）以下になると、トランジスタTR４はゲ
ート−ソース間にその閾値電圧Vth4より大きい
バイアスを与えられるのでオンとなる。
が抵下して（MOSトランジスタTR４）のドレイ
ン電位−Vth4）（Vth4はトランジスタTR４の閾
値電圧）以下になると、トランジスタTR４はゲ
ート−ソース間にその閾値電圧Vth4より大きい
バイアスを与えられるのでオンとなる。
従つて図示のようにコンデンサＣ−MOSトラ
ンジスタTR２−接地−基板抵抗Ｌ−MOSトラン
ジスタTR４の経路で電流ｉが流れ、トランジス
タTR４のドレインに接続された端子Outには零
電位より低い−VBBなる電位が発生する。このよ
うな電流ｉが流れることができるのは、端子Out
が半導体基板に接続されていて、第１図に示すよ
うに基板抵抗Ｌを経てトランジスタTR２のソー
スとの間に閉回路を形成しているからであり、こ
れによつて半導体基板はマイナスにバイアスされ
る。この電流ｉは半導体基板中に流れるものであ
り、以下これを基板バイアス電流と呼ぶ。また−
VBBは基板バイアス電圧であつて、端子Outから
取り出されて前述のマイナスのバイアス電圧（基
板バイアス電圧）として用いられる。
ンジスタTR２−接地−基板抵抗Ｌ−MOSトラン
ジスタTR４の経路で電流ｉが流れ、トランジス
タTR４のドレインに接続された端子Outには零
電位より低い−VBBなる電位が発生する。このよ
うな電流ｉが流れることができるのは、端子Out
が半導体基板に接続されていて、第１図に示すよ
うに基板抵抗Ｌを経てトランジスタTR２のソー
スとの間に閉回路を形成しているからであり、こ
れによつて半導体基板はマイナスにバイアスされ
る。この電流ｉは半導体基板中に流れるものであ
り、以下これを基板バイアス電流と呼ぶ。また−
VBBは基板バイアス電圧であつて、端子Outから
取り出されて前述のマイナスのバイアス電圧（基
板バイアス電圧）として用いられる。
上述の動作において点Ｂがマイナス電位になる
ためには、まず点Ａを略電源電圧VCC、点Ｂを略
零電位にしたのち、点Ａの電位をマイナス方向に
変化させる必要があり、これは発振器１からの出
力Ｑ，Ｑの周期的な変化によつて、出力Ｑがロー
レベル、出力Ｑがハイレベルとなつた期間に、上
述のようにMOSトランジスタTR２がオンになる
ことによつて行われる。
ためには、まず点Ａを略電源電圧VCC、点Ｂを略
零電位にしたのち、点Ａの電位をマイナス方向に
変化させる必要があり、これは発振器１からの出
力Ｑ，Ｑの周期的な変化によつて、出力Ｑがロー
レベル、出力Ｑがハイレベルとなつた期間に、上
述のようにMOSトランジスタTR２がオンになる
ことによつて行われる。
この場合、第１図の回路が基板から電流ｉを引
き込み基板電位をマイナスにすることができるの
は、MOSトランジスタTR２に与えられる出力Ｑ
がハイレベルの期間だけであつて、ローレベルの
期間には電流を引き込むことができず基板バイア
ス電圧−VBBは上昇する。しかしながら発振器１
の矩形波の発振周波数を適当に設定しておけば、
基板電位が上昇する前に電流ｉが引き込まれるよ
うにすることによつて、基板バイアス電圧をマイ
ナスに維持することができる。
き込み基板電位をマイナスにすることができるの
は、MOSトランジスタTR２に与えられる出力Ｑ
がハイレベルの期間だけであつて、ローレベルの
期間には電流を引き込むことができず基板バイア
ス電圧−VBBは上昇する。しかしながら発振器１
の矩形波の発振周波数を適当に設定しておけば、
基板電位が上昇する前に電流ｉが引き込まれるよ
うにすることによつて、基板バイアス電圧をマイ
ナスに維持することができる。
このような基板バイアス回路は、半導体基板に
形成された集積回路の動作によつて基板に流れ込
む基板電流IBBよりも、基板バイアス回路で引き
込むことができず基板バイアス電流ｉの方が大き
いときは有効に動作して、基板バイアス電圧をマ
イナスに維持することができる。しかしながら基
板に流れ込む電流量が基板バイアス回路の電流吸
収能力を超えた場合には、基板バイアス電圧の上
昇を抑えることができない。
形成された集積回路の動作によつて基板に流れ込
む基板電流IBBよりも、基板バイアス回路で引き
込むことができず基板バイアス電流ｉの方が大き
いときは有効に動作して、基板バイアス電圧をマ
イナスに維持することができる。しかしながら基
板に流れ込む電流量が基板バイアス回路の電流吸
収能力を超えた場合には、基板バイアス電圧の上
昇を抑えることができない。
基板上にダイナミツク回路を集積した場合に
は、一時的に多くの回路が同時に動作して基板に
電流が流れこむことがある。例えばチツプ・イネ
ーブル信号の切り替え時点がこれに当る。
は、一時的に多くの回路が同時に動作して基板に
電流が流れこむことがある。例えばチツプ・イネ
ーブル信号の切り替え時点がこれに当る。
第１図に示された従来の回路では一定の周期で
基板から電流を引き込むだけなので、発振器１の
出力Ｑがハイレベル、Ｑがローレベルであつてト
ランジスタTR４がオフの状態のときと、チツ
プ・イネーブル信号の切り替え時点とが一致した
ときは、基板から電流を引き込むことができず基
板バイアス電圧が上昇してしまうという問題があ
る。
基板から電流を引き込むだけなので、発振器１の
出力Ｑがハイレベル、Ｑがローレベルであつてト
ランジスタTR４がオフの状態のときと、チツ
プ・イネーブル信号の切り替え時点とが一致した
ときは、基板から電流を引き込むことができず基
板バイアス電圧が上昇してしまうという問題があ
る。
本考案はこのような従来技術の欠点を改善しよ
うとするものであつて、一定周期で動作するだけ
でなく、発振器の発振周波数を制御することによ
つて上述のチツプ・イネーブル信号の切り替え点
のように基板バイアス回路の負荷が増大する時点
で基板から電流を引き込むように制御することに
よつて、基板バイアス発生回路における電圧変動
率を小さくすることを目的としている。
うとするものであつて、一定周期で動作するだけ
でなく、発振器の発振周波数を制御することによ
つて上述のチツプ・イネーブル信号の切り替え点
のように基板バイアス回路の負荷が増大する時点
で基板から電流を引き込むように制御することに
よつて、基板バイアス発生回路における電圧変動
率を小さくすることを目的としている。
その目的を達成せしめるため、本考案の基板バ
イアス発生回路は、集積回路が形成された半導体
基板に対してバイアス電圧を与える基板バイアス
発生回路であつて、 第１の出力信号と、該第１の出力信号と相補関
係にある第２の出力信号とを発生する集積回路１
０と、 コンデンサＣと、 該コンデンサＣの一端と電源電位との間に接続
され、該第１の出力信号により制御される第１の
トランジスタTR１と、 該一端と接地電位との間に接続され、該第２の
出力信号により制御される第２のトランジスタ
TR２と、 該コンデンサＣの他端にドレインおよびゲート
が接続され接地電位にソースが接続された第３の
トランジスタTR３と、 該他端にソースが接続され前記半導体基板にド
レインおよびゲートが接続された第４のトランジ
スタTR４とを具備し、 前記発振器１０は、前記集積回路の動作開始か
ら終了への切換時点又はその逆の時点に同期した
制御信号でその出力を制御可能であり、該制御信
号が印加されていないときは自己発振周波数で発
振して前記第１，２の出力信号を周期的に変化さ
せ、 前記制御信号が与えられたときには前記自己発
振周波数と無関係に前記第１のトランジスタTR
１をオフ、第２のトランジスタTR２をオンする
様に前記第１、第２の出力信号が制御されること
を特徴とするもので、以下実施例について詳細に
説明する。
イアス発生回路は、集積回路が形成された半導体
基板に対してバイアス電圧を与える基板バイアス
発生回路であつて、 第１の出力信号と、該第１の出力信号と相補関
係にある第２の出力信号とを発生する集積回路１
０と、 コンデンサＣと、 該コンデンサＣの一端と電源電位との間に接続
され、該第１の出力信号により制御される第１の
トランジスタTR１と、 該一端と接地電位との間に接続され、該第２の
出力信号により制御される第２のトランジスタ
TR２と、 該コンデンサＣの他端にドレインおよびゲート
が接続され接地電位にソースが接続された第３の
トランジスタTR３と、 該他端にソースが接続され前記半導体基板にド
レインおよびゲートが接続された第４のトランジ
スタTR４とを具備し、 前記発振器１０は、前記集積回路の動作開始か
ら終了への切換時点又はその逆の時点に同期した
制御信号でその出力を制御可能であり、該制御信
号が印加されていないときは自己発振周波数で発
振して前記第１，２の出力信号を周期的に変化さ
せ、 前記制御信号が与えられたときには前記自己発
振周波数と無関係に前記第１のトランジスタTR
１をオフ、第２のトランジスタTR２をオンする
様に前記第１、第２の出力信号が制御されること
を特徴とするもので、以下実施例について詳細に
説明する。
ダイナミツク回路の場合基板電流IBBが急しゆ
んに変化する点は、たとえば、チツプ・イネーブ
ルのクロツク信号が切替わる過渡的な短い時間で
ある。そこで本考案においては、基板電流IBBの
急しゆんな変化に同期せしめてこの変化点を強制
的にコンデンサＣの放電開始時点にする様に発振
器１０の出力端Ｑ，Ｑのレベルを制御する。
んに変化する点は、たとえば、チツプ・イネーブ
ルのクロツク信号が切替わる過渡的な短い時間で
ある。そこで本考案においては、基板電流IBBの
急しゆんな変化に同期せしめてこの変化点を強制
的にコンデンサＣの放電開始時点にする様に発振
器１０の出力端Ｑ，Ｑのレベルを制御する。
第２図は、本考案の一実施例を示すブロツク図
であり、図中１０は自走形でしかも外部から同期
信号入力端子SYNCへのトリガー信号に同期して
発振周波数を変化できる（具体的には、トリガー
信号に同期してコンデンサＣが強制的に放電され
る様に出力端Ｑ，Ｑのレベルを固定する）発振器
で、出力端Ｑから矩形波の信号が出力され、出力
端Ｑからは出力端Ｑから出力される信号の逆位相
の信号が出力される。１１はバイアス発生器であ
り、内部の構成は第１図図示のバイアス発生回路
と同一回路構成である。このバイアス発生器１１
の入力端Ｉは発振器１０の出力端Ｑに接続され入
力端Ｉは出力端Ｑに接続されている。
であり、図中１０は自走形でしかも外部から同期
信号入力端子SYNCへのトリガー信号に同期して
発振周波数を変化できる（具体的には、トリガー
信号に同期してコンデンサＣが強制的に放電され
る様に出力端Ｑ，Ｑのレベルを固定する）発振器
で、出力端Ｑから矩形波の信号が出力され、出力
端Ｑからは出力端Ｑから出力される信号の逆位相
の信号が出力される。１１はバイアス発生器であ
り、内部の構成は第１図図示のバイアス発生回路
と同一回路構成である。このバイアス発生器１１
の入力端Ｉは発振器１０の出力端Ｑに接続され入
力端Ｉは出力端Ｑに接続されている。
第３図は第２図実施例を具体的に表わした要部
回路図であり、第１図及び第２図に関して説明し
た部分と同部分は同記号で指示してある。
回路図であり、第１図及び第２図に関して説明し
た部分と同部分は同記号で指示してある。
第４図は第３図における各ノードＡ，Ｂ，Out
端における電圧波形及びチツプ・イネーブル信号
CE、同期信号Sync、基板に流れ込む基板電流IBB
の関係を示す波形図である。
端における電圧波形及びチツプ・イネーブル信号
CE、同期信号Sync、基板に流れ込む基板電流IBB
の関係を示す波形図である。
チツプ・イネーブル信号CEは、ハイレベルで
チツプ・イネーブル、ローレベルでチツプ・デイ
スエーブルとし、同期信号Syncはチツプ・イネ
ーブル信号CEの変化点に同期しており、ハイレ
ベルのときに発振器１０の出力端Ｑのレベルをロ
ーレベル、Ｑのレベルをハイレベルに固定して強
制的にMOSトランジスタTR１をオフ、MOSト
ランジスタTR２をオンとしてノードＡを放電モ
ードとする。
チツプ・イネーブル、ローレベルでチツプ・デイ
スエーブルとし、同期信号Syncはチツプ・イネ
ーブル信号CEの変化点に同期しており、ハイレ
ベルのときに発振器１０の出力端Ｑのレベルをロ
ーレベル、Ｑのレベルをハイレベルに固定して強
制的にMOSトランジスタTR１をオフ、MOSト
ランジスタTR２をオンとしてノードＡを放電モ
ードとする。
次に本考案の動作について説明する。
本考案に係るバイアス発生回路からバイアス電
圧が供給される当該集積回路（不図示）のチツ
プ・イネーブル・クロツク端子には第４図のチツ
プ・イネーブル信号CEが与えられ、それがハイ
レベルのとき当該集積回路は活性化される。
圧が供給される当該集積回路（不図示）のチツ
プ・イネーブル・クロツク端子には第４図のチツ
プ・イネーブル信号CEが与えられ、それがハイ
レベルのとき当該集積回路は活性化される。
前述のとおり、チツプ・イネーブル信号CEの
切替わり点で基板電流IBBが増加する。一方、発
振器１０の出力信号はチツプ・イネーブル信号
CEには同期していない。そこで本考案では、チ
ツプ・イネーブル信号CEの変化点に同期した信
号Syncを集積回路内の発振器１０の同期信号入
力端子SYNCに入力し、その出力端Ｑ，Ｑのレベ
ルを制御する。なお、同期信号Syncはチツプ・
イネーブル信号CEを微分すれば容易に作ること
ができる。
切替わり点で基板電流IBBが増加する。一方、発
振器１０の出力信号はチツプ・イネーブル信号
CEには同期していない。そこで本考案では、チ
ツプ・イネーブル信号CEの変化点に同期した信
号Syncを集積回路内の発振器１０の同期信号入
力端子SYNCに入力し、その出力端Ｑ，Ｑのレベ
ルを制御する。なお、同期信号Syncはチツプ・
イネーブル信号CEを微分すれば容易に作ること
ができる。
第４図において、t1の時点でチツプ・イネーブ
ル信号CEがイネーブル状態に切替わると、これ
に同期して同期信号Syncがハイレベルとなる。
その結果出力端Ｑのレベルがローレベル、Ｑがハ
イレベルとなり、トランジスタTR１がオフ、ト
ランジスタTR２がオンとされる。その為充電モ
ードにあつたノードＡは強制的に放電モードに切
替わり、基板電流IBBが一時的に増えても基板バ
イアス電圧−VBBが上昇するのが防がれる。同期
信号Syncがローレベルとなると、発振器１０は
時刻t1以前と同様に発振出力をＱ，Ｑからトラン
ジスタTR１，TR２へ供給する。以後、次にチ
ツプ・イネーブル信号CEが変化するt2までは発
振器１０は一定周波数で発振するのでノードＡ，
Ｂの電圧は一定周期で変化して従来と同様に基板
バイアス電圧を発生する。時刻t2の時点でチツ
プ・イネーブル信号CEがイネーブルからデイス
エーブルに切替わつたときも、これに同期して強
制的にトランジスタTR１がオフ、トランジスタ
TR２がオンとなつて、ノードＡが放電モードと
なることでバイアス電圧−VBBの上昇が防がれ
る。時刻t3，t4の時点も同様である。
ル信号CEがイネーブル状態に切替わると、これ
に同期して同期信号Syncがハイレベルとなる。
その結果出力端Ｑのレベルがローレベル、Ｑがハ
イレベルとなり、トランジスタTR１がオフ、ト
ランジスタTR２がオンとされる。その為充電モ
ードにあつたノードＡは強制的に放電モードに切
替わり、基板電流IBBが一時的に増えても基板バ
イアス電圧−VBBが上昇するのが防がれる。同期
信号Syncがローレベルとなると、発振器１０は
時刻t1以前と同様に発振出力をＱ，Ｑからトラン
ジスタTR１，TR２へ供給する。以後、次にチ
ツプ・イネーブル信号CEが変化するt2までは発
振器１０は一定周波数で発振するのでノードＡ，
Ｂの電圧は一定周期で変化して従来と同様に基板
バイアス電圧を発生する。時刻t2の時点でチツ
プ・イネーブル信号CEがイネーブルからデイス
エーブルに切替わつたときも、これに同期して強
制的にトランジスタTR１がオフ、トランジスタ
TR２がオンとなつて、ノードＡが放電モードと
なることでバイアス電圧−VBBの上昇が防がれ
る。時刻t3，t4の時点も同様である。
そして、チツプ・イネーブル信号がとだえた際
には、発振器１０は自己の発振周波数で発振し
て、従来と同様な作用により、基板バイアス電圧
を発生する。
には、発振器１０は自己の発振周波数で発振し
て、従来と同様な作用により、基板バイアス電圧
を発生する。
以上詳細に説明したように、本考案は、集積回
路内のバイアス発生器の発振器を、チツプ・イネ
ーブル信号等の外部信号に同期した信号により発
振周期が制御される形式のものとしている。この
ため、素子の動作開始点、終了点で基板電流IBB
が急しゆんに変化する集積回路にバイアス電圧を
与えるような場合、該集積回路の動作を制御する
チツプ・イネーブル信号などのクロツク信号に同
期した信号を発振器の同期信号に用いれば、基板
電流IBBが急しゆんに変化する時点でノードＡが
放電に切替えられるため、十分なバイアス電流を
集積回路に供給でき、基板バイアス電圧が正方向
に上昇してしまうようなことは起こらない。また
発振器は、外部から信号が加えられていない時は
自己の発振周波数で発振しているので、バイアス
発生回路の出力端には常に基板バイアス電圧が発
生しており、チツプ・イネーブル信号等の外部信
号の切替わり後にノーバイアスとなるようなこと
は全くない。
路内のバイアス発生器の発振器を、チツプ・イネ
ーブル信号等の外部信号に同期した信号により発
振周期が制御される形式のものとしている。この
ため、素子の動作開始点、終了点で基板電流IBB
が急しゆんに変化する集積回路にバイアス電圧を
与えるような場合、該集積回路の動作を制御する
チツプ・イネーブル信号などのクロツク信号に同
期した信号を発振器の同期信号に用いれば、基板
電流IBBが急しゆんに変化する時点でノードＡが
放電に切替えられるため、十分なバイアス電流を
集積回路に供給でき、基板バイアス電圧が正方向
に上昇してしまうようなことは起こらない。また
発振器は、外部から信号が加えられていない時は
自己の発振周波数で発振しているので、バイアス
発生回路の出力端には常に基板バイアス電圧が発
生しており、チツプ・イネーブル信号等の外部信
号の切替わり後にノーバイアスとなるようなこと
は全くない。
なお、当該バイアス発生回路の発振器１０に加
えられる外部信号としては、前述の如きチツプ・
イネーブル信号の他、該バイアス発生回路を含む
集積回路内の他の部分で発生された信号、所謂内
部クロツク信号等を適用してもよい。
えられる外部信号としては、前述の如きチツプ・
イネーブル信号の他、該バイアス発生回路を含む
集積回路内の他の部分で発生された信号、所謂内
部クロツク信号等を適用してもよい。
第１図は従来のバイアス発生回路を示す図、第
２図は本考案の一実施例を示すブロツク図、第３
図は実施例の回路図、第４図は波形図である。 図中、１０は発振器、１１はバイアス発生器、
TR１〜TR４はMOSトランジスタ、Ｃはコンデ
ンサである。
２図は本考案の一実施例を示すブロツク図、第３
図は実施例の回路図、第４図は波形図である。 図中、１０は発振器、１１はバイアス発生器、
TR１〜TR４はMOSトランジスタ、Ｃはコンデ
ンサである。
Claims (1)
- 【実用新案登録請求の範囲】 集積回路が形成されかつ基板抵抗を有する半導
体基板に対してバイアス電圧を与える基板バイア
ス発生回路であつて、 第１の出力信号と、該第１の出力信号と相補関
係にある第２の出力信号とを発生する発振器１０
と、 コンデンサＣと、 該コンデンサＣの一端と電源電位との間に接続
され、該第１の出力信号により制御される第１の
トランジスタTR１と 該一端と接地電位との間に接続され、該第２の
出力信号により制御される第２のトランジスタ
TR２と、 該コンデンサＣの他端にドレインおよびゲート
が接続され接地電位にソースが接続された第３の
トランジスタTR３と、 該他端にソースが接続され前記半導体基板にド
レインおよびゲートが接続された第４のトランジ
スタTR４とを具備し、 前記発振器１０は、前記集積回路の動作開始か
ら終了への切換時点又はその逆の時点に同期した
制御信号でその出力を制御するとともに、該制御
信号が印加されていないときは自己発振周波数で
発振して前記第１，２の出力信号を周期的に変化
させ、 前記制御信号が与えられたときには前記自己発
振周波数と無関係に前記第１のトランジスタTR
１をオフ、第２のトランジスタTR２をオンする
様に前記第１、第２の出力信号が制御されること
を特徴とする基板バイアス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978123590U JPH019269Y2 (ja) | 1978-09-08 | 1978-09-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978123590U JPH019269Y2 (ja) | 1978-09-08 | 1978-09-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5540665U JPS5540665U (ja) | 1980-03-15 |
| JPH019269Y2 true JPH019269Y2 (ja) | 1989-03-14 |
Family
ID=29082840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978123590U Expired JPH019269Y2 (ja) | 1978-09-08 | 1978-09-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH019269Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5218366A (en) * | 1975-08-01 | 1977-02-10 | Rhythm Watch Co Ltd | Liquid rystal clock power circuit |
-
1978
- 1978-09-08 JP JP1978123590U patent/JPH019269Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5218366A (en) * | 1975-08-01 | 1977-02-10 | Rhythm Watch Co Ltd | Liquid rystal clock power circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5540665U (ja) | 1980-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2902434B2 (ja) | 半導体集積回路内の電圧変換回路 | |
| US5532653A (en) | Supply voltage compensated charge pump oscillator | |
| US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
| JPH06303765A (ja) | 集積回路用基板バイアス発生装置および基板バイアス制御方法 | |
| US5914589A (en) | Voltage boosting circuit for high-potential-side MOS switching transistor | |
| US9362922B2 (en) | Oscillator circuit and method for generating an oscillator signal | |
| JPH0132599B2 (ja) | ||
| KR930011222A (ko) | 반도체 집적회로 | |
| JP2560983B2 (ja) | 半導体装置 | |
| JPS6232846B2 (ja) | ||
| US4952863A (en) | Voltage regulator with power boost system | |
| US6977828B2 (en) | DC-DC converter applied to semiconductor device | |
| JPH01161906A (ja) | 発振回路 | |
| US4513258A (en) | Single input oscillator circuit | |
| JP2005079828A (ja) | 降圧電圧出力回路 | |
| US5398001A (en) | Self-timing four-phase clock generator | |
| JPH019269Y2 (ja) | ||
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JPH0440112A (ja) | 電圧制御発振器 | |
| US6317007B1 (en) | Delayed start oscillator circuit | |
| US5247266A (en) | Oscillation inducing cicuit | |
| JPH09245478A (ja) | 基板バイアス発生回路 | |
| JP7550529B2 (ja) | 昇圧回路 | |
| JPS6036644B2 (ja) | 発振回路 |