CN116599465B - 一种振荡器电路及存储芯片 - Google Patents

Abstract

本发明公开了一种振荡器电路及存储芯片，涉及半导体集成电路技术领域，其中所述的振荡器电路包括互补信号生成模块；所述互补信号生成模块包括第一非门、第二非门、第一或门和第二或门，所述第一非门的输入端连接RS锁存器的输出端，所述第二非门的输入端连接使能信号，所述第一或门的两个输入端分别连接所述第一非门的输出端和所述第二非门的输出端，所述第二或门的两个输入端分别连接所述RS锁存器的输出端和所述第二非门的输出端，所述第一或门的输出端和所述第二或门的输出端分别连接两个充放电模块的输入端。本申请的电路可以在外部使能关闭时使振荡器保持住关闭前的状态，从而可以在外部使能再次打开时使振荡器快速起振。

Description

一种振荡器电路及存储芯片

技术领域

本发明属于半导体集成电路技术领域，特别涉及一种振荡器电路及存储芯片。

背景技术

振荡器在其不使用时比较常见的关闭方法是直接将电流关断。但是在振荡器重新启用时，振荡器电路的建立时间往往受限于内部各节点的建立时间，因此从外部使能打开到振荡器振荡需要较长的时间。

因此，现有技术有待改进和发展。

发明内容

本申请的目的在于提供了一种振荡器电路及存储芯片，可以在外部使能关闭时使振荡器保持住关闭前的状态，从而可以在外部使能再次打开时使振荡器快速起振。

第一方面，本申请提供一种振荡器电路，包括供电模块、两个比较器、RS锁存器、互补信号生成模块、两个充放电模块；所述供电模块的输出端连接两个所述比较器的反相输入端；所述RS锁存器的两个输入端分别连接两个所述比较器的输出端，其输出端通过所述互补信号生成模块连接两个所述充放电模块的输入端；两个所述充放电模块的输出端分别连接两个所述比较器的同相输入端；

所述互补信号生成模块包括第一非门、第二非门、第一或门和第二或门，所述第一非门的输入端连接所述RS锁存器的输出端，所述第二非门的输入端连接使能信号，所述第一或门的两个输入端分别连接所述第一非门的输出端和所述第二非门的输出端，所述第二或门的两个输入端分别连接所述RS锁存器的输出端和所述第二非门的输出端，所述第一或门的输出端和所述第二或门的输出端分别连接两个所述充放电模块的输入端。

本申请提供的振荡器电路中，当外部使能关闭时，两个充放电模块输入高电平并输出低电平，使得两个比较器都输出低电平，从而使RS锁存器能迅速锁住时钟信号，令时钟信号保持上一个状态；当外部使能打开时，两个充放电模块输入电压的电平情况相反，输出电压的电平情况相反，使得两个比较器的输出电压电平情况也相反，从而使RS锁存器迅速解除时钟信号的保持状态，令时钟信号能迅速震荡起来，节省了电路中内部各节点的建立时间。

进一步地，上述充放电模块包括第一电流源、充电mos管和放电mos管，所述充电mos管源极通过第一电流源连接供电电压，所述充电mos管漏极连接所述放电mos管漏极和对应的所述比较器的同相输入端，所述放电mos管源极接地，所述充电mos管栅极和所述放电mos管栅极为所述充放电模块的输入端。

该技术方案可以在外部使能关闭时使两个充放电模块分别输出两个低电平门电压，使两个比较器分别输出两个低电平电压，从而使RS锁存器能迅速锁住时钟信号，令时钟信号保持上一个状态；并在外部使能重新开启时使两个充放电模块分别输出电平情况不同的两个门电压，使两个比较器分别输出两个电平情况不同的电压，从而使RS锁存器迅速解除时钟信号的保持状态，令时钟信号能迅速震荡起来，节省了电路中内部各节点的建立时间。

进一步地，上述充电mos管为p管，所述放电mos管为n管。

通过该技术方案，两个充放电模块中的mos管可以在输入不同的电平时做出需要的截止或导通反应。

进一步地，上述充放电模块还包括滤波电容，所述滤波电容一端连接所述比较器的同相输入端，另一端接地。

进一步地，上述供电模块包括第二电流源、使能信号模块、第一开关管和分压模块；所述第一开关管一端通过所述第二电流源连接供电电压，另一端通过所述分压模块接地，所述分压模块连接所述比较器的反相输入端，所述使能信号模块连接所述第一开关管栅极。

进一步地，上述分压模块包括多个串联的电阻。

进一步地，上述使能信号模块包括第三或门和第三非门；所述第三或门的两输入端分别连接所述使能信号和所述RS锁存器的输出端，且其输出端连接所述第三非门的输入端；所述第三非门的输出端连接所述第一开关管栅极。

进一步地，上述电路还包括偏置电压电路；所述偏置电压电路包括第三电流源和第一电容；所述第一电容一端连接一个所述比较器并通过第三电流源连接供电电压，另一端接地。

该技术方案可以在时钟信号被保持在高电平状态时，使外部使能的关闭和开启不影响反相输入电压，从而使外部使能重新开启时时钟信号能快速振荡起来，节省了反相输入电压的建立时间。

第二方面，本发明提供一种存储芯片,包括如上述任一所述的振荡器电路。

由上可知，本发明的振荡器电路及存储芯片，可以在外部使能关闭时使振荡器保持住关闭前的状态，从而可以在外部使能再次打开时使振荡器快速起振。

本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、以及附图中所特别指出的结构来实现和获得。

附图说明

图1为一种现有技术的振荡器电路的电路图；

图2为本申请实施例提供的一种振荡器电路的电路图；

图3为本申请实施例提供的一种振荡器电路的互补信号生成模块的电路图；

图4为本申请实施例提供的一种振荡器电路的充放电模块的电路图；

图5为本申请实施例提供的一种振荡器电路的供电模块的电路图；

图6为本申请实施例提供的一种振荡器电路的偏置电压电路的电路图；

图7为本申请实施例提供的一种振荡器电路的时钟信号、使能信号、使能输入信号的时序图。

标号说明：100、供电模块；110、第二电流源；120、使能信号模块；121、第三或门；122、第三非门；130、第一开关管；140、分压模块；200、比较器；300、RS锁存器；400、互补信号生成模块；410、第一非门；420、第二非门；430、第一或门；440、第二或门；500、充放电模块；510、第一电流源；520、充电mos管；530、放电mos管；540、滤波电容；600、偏置电压电路；610、第三电流源；620、第一电容。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

如图1所示，传统振荡器电路在外部使能关闭时，两个充放电模块仍会向两个比较器的同相输入端分别输入电平情况相反的两个门电压Vgate1和Vgate2，则两个比较器会向RS锁存器的R端与S端输出电平情况相反的两个信号，无法使时钟信号osc_clk保持外部使能关闭前的上一个状态，因此传统振荡器电路无法在外部使能关闭时使振荡器保持使能关闭前的上一个状态。

如图2和图3所示，本发明提供一种振荡器电路，包括供电模块100、两个比较器200、RS锁存器300、互补信号生成模块400、两个充放电模块500；供电模块100的输出端连接两个比较器200的反相输入端；RS锁存器300的两个输入端分别连接两个比较器200的输出端，其输出端通过互补信号生成模块400连接两个充放电模块500的输入端；两个充放电模块500的输出端分别连接两个比较器200的同相输入端；

互补信号生成模块400包括第一非门410、第二非门420、第一或门430和第二或门440，第一非门410的输入端连接RS锁存器300的输出端，第二非门420的输入端连接使能信号，第一或门430的两个输入端分别连接第一非门410的输出端和第二非门420的输出端，第二或门440的两个输入端分别连接RS锁存器300的输出端和第二非门420的输出端，第一或门430的输出端和第二或门440的输出端分别连接两个充放电模块500的输入端。

具体应用中，当外部使能关闭时，使能信号osc_en的反相信号osc_enb为高电平，因此在互补信号生成模块400中的第一或门430与第二或门440输入由第二非门420输出的使能信号的反相信号osc_enb的情况下，无论第一或门430的另一输入端与第二或门440的另一输入端电平情况如何，第一或门430的输出与第二或门440的输出恒为高电平；由于充放电模块500的特性为在输入高电平时放电并输出低电平，在输入低电平时充电并输出高电平，因此两个充放电模块500分别输入第一或门430与第二或门440输出的高电平，分别进行放电，并分别输出电压为0V的低电平门电压Vgate1和Vgate2；两个比较器200的同相输入端分别输入两个充放电模块500输出的低电平门电压Vgate1和Vgate2，其反相输入端分别输入供电模块100输出的反相输入电压Vneg，而反相输入电压Vneg在外部使能关闭后下降为0V需要时间，因此低电平门电压Vgate1和Vgate2的电压值都小于反相输入电压Vneg，两个比较器200的输出都为低电平；RS锁存器300的两个输入端分别输入两个比较器200输出的低电平，处于保持状态，因此RS锁存器300输出的时钟信号osc_clk保持上一个状态不变，同时互补信号生成模块400中的其他节点也被保持住，不会发生变化。

当外部使能重新打开时，使能信号osc_en的反相信号osc_enb为低电平，因此在互补信号生成模块400中的第一或门430与第二或门440输入由第二非门420输出的使能信号的反相信号osc_enb的情况下，第一或门430与第二或门440的输出电平情况取决于各自另一输入端的电平情况；而第一或门430的另一输入端输入时钟信号osc_clk的反相信号osc_clkb，第二或门440的另一输入端输入时钟信号osc_clk，因此无论时钟信号osc_clk在外部使能重新打开前的电平情况如何，第一或门430的另一输入端与第二或门440的另一输入端都会输入电平情况相反的两个信号，继而使第一或门430的输出与第二或门440的输出为电平情况相反的两个信号；两个充放电模块500分别输入第一或门430与第二或门440输出的电平情况相反的两个信号，分别进行放电和充电或分别进行充电和放电，并分别向两个比较器200输出电平情况相反的门电压Vgate1和Vgate2；此时无论反相输入电压Vneg是否已经建立，电平情况相反的门电压Vgate1和Vgate2与供电模块100输出的反相输入电压Vneg的比较结果相反，继而使RS锁存器300不再保持osc_clk的状态，osc_clk再次振荡起来。

通过该技术方案，当外部使能关闭时，两个充放电模块500输入高电平并输出低电平，使得两个比较器200都输出低电平，从而使RS锁存器300能迅速锁住时钟信号osc_clk，令时钟信号osc_clk保持上一个状态；当外部使能打开时，两个充放电模块500输入电压的电平情况相反，输出电压的电平情况相反，使得两个比较器200的输出电压电平情况也相反，从而使RS锁存器300迅速解除时钟信号osc_clk的保持状态，令时钟信号osc_clk能迅速震荡起来，节省了电路中内部各节点的建立时间。

如图4所示，在一些优选的实施方式中，上述充放电模块500包括第一电流源510、充电mos管520和放电mos管530，充电mos管520源极通过第一电流源510连接供电电压，充电mos管520漏极连接放电mos管530漏极和对应的比较器200的同相输入端，放电mos管530源极接地，充电mos管520栅极和放电mos管530栅极为充放电模块500的输入端。

具体应用中，当外部使能关闭时，两个充放电模块500中的充电mos管520、放电mos管530分别输入互补信号生成模块400输出的高电平，充电mos管520截止且放电mos管530导通，两个充放电模块500放电并分别输出两个低电平门电压Vgate1和Vgate2。

当外部使能重新打开时，两个充放电模块500分别输入互补信号生成模块400输出的电平情况相反的两个信号，则一个充放电模块500的充电mos管520截止，放电mos管530导通，进行放电并输出低电平；另一个充放电模块500的放电mos管530截止，充电mos管520导通，进行充电并输出高电平；因此两个充放电模块500分别输出电平情况相反的两个门电压Vgate1和Vgate2。

通过该技术方案，当外部使能关闭时，两个充放电模块500分别输出两个低电平门电压Vgate1和Vgate2，使两个比较器200分别输出两个低电平电压，从而使RS锁存器300能迅速锁住时钟信号osc_clk，令时钟信号osc_clk保持上一个状态；并在外部使能重新开启时使两个充放电模块500分别输出电平情况不同的两个门电压Vgate1和Vgate2，使两个比较器200分别输出两个电平情况不同的电压，从而使RS锁存器300迅速解除时钟信号osc_clk的保持状态，令时钟信号osc_clk能迅速震荡起来，节省了电路中内部各节点的建立时间。

在一些优选的实施方式中，上述充电mos管520为p管，上述放电mos管530为n管。

具体应用中，互补信号生成模块400向充放电模块500输出高电平时，充电mos管520栅极和放电mos管530栅极输入高电平，则充电mos管520截止，放电mos管530导通；互补信号生成模块400向充放电模块500输出低电平时，充电mos管520栅极和放电mos管530栅极输入低电平，则充电mos管520导通，放电mos管530截止。通过该技术方案，两个充放电模块500中的mos管可以在输入不同的电平时做出需要的截止或导通反应。

在一些优选的实施方式中，上述充放电模块500还包括滤波电容540，滤波电容540一端连接比较器200的同相输入端，另一端接地。该技术方案可以使充放电模块输出的门电压更加稳定。

如图5所示，在一些优选的实施方式中，上述供电模块100包括第二电流源110、使能信号模块120、第一开关管130和分压模块140；第一开关管130一端通过第二电流源110连接供电电压，另一端通过分压模块140接地，分压模块140连接比较器200的反相输入端，使能信号模块120连接第一开关管130栅极。

具体应用中，第一开关管130和两个比较器200的反相输入端之间至少包含一个电阻以产生供电模块100输入的反相输入电压Vneg。该技术方案可以通过使能信号控制供电模块100开始或停止输出电压。

在一些优选的实施方式中，上述分压模块140包括多个串联的电阻。该技术方案可以调整供电模块100输入的反相输入电压Vneg的大小。

在一些优选的实施方式中，上述使能信号模块120包括第三或门121和第三非门122；第三或门121的两输入端分别连接使能信号和RS锁存器300的输出端，且其输出端连接第三非门122的输入端；第三非门122的输出端连接第一开关管130栅极。

具体应用中，使能信号模块120可以由输入使能信号的反相器组成，但采同这种使能信号模块120的振荡器的起振时间依旧会受限于反相输入电压Vneg的建立时间。当外部使能关闭后，时钟信号osc_clk被保持在高电平状态时，重新开启外部使能，则互补信号生成模块400向在上的充放电模块500（上述与下述的“在上的充放电模块500”与“在下的充放电模块500”指的是图4中相对方位在上的充放电模块500与图4中相对方位在下的充放电模块500）输入低电平信号并向在下的充放电模块500输入高电平信号；在上的充放电模块500进行充电并向在上的比较器200（上述与下述的“在上的比较器200”与“在下的比较器200”指的是图5中相对方位在上的比较器200与图5中相对方位在下的比较器200）的同相输入端输入高电平门电压Vgate1，在下的充放电模块500进行放电并向在下的比较器200的同相输入端输入低电平门电压Vgate2；若要使RS锁存器300解除时钟信号osc_clk的保持状态，就必须向RS锁存器300输入电平情况相反的两个信号，也即令两个比较器200的比较结果相反；而如果只是使用使能信号控制反相输入电压Vneg建立则需要时间，继而必须在反相输入电压Vneg建立以后，反相输入电压Vneg分别与高电平门电压Vgate1和低电平门电压Vgate2比较才能稳定得出两个相反的比较结果，时钟信号osc_clk才能稳定振荡起来。

因此，本申请实施例的振荡器电路，采用包含第三或门121和第三非门122的使能信号模块120。如图7所示，当外部使能从开启到关闭、时钟信号osc_clk被保持在高电平状态时，第三或门121输出的使能输入信号En_in仍为高电平；经过第三非门122的使能输入信号En_in的反相信号En_inb仍为低电平；低电平反相信号En_inb连接第一开关管130栅极使第一开关管130仍处于导通状态；因此反相输入电压Vneg不会中断。同理，当外部使能从关闭到重新开启、时钟信号osc_clk被保持在高电平状态时，第一开关管130仍处于导通状态，反相输入电压Vneg不会中断。该技术方案可以在时钟信号osc_clk被保持在高电平状态时，使外部使能的关闭和开启不影响反相输入电压Vneg，从而使外部使能重新开启时时钟信号osc_clk能快速振荡起来，节省了反相输入电压Vneg的建立时间。

如图6所示，在一些优选的实施方式中，上述电路还包括偏置电压电路600；偏置电压电路600包括第三电流源610和第一电容620；第一电容620一端连接一个比较器200并通过第三电流源610连接供电电压，另一端接地。

具体应用中，当对应RS锁存器300S端的比较器200的同相输入端的输入门电压Vgate1为高电平时，则该比较器200的输出为偏置电压电路600提供的偏置电压Vbias，时钟信号osc_clk的高电平值也为偏置电压Vbias。

另一方面，本技术方案还保护一种存储芯片，包括上述振荡器电路。

综上，本申请实施例提供了一种振荡器电路及存储芯片，其中，振荡器电路可以在外部使能关闭时使振荡器保持住关闭前的状态，从而可以在外部使能再次打开时使振荡器快速起振。

在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种振荡器电路，其特征在于，包括供电模块（100）、两个比较器（200）、RS锁存器（300）、互补信号生成模块（400）、两个充放电模块（500）；所述供电模块（100）的输出端连接两个所述比较器（200）的反相输入端；所述RS锁存器（300）的两个输入端分别连接两个所述比较器（200）的输出端，其输出端通过所述互补信号生成模块（400）连接两个所述充放电模块（500）的输入端；两个所述充放电模块（500）的输出端分别连接两个所述比较器（200）的同相输入端；

所述互补信号生成模块（400）包括第一非门（410）、第二非门（420）、第一或门（430）和第二或门（440），所述第一非门（410）的输入端连接所述RS锁存器（300）的输出端，所述第二非门（420）的输入端连接使能信号，所述第一或门（430）的两个输入端分别连接所述第一非门（410）的输出端和所述第二非门（420）的输出端，所述第二或门（440）的两个输入端分别连接所述RS锁存器（300）的输出端和所述第二非门（420）的输出端，所述第一或门（430）的输出端和所述第二或门（440）的输出端分别连接两个所述充放电模块（500）的输入端。

2.根据权利要求1所述的振荡器电路, 其特征在于，所述充放电模块（500）包括第一电流源（510）、充电mos管（520）和放电mos管（530），所述充电mos管（520）源极通过第一电流源（510）连接供电电压，所述充电mos管（520）漏极连接所述放电mos管（530）漏极和对应的所述比较器（200）的同相输入端，所述放电mos管（530）源极接地，所述充电mos管（520）栅极和所述放电mos管（530）栅极为所述充放电模块（500）的输入端。

3.根据权利要求2所述的振荡器电路，其特征在于，所述充电mos管（520）为p管，所述放电mos管（530）为n管。

4.根据权利要求2所述的振荡器电路，其特征在于，所述充放电模块（500）还包括滤波电容（540），所述滤波电容（540）一端连接所述比较器（200）的同相输入端，另一端接地。

5.根据权利要求1所述的振荡器电路，其特征在于，所述供电模块（100）包括第二电流源（110）、使能信号模块（120）、第一开关管（130）和分压模块（140）；所述第一开关管（130）一端通过所述第二电流源（110）连接供电电压，另一端通过所述分压模块（140）接地，所述分压模块（140）连接所述比较器（200）的反相输入端，所述使能信号模块（120）连接所述第一开关管（130）栅极。

6.根据权利要求5所述的振荡器电路，其特征在于，所述分压模块（140）包括多个串联的电阻。

7.根据权利要求5所述的振荡器电路，其特征在于，所述使能信号模块（120）包括第三或门（121）和第三非门（122）；所述第三或门（121）的两输入端分别连接所述使能信号和所述RS锁存器（300）的输出端，且其输出端连接所述第三非门（122）的输入端；所述第三非门（122）的输出端连接所述第一开关管（130）栅极。

8.根据权利要求1所述的振荡器电路，其特征在于，所述电路还包括偏置电压电路（600）；所述偏置电压电路（600）包括第三电流源（610）和第一电容（620）；所述第一电容（620）一端连接一个所述比较器（200）的供电端并通过第三电流源（610）连接供电电压，另一端接地。

9.一种存储芯片，其特征在于，所述存储芯片包括如权利要求1-8任一项所述的振荡器电路。