TWI803346B - 比較器模組與使用其的震盪器 - Google Patents

比較器模組與使用其的震盪器 Download PDF

Info

Publication number
TWI803346B
TWI803346B TW111121823A TW111121823A TWI803346B TW I803346 B TWI803346 B TW I803346B TW 111121823 A TW111121823 A TW 111121823A TW 111121823 A TW111121823 A TW 111121823A TW I803346 B TWI803346 B TW I803346B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
electrically connected
generating circuit
bias current
Prior art date
Application number
TW111121823A
Other languages
English (en)
Other versions
TW202349856A (zh
Inventor
李政道
賴炳文
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW111121823A priority Critical patent/TWI803346B/zh
Priority to CN202210927248.7A priority patent/CN117277965A/zh
Priority to US17/979,520 priority patent/US20230402998A1/en
Application granted granted Critical
Publication of TWI803346B publication Critical patent/TWI803346B/zh
Publication of TW202349856A publication Critical patent/TW202349856A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)

Abstract

揭露一種用於震盪器的比較器模組，此比較器模組具有兩個獨立比較器組合後的功能，且電路設計上共用同一個偏壓電流源，使得震盪器的操作電流可以減少，故能夠有效地減少電路面積與減少功率消耗。進一步地，由於先前技術的兩個比較器分別是比較第一電壓與參考電壓以及比較第二電壓與參考電壓，且第一電壓與第二電壓為邏輯高準位的時間點不相同，故可以三個電晶體設計出兩個等效差動對，並讓三個電晶體共用一個偏壓電流源。

Description

比較器模組與使用其的震盪器
本發明涉及一種用於震盪器中的比較器模組，且特別是一種將兩個獨立的比較器進行整合，以讓兩個比較器共享部份電路的比較器模組。
震盪器被廣泛地應用於各類電路中，且特別是需要時脈信號的數位時序電路。在日常生活中，多數的電子產品都具有數位時序電路，因此，這些電子產品也同樣地具有震盪器。再者，目前用戶除了希望電子產品能夠輕薄短小外，更希望電子產品可以節能省電。
請參照圖1，圖1是先前技術的震盪器的方塊圖。先前技術的震盪器1包括兩個比較器11、12、輸出級電路13與兩個偏壓電流源(bias current source)14、15。比較器11的正輸入端與負輸入端分別接收第一電壓VC1與參考電壓VREF，比較器11的偏壓端電性連接偏壓電流源14，以提供偏壓電流進行偏壓，以及比較器11的輸出端輸出第一比較結果信號VS給輸出級電路13的其中一個輸入端。比較器12的正輸入端與負輸入端分別接收第二電壓VC2與參考電壓VREF，比較器12的偏壓端電性連接偏壓電流源15，以提供偏壓電流進行偏壓，以及比較器12的輸出端第二比較結果信號VR給輸出級電路13的其中另一個輸入端。輸出級電路13可以根據第一比較結果信號VS與第二比較結果信 號VR產生電壓VOSC，且輸出級電路13可以使用設定-重置門閂(SR latch)來實現。
參考電壓VREF是固定的電壓，而第一電壓VC1、第二電壓VC2則是透過充放電電路對電容進行充放電的電容電壓，因此，第一比較結果信號VS與第二比較結果信號VR可以依照預定的週期從邏輯低準位變成邏輯高準位，並維持邏輯高準位一段時間後，變成邏輯低準位。輸出級電路13在第一比較結果信號VS由邏輯低準位變成邏輯高準位時，輸出邏輯高準位的電壓VOSC，以及在第二比較結果信號VR由邏輯低準位變成邏輯高準位時，輸出邏輯低準位的電壓VOSC。據此，電壓VOSC是一個週期性變化的震盪信號
先前技術的震盪器1使用了兩個獨立的比較器11、12，比較器11、12實際上是交替運作。當比較器11、12的其中一者在運作時，比較器11、12的其中另一者則是在等待狀態(第一電壓VC1、第二電壓VC2大於參考電壓VREF的時間點不同，通常是電壓第一電壓VC1、第二電壓VC2對應兩個電容的一者在充電時，第一電壓VC1、第二電壓VC2對應兩個電容的另一者在放電)。然而，比較器11、12的其中另一者則是在等待狀態時，仍然會消耗無謂的偏壓電流。據此，先前技術的震盪器1除了有電路面積較大的技術問題之外，更有耗能耗電的技術問題。
本發明實施例提供一種用於震盪器中的比較器模組，且此比較器模組包括偏壓電流產生電路、偏壓電流源、第一電晶體、第二電晶體與第三電晶體。偏壓電流產生電路具有第一端、第二端與第三端，並用於接收供應電壓以藉此產生偏壓電流。偏壓電流源用於汲取偏壓電流。第一電晶體電性連接第一端與偏壓電流源之間，並用於接收參考電壓。第二電晶體電性連接第二端與 偏壓電流源之間，並用於接收第一電壓。第三電晶體電性連接第二端與偏壓電流源之間，並用於接收第二電壓。透過參考電壓作為偏壓使第一電晶體導通，以使偏壓電流的第一偏壓子電流流向偏壓電流源，且根據參考電壓、第一電壓與第二電壓使第二電晶體與第三電晶體的其中一者導通，以使偏壓電流的第二偏壓子電流通過第二電晶體與第三電晶體中導通的一者至偏壓電流源，其中第二端與第三端分別用於產生第一比較結果信號與第二比較結果信號。
本發明實施例還提供一種震盪器，且此震盪器包括前述比較器模組及輸出級電路。輸出級電路用於接收第一比較結果信號與第二比較結果信號，以藉此產生震盪信號。
綜上所述，相較於先前技術，本發明實施例之比較器模組與使用此比較器模組的震盪器都具有較少的電路面積、較低的操作電流消耗與較低的功率消耗，且符合目前電子產品之節能省碳與輕薄短小的趨勢。
為了進一步理解本發明的技術、手段和效果，可以參考以下詳細描述和附圖，從而可以徹底和具體地理解本發明的目的、特徵和概念。然而，以下詳細描述和附圖僅用於參考和說明本發明的實現方式，其並非用於限制本發明。
1、2:震盪器
11、12:比較器
13、22:輸出級電路
14、15、32:偏壓電流源
21:比較器模組
31:偏壓電流產生電路
41:參考電壓/電流產生電路
42:充電電流產生電路
43:第一電壓產生電路
44:第二電壓產生電路
IREF:參考電流
ICHG:充電電流
M1:第一電晶體
M2:第二電晶體
M3:第三電晶體
M4:第四電晶體
M5:第五電晶體
M6:第六電晶體
M7:第七電晶體
M8:第八電晶體
INV1:第一反相器
INV2:第二反相器
VC1:第一電壓
VC2:第二電壓
VREF:參考電壓
VS:第一比較結果信號
VR:第二比較結果信號
VOSC:電壓
VDD:供應電壓
RF、RP、RN:電阻
VBG:能隙電壓
C1:第一電容
C2:第二電容
S1:第一開關
S2:第二開關
S3:第三開關
S4:第四開關
AMP:運算放大器
提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明，並且被併入與構成本發明的說明書的一部分。附圖示出了本發明的示範實施例，並且用以與本發明的說明書一起用於解釋本發明的原理。
圖1是先前技術的震盪器的方塊圖。
圖2是本發明實施例的震盪器的方塊圖。
圖3是本發明實施例的比較器模組的電路圖。
圖4是本發明實施例的參考電壓/電流產生電路、第一電壓產生電路與第二電壓產生電路的電路圖。
現在將詳細參考本發明的示範實施例，其示範實施例會在附圖中被繪示出。在可能的情況下，在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外，示範實施例的做法僅是本發明的設計概念的實現方式的一者，下述的該等示範皆非用於限定本發明。
本發明實施例提供一種用於震盪器的比較器模組，此比較器模組具有兩個獨立比較器組合後的功能，且電路設計上共用同一個偏壓電流源，使得震盪器的操作電流可以減少，故能夠有效地減少電路面積與減少功率消耗。進一步地，由於先前技術的兩個比較器分別是比較第一電壓與參考電壓以及比較第二電壓與參考電壓，且第一電壓與第二電壓為邏輯高準位的時間點不相同，故可以三個電晶體設計出兩個等效差動對，並讓三個電晶體共用一個偏壓電流源。在其中一個時間點，接收第一電壓與參考電壓的兩個電晶體形成其中一個差動對，並根據會根據各電晶體之閘極接收的電壓大小競爭使用共用的偏壓電流，故具有一個比較器的效果。在其中另一個時間點，接收第二電壓與參考電壓的兩個電晶體形成其中另一個差動對，並根據會根據各電晶體之閘極接收的電壓大小競爭使用共用的偏壓電流，故具有另一個比較器的效果。
首先，請參照圖2，圖2是本發明實施例的震盪器的方塊圖。震盪器包括比較器模組21與輸出級電路22。比較器模組21接收第一電壓VC1、第二電壓VC2與參考電壓VREF，因為比較器模組21是用於震盪器2中，因此，第一電壓VC1與第二電壓VC2為邏輯高準位的時間點會不相同。進一步地，第一電壓VC1為對第一電容進行充放電的第一電容的一端上的電壓(本身為三角波信號)，以及第 二電壓VC2為對第二電容充放電的第二電容的一端上的電壓(本身為三角波信號)。
在第一電容進行充電或放電時，若第一電壓VC1大於參考電壓VREF，則比較器模組21輸出的第一比較結果信號VS會是邏輯高準位，反之，比較器模組21輸出的第一比較結果信號VS會是邏輯低準位。在第二電容進行充電或放電時，若第二電壓VC2大於參考電壓VREF，則比較器模組21輸出的第二比較結果信號VR會是邏輯高準位，反之，比較器模組21輸出的第二比較結果信號VR會是邏輯低準位。第一比較結果信號VS與第二比較結果信號VR不會在同一個時間為邏輯高準位。
輸出級電路22用於根據第一比較結果信號VS與第二比較結果信號VR輸出電壓VOSC。在第一比較結果信號VS由邏輯低準位變成邏輯高準位時，輸出級電路22輸出的電壓VOSC為邏輯高準位，以及在第二比較結果信號VR由邏輯低準位變成邏輯高準位時，輸出級電路22輸出的電壓VOSC為邏輯低準位。第一比較結果信號VS與第二比較結果信號VR是週期性地由邏輯低準位變成邏輯高準位，故電壓VOSC為震盪信號。另外，輸出級電路22可以由設定-重置門閂(SR latch)實現。設定-重置門閂的設定輸入端與重置輸入端分別接收第一比較結果信號VS與第二比較結果信號VR，且設定-重置門閂的輸出端用於輸出震盪信號(電壓VOSC)。
請接著參照圖2與圖3，圖3是本發明實施例的比較器模組的電路圖。圖2的比較器模組21可以採用圖3的架構，且比較器模組21包括偏壓電流產生電路31、偏壓電流源32與三個電晶體(分別為第一電晶體M1、第二電晶體M2與第三電晶體M3)。偏壓電流產生電路31具有第一端、第二端與第三端。第一電晶體M1電性連接偏壓電流產生電路31的第一端與偏壓電流源32之間，並用於接收參考電壓VREF。第二電晶體M2電性連接偏壓電流產生電路31的第二端與偏壓 電流源32之間，並用於接收第一電壓VC1。第三電晶體M3電性連接偏壓電流產生電路31的第二端與偏壓電流源32之間，並用於接收第二電壓VC2。
偏壓電流產生電路31用於接收供應電壓VDD以藉此產生偏壓電流(包括流過第一電晶體M1的第一偏壓子電流與流過第二電晶體M2或第三電晶體M3的第二偏壓子電流)。偏壓電流源32用於汲取偏壓電流(即接收第一偏壓子電流與第二偏壓子電流)。由於參考電壓VREF的做用，第一電晶體M1導通，以使偏壓電流的第一偏壓子電流流向偏壓電流源32。當第一電壓VC1大於參考電壓VREF時，第二電晶體M2導通，以使偏壓電流的第二偏壓子電流流向偏壓電流源32。當第二電壓VC2大於參考電壓VREF時，第三電晶體M3導通，以使偏壓電流的第二偏壓子電流流向偏壓電流源32。如前面所述，第一電壓VC1與第二電壓VC2為邏輯高準位的時間點會不相同，故第二電晶體M2與第三電晶體M3導通的時間不同。另外，偏壓電流產生電路31第二端與第三端分別用於產生第一比較結果信號VS與第二比較結果信號VR。
於本發明實施例中，比較器模組21還包括第一反相器INV1與第二反相器INV2。第一反相器INV1電性連接偏壓電流產生電路31的第二端，並取偏壓電流產生電路31的第二端上的電壓信號的反相信號來輸出第一比較結果信號VS。第一反相器INV1電性連接偏壓電流產生電路31的第二端，並取偏壓電流產生電路31的第二端上的電壓信號的反相信號來輸出第一比較結果信號VS。第二反相器INV2電性連接偏壓電流產生電路31的第三端，並取偏壓電流產生電路31的第三端上的電壓信號的反相信號來輸出第二比較結果信號VR。第一反相器INV1與第二反相器INV2非比較器模組21的必要元件，在其他實施例中，可以使用緩衝器替換，或可以直接移除。
第一電晶體M1、第二電晶體M2與第三電晶體M3的每一者為NMOS電晶體。第一電晶體M1的閘極、汲極與源極分別接收參考電壓VREF、電 性連接偏壓電流產生電路31的第一端與電性連接偏壓電流源32。第二電晶體M2的閘極、汲極與源極分別接收第一電壓VC1、電性連接偏壓電流產生電路31的第二端與電性連接偏壓電流源32。第三電晶體M3的閘極、汲極與源極分別接收第二電壓VC2、電性連接偏壓電流產生電路31的第三端與電性連接偏壓電流源32。於此實施例中，當第一電壓VC1上升時，第二電壓VC2為低電壓(例如，接地電壓)，且第三電晶體M3未導通；當第二電壓VC2上升時，第一電壓VC1為低電壓(例如，接地電壓)，且第二電晶體M2未導通。
偏壓電流產生電路31包括第四電晶體M4、第五電晶體M5與第六電晶體M6。第四電晶體M4、第五電晶體M5與第六電晶體M6的每一者為PMOS電晶體。第四電晶體M4的源極、第五電晶體M5的源極與第六電晶體M6的源極接收供應電壓VDD。第四電晶體M4的汲極、第五電晶體M5的汲極與第六電晶體M6的汲極分別電性連接偏壓電流產生電路31的第一端、第二端與第三端，以及第四電晶體M4的閘極電性連接第四電晶體M4的汲極、第五電晶體M5的閘極與第六電晶體M6的閘極。
請參照圖2、圖3與圖4，圖4是本發明實施例的參考電壓/電流產生電路、第一電壓產生電路與第二電壓產生電路的電路圖。震盪器2更可以包括參考電壓/電流產生電路41、充電電流產生電路42、第一電壓產生電路43與第二電壓產生電路44。參考電壓/電流產生電路41電性連接比較器模組21的第一電晶體M1，並用於提供參考電壓VREF與參考電流IREF。充電電流產生電路42電性連接參考電壓/電流產生電路41，並用於根據參考電流IREF產生充電電流ICHG。
第一電壓產生電路43電性連接充電電流產生電路42，並根據第一控制信號與第二控制信號接收充電電流ICHG以對第一電壓產生電路43的第一電容C1進行充電或對第一電容C1進行放電，以藉此於第一電容C1的一端提供第一電壓VC1。第二電壓產生電路44電性連接充電電流產生電路42，並根據第一控制 信號與第二控制信號接收充電電流ICHG以對第二電壓產生電路44的第二電容C2進行充電或對第二電容C2進行放電，以藉此於第二電容C2的一端提供第二電壓VC2。當第一電容C1在充電時，第二電容C2在放電，以及當第一電容C1在放電時，第二電容C2在充電。
進一步地，參考電壓/電流產生電路41與充電電流產生電路42可以下述實現方式完成。參考電壓/電流產生電路41包括運算放大器AMP、第七電晶體M7與至少一電阻(串聯的多個電阻RF、RP、RN，其中電阻RN的一端電性連接低電壓，例如接地電壓)，且充電電流產生電路42包括第八電晶體M8。第七電晶體M7與第八電晶體M8的每一者為PMOS電晶體，運算放大器AMP的負輸入端接收能隙電壓VBG，第七電晶體M7的閘極與第八電晶體M8的閘極電性連接所述運算放大器的輸出端，第七電晶體M7的源極與第八電晶體M8的源極接收供應電壓VDD，第七電晶體M7的汲極電性連接所述運算放大器AMP的正輸入端與電阻RF的一端，電阻RF的一端用於提供參考電壓VREF，以及第八電晶體M8的汲極電性連接第一電壓產生電路43與第二電壓產生電路44，並用於提供充電電流ICHG。
第一電壓產生電路43與第二電壓產生電路44可以以下述方式實現。第一電壓產生電路43包括第一電容C1、第一開關S1與第二開關S2，以及第二電壓產生電路44包括第二電容C2、第三開關S3與第四開關S4。第一開關S1電性連接於充電電流產生電路42與第一電容C1之間，且根據接收的第一控制信號決定是否導通，以提供充電電流ICHG給第一電容C1進行充電，以及第二開關S2電性連接於第一電容C1與低電壓(例如，接地電壓)之間，且根據接收的第二控制信號決定是否導通，以對第一電容C1放電。第三開關S3電性連接於充電電流產生電路42與第二電容C2之間，且根據接收的第二控制信號決定是否導通，以提供充電電流ICHG給第二電容C2進行充電，以及第四開關S4電性連接於第二電容 C2與低電壓之間，且根據接收的第一控制信號決定是否導通，以對第二電容C2放電。進一步地，第二控制信號可以為反相的第一控制信號。
綜合以上所述，本發明實施例提供的用於震盪器的比較器模組係將兩個獨立的比較器進行整合，以減少多個電晶體，並共用一個偏壓電流源。據此，相較於先前技術，本發明實施例之比較器模組與使用此比較器模組的震盪器都具有較少的電路面積、較低的操作電流消耗與較低的功率消耗，且符合目前電子產品之節能省碳與輕薄短小的趨勢。
應當理解，本文描述的示例和實施例僅用於說明目的，並且鑑於其的各種修改或改變將被建議給本領域技術人員，並且將被包括在本申請的精神和範圍以及所附權利要求的範圍內。
21:比較器模組
31:偏壓電流產生電路
32:偏壓電流源
M1:第一電晶體
M2:第二電晶體
M3:第三電晶體
M4:第四電晶體
M5:第五電晶體
M6:第六電晶體
INV1:第一反相器
INV2:第二反相器
VC1:第一電壓
VC2:第二電壓
VREF:參考電壓
VS:第一比較結果信號
VR:第二比較結果信號
VOSC:電壓
VDD:供應電壓

Claims (4)

  1. 一種震盪器，包括：比較器模組；輸出級電路，用於接收所述第一比較結果信號與所述第二比較結果信號，以藉此產生震盪信號；參考電壓/電流產生電路，電性連接所述第一電晶體，用於提供所述參考電壓與參考電流；充電電流產生電路，電性連接所述參考電壓/電流產生電路，用於根據所述參考電流產生充電電流；第一電壓產生電路，電性連接所述充電電流產生電路，根據第一控制信號與第二控制信號接收所述充電電流以對所述第一電壓產生電路的第一電容進行充電或對所述第一電容進行放電，以藉此於所述第一電容的一端提供所述第一電壓；以及第二電壓產生電路，電性連接所述充電電流產生電路，根據所述第一控制信號與所述第二控制信號接收所述充電電流以對所述第二電壓產生電路的第二電容進行充電或對所述第二電容進行放電，以藉此於所述第二電容的一端提供所述第二電壓；其中所述比較器模組，包括：偏壓電流產生電路，具有第一端、第二端與第三端，用於接收供應電壓以藉此產生偏壓電流；偏壓電流源(bias current source)，用於汲取所述偏壓電流； 第一電晶體，電性連接所述第一端與所述偏壓電流源之間，用於接收參考電壓；第二電晶體，電性連接所述第二端與所述偏壓電流源之間，用於接收第一電壓；以及第三電晶體，電性連接所述第二端與所述偏壓電流源之間，用於接收第二電壓；其中透過所述參考電壓作為偏壓使所述第一電晶體導通，以使所述偏壓電流的第一偏壓子電流流向所述偏壓電流源，且根據所述參考電壓、所述第一電壓與所述第二電壓使所述第二電晶體與所述第三電晶體的其中一者導通，以使所述偏壓電流的第二偏壓子電流通過所述第二電晶體與所述第三電晶體中導通的一者流至所述偏壓電流源；其中所述第二端與所述第三端分別用於產生第一比較結果信號與第二比較結果信號其中所述參考電壓/電流產生電路包括運算放大器、第七電晶體與至少一電阻，以及所述充電電流產生電路包括第八電晶體；其中所述第七電晶體與所述第八電晶體的每一者為PMOS電晶體，所述運算放大器的負輸入端接收能隙電壓，所述第七電晶體的閘極與所述第八電晶體的閘極電性連接所述運算放大器的輸出端，所述第七電晶體的源極與所述第八電晶體的源極接收所述供應電壓，所述第七電晶體的汲極電性連接所述運算放大器的正輸入端與所述至少一電阻的一端，所述至少一電阻的所述一端用於提供所述參考電壓，以及所述第八電晶體的汲極電性連接所述第一電壓產生電路與所述第二電壓產生電路，並用於提供所述充電電流。
  2. 一種震盪器，包括：比較器模組； 輸出級電路，用於接收所述第一比較結果信號與所述第二比較結果信號，以藉此產生震盪信號；參考電壓/電流產生電路，電性連接所述第一電晶體，用於提供所述參考電壓與參考電流；充電電流產生電路，電性連接所述參考電壓/電流產生電路，用於根據所述參考電流產生充電電流；第一電壓產生電路，電性連接所述充電電流產生電路，根據第一控制信號與第二控制信號接收所述充電電流以對所述第一電壓產生電路的第一電容進行充電或對所述第一電容進行放電，以藉此於所述第一電容的一端提供所述第一電壓；以及第二電壓產生電路，電性連接所述充電電流產生電路，根據所述第一控制信號與所述第二控制信號接收所述充電電流以對所述第二電壓產生電路的第二電容進行充電或對所述第二電容進行放電，以藉此於所述第二電容的一端提供所述第二電壓；其中所述比較器模組更包括：偏壓電流產生電路，具有第一端、第二端與第三端，用於接收供應電壓以藉此產生偏壓電流；偏壓電流源(bias current source)，用於汲取所述偏壓電流；第一電晶體，電性連接所述第一端與所述偏壓電流源之間，用於接收參考電壓；第二電晶體，電性連接所述第二端與所述偏壓電流源之間，用於接收第一電壓； 第三電晶體，電性連接所述第二端與所述偏壓電流源之間，用於接收第二電壓；第一反相器，電性連接所述第二端，用於輸出所述第一比較結果信號；以及第二反相器，電性連接所述第三端，用於輸出所述第二比較結果信號；其中所述參考電壓/電流產生電路包括運算放大器、第七電晶體與至少一電阻，以及所述充電電流產生電路包括第八電晶體；其中所述第七電晶體與所述第八電晶體的每一者為PMOS電晶體，所述運算放大器的負輸入端接收能隙電壓，所述第七電晶體的閘極與所述第八電晶體的閘極電性連接所述運算放大器的輸出端，所述第七電晶體的源極與所述第八電晶體的源極接收所述供應電壓，所述第七電晶體的汲極電性連接所述運算放大器的正輸入端與所述至少一電阻的一端，所述至少一電阻的所述一端用於提供所述參考電壓，以及所述第八電晶體的汲極電性連接所述第一電壓產生電路與所述第二電壓產生電路，並用於提供所述充電電流。
  3. 一種震盪器，包括：比較器模組；輸出級電路，用於接收所述第一比較結果信號與所述第二比較結果信號，以藉此產生震盪信號；參考電壓/電流產生電路，電性連接所述第一電晶體，用於提供所述參考電壓與參考電流； 充電電流產生電路，電性連接所述參考電壓/電流產生電路，用於根據所述參考電流產生充電電流；第一電壓產生電路，電性連接所述充電電流產生電路，根據第一控制信號與第二控制信號接收所述充電電流以對所述第一電壓產生電路的第一電容進行充電或對所述第一電容進行放電，以藉此於所述第一電容的一端提供所述第一電壓；以及第二電壓產生電路，電性連接所述充電電流產生電路，根據所述第一控制信號與所述第二控制信號接收所述充電電流以對所述第二電壓產生電路的第二電容進行充電或對所述第二電容進行放電，以藉此於所述第二電容的一端提供所述第二電壓；其中所述比較器模組包括：偏壓電流產生電路，具有第一端、第二端與第三端，用於接收供應電壓以藉此產生偏壓電流；偏壓電流源(bias current source)，用於汲取所述偏壓電流；第一電晶體，電性連接所述第一端與所述偏壓電流源之間，用於接收參考電壓；第二電晶體，電性連接所述第二端與所述偏壓電流源之間，用於接收第一電壓；以及第三電晶體，電性連接所述第二端與所述偏壓電流源之間，用於接收第二電壓；其中透過所述參考電壓作為偏壓使所述第一電晶體導通，以使所述偏壓電流的第一偏壓子電流流向所述偏壓電流源，且根據所述參考電壓、所述第一電 壓與所述第二電壓使所述第二電晶體與所述第三電晶體的其中一者導通，以使所述偏壓電流的第二偏壓子電流通過所述第二電晶體與所述第三電晶體中導通的一者流至所述偏壓電流源；其中所述第二端與所述第三端分別用於產生第一比較結果信號與第二比較結果信號，其中所述參考電壓/電流產生電路包括運算放大器、第七電晶體與至少一電阻，以及所述充電電流產生電路包括第八電晶體；其中所述第七電晶體與所述第八電晶體的每一者為PMOS電晶體，所述運算放大器的負輸入端接收能隙電壓，所述第七電晶體的閘極與所述第八電晶體的閘極電性連接所述運算放大器的輸出端，所述第七電晶體的源極與所述第八電晶體的源極接收所述供應電壓，所述第七電晶體的汲極電性連接所述運算放大器的正輸入端與所述至少一電阻的一端，所述至少一電阻的所述一端用於提供所述參考電壓，以及所述第八電晶體的汲極電性連接所述第一電壓產生電路與所述第二電壓產生電路，並用於提供所述充電電流；其中所述第一電晶體、所述第二電晶體與所述第三電晶體的每一者為NMOS電晶體，所述第一電晶體的閘極、汲極與源極分別接收所述參考電壓、電性連接所述第一端與電性連接所述偏壓電流源，所述第二電晶體的閘極、汲極與源極分別接收所述第一電壓、電性連接所述第二端與電性連接所述偏壓電流源，以及所述第三電晶體的閘極、汲極與源極分別接收所述第二電壓、電性連接所述第三端與電性連接所述偏壓電流源。
  4. 一種震盪器，包括：比較器模組； 輸出級電路，用於接收所述第一比較結果信號與所述第二比較結果信號，以藉此產生震盪信號；參考電壓/電流產生電路，電性連接所述第一電晶體，用於提供所述參考電壓與參考電流；充電電流產生電路，電性連接所述參考電壓/電流產生電路，用於根據所述參考電流產生充電電流；第一電壓產生電路，電性連接所述充電電流產生電路，根據第一控制信號與第二控制信號接收所述充電電流以對所述第一電壓產生電路的第一電容進行充電或對所述第一電容進行放電，以藉此於所述第一電容的一端提供所述第一電壓；以及第二電壓產生電路，電性連接所述充電電流產生電路，根據所述第一控制信號與所述第二控制信號接收所述充電電流以對所述第二電壓產生電路的第二電容進行充電或對所述第二電容進行放電，以藉此於所述第二電容的一端提供所述第二電壓；其中所述的比較器模組包括：偏壓電流產生電路，具有第一端、第二端與第三端，用於接收供應電壓以藉此產生偏壓電流；偏壓電流源(bias current source)，用於汲取所述偏壓電流；第一電晶體，電性連接所述第一端與所述偏壓電流源之間，用於接收參考電壓；第二電晶體，電性連接所述第二端與所述偏壓電流源之間，用於接收第一電壓；以及 第三電晶體，電性連接所述第二端與所述偏壓電流源之間，用於接收第二電壓；其中透過所述參考電壓作為偏壓使所述第一電晶體導通，以使所述偏壓電流的第一偏壓子電流流向所述偏壓電流源，且根據所述參考電壓、所述第一電壓與所述第二電壓使所述第二電晶體與所述第三電晶體的其中一者導通，以使所述偏壓電流的第二偏壓子電流通過所述第二電晶體與所述第三電晶體中導通的一者流至所述偏壓電流源；其中所述參考電壓/電流產生電路包括運算放大器、第七電晶體與至少一電阻，以及所述充電電流產生電路包括第八電晶體；其中所述第七電晶體與所述第八電晶體的每一者為PMOS電晶體，所述運算放大器的負輸入端接收能隙電壓，所述第七電晶體的閘極與所述第八電晶體的閘極電性連接所述運算放大器的輸出端，所述第七電晶體的源極與所述第八電晶體的源極接收所述供應電壓，所述第七電晶體的汲極電性連接所述運算放大器的正輸入端與所述至少一電阻的一端，所述至少一電阻的所述一端用於提供所述參考電壓，以及所述第八電晶體的汲極電性連接所述第一電壓產生電路與所述第二電壓產生電路，並用於提供所述充電電流；其中所述第一電晶體、所述第二電晶體與所述第三電晶體的每一者為NMOS電晶體，所述第一電晶體的閘極、汲極與源極分別接收所述參考電壓、電性連接所述第一端與電性連接所述偏壓電流源，所述第二電晶體的閘極、汲極與源極分別接收所述第一電壓、電性連接所述第二端與電性連接所述偏壓電流源，以及所述第三電晶體的閘極、汲極與源極分別接收所述第二電壓、電性連接所述第三端與電性連接所述偏壓電流源； 其中所述偏壓電流產生電路包括第四電晶體、第五電晶體與第六電晶體，所述第四電晶體、所述第五電晶體與所述第六電晶體的每一者為PMOS電晶體，所述第四電晶體的源極、所述第五電晶體的源極與所述第六電晶體的源極接收所述供應電壓，所述第四電晶體的汲極、所述第五電晶體的汲極與所述第六電晶體的汲極分別電性連接所述第一端、所述第二端與所述第三端，以及所述第四電晶體的閘極電性連接所述第四電晶體的汲極、所述第五電晶體的閘極與所述第六電晶體的閘極。
TW111121823A 2022-06-13 2022-06-13 比較器模組與使用其的震盪器 TWI803346B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111121823A TWI803346B (zh) 2022-06-13 2022-06-13 比較器模組與使用其的震盪器
CN202210927248.7A CN117277965A (zh) 2022-06-13 2022-08-03 比较器模块与使用其的振荡器
US17/979,520 US20230402998A1 (en) 2022-06-13 2022-11-02 Comparator module and oscillator using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111121823A TWI803346B (zh) 2022-06-13 2022-06-13 比較器模組與使用其的震盪器

Publications (2)

Publication Number Publication Date
TWI803346B true TWI803346B (zh) 2023-05-21
TW202349856A TW202349856A (zh) 2023-12-16

Family

ID=87424621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121823A TWI803346B (zh) 2022-06-13 2022-06-13 比較器模組與使用其的震盪器

Country Status (3)

Country Link
US (1) US20230402998A1 (zh)
CN (1) CN117277965A (zh)
TW (1) TWI803346B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022734B1 (en) * 2008-08-25 2011-09-20 Peregrine Semiconductor Corporation Low current power detection circuit providing window comparator functionality
CN104202022A (zh) * 2014-09-01 2014-12-10 长沙景嘉微电子股份有限公司 一种新型低功耗比较器
US20190386615A1 (en) * 2018-06-15 2019-12-19 Samsung Electronics Co., Ltd. Low power rc oscillator with switched bias current
CN111787250A (zh) * 2020-06-30 2020-10-16 成都微光集电科技有限公司 比较器电路、图像感测装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022734B1 (en) * 2008-08-25 2011-09-20 Peregrine Semiconductor Corporation Low current power detection circuit providing window comparator functionality
CN104202022A (zh) * 2014-09-01 2014-12-10 长沙景嘉微电子股份有限公司 一种新型低功耗比较器
US20190386615A1 (en) * 2018-06-15 2019-12-19 Samsung Electronics Co., Ltd. Low power rc oscillator with switched bias current
CN111787250A (zh) * 2020-06-30 2020-10-16 成都微光集电科技有限公司 比较器电路、图像感测装置及方法

Also Published As

Publication number Publication date
TW202349856A (zh) 2023-12-16
US20230402998A1 (en) 2023-12-14
CN117277965A (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
US7639097B2 (en) Crystal oscillator circuit having fast start-up and method therefor
CN106374881B (zh) 一种快启动低功耗时钟振荡器
KR890005227B1 (ko) 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로
US11245360B2 (en) Oscillator circuit, chip and electronic device
US10707843B2 (en) Relaxation oscillator
CN108494385B (zh) 低频振荡电路及偏置电压和电流产生电路
CN111934657B (zh) 一种低功耗上电复位和掉电复位电路
US7889018B2 (en) Low VT dependency RC oscillator
US7280000B2 (en) Apparatus and method for reducing power consumption within an oscillator
CN114124040A (zh) 一种自适应阈值的低功耗张弛振荡电路
TWI803346B (zh) 比較器模組與使用其的震盪器
US9148132B2 (en) VDD-independent oscillator insensitive to process variation
JPH06177719A (ja) クロック発生回路
CN110739942A (zh) 一种上电复位电路
TW202408161A (zh) 具有溫度補償的低功耗振盪電路及電子裝置
CN113381732B (zh) 双比较器控制的低功耗松弛振荡器及工作方法
CN214846435U (zh) 基准电压产生电路和振荡器
CN108599745B (zh) 单电容占空比可控振荡器
CN110492846B (zh) 超低功耗弛张振荡器及控制方法
CN108649928B (zh) 一种频率和占空比自由可调的振荡器电路
CN116527019B (zh) 一种片内振荡器电路
CN113258878B (zh) 振荡器
CN116599465B (zh) 一种振荡器电路及存储芯片
CN110943496B (zh) 一种充放电电路及振荡器
CN110890865B (zh) 一种自激多谐振荡器电路