KR930004585Y1 - 구형파 발생회로 - Google Patents
구형파 발생회로 Download PDFInfo
- Publication number
- KR930004585Y1 KR930004585Y1 KR2019890009638U KR890009638U KR930004585Y1 KR 930004585 Y1 KR930004585 Y1 KR 930004585Y1 KR 2019890009638 U KR2019890009638 U KR 2019890009638U KR 890009638 U KR890009638 U KR 890009638U KR 930004585 Y1 KR930004585 Y1 KR 930004585Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- type transistor
- inverter
- potential signal
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안의 구형파 발생회로도.
제2도는 제1도의 각부 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 비교기 2 : 인버터부
3 : 플립플롭 MP1-MP3 : P형 트랜지스터
I1-I4 : 인버터 MN1-MN4 : N형 트랜지스터
R1-R2 : 저항 C1 : 콘덴서
본 고안은 구형파 발생회로에 관한 것으로, 특히 저항, 콘덴서의 충방전특성의 톱니파형을 구형파로 변환시킬 수 있게한 구형파 발생회로에 관한 것이다.
일반적으로 타이머, 클럭발생기, 오실레이터등의 내부 회로에 구형파 발생회로가 사용되어진다. 그런데, 종래의 구형파 발생회로는 복잡하게 구성되므로 그의 적용이 어려워질 뿐아니라 원가상승의 요인이 되는 결점이 있었다.
본 고안은 이러한 종래의 결점을 감안하여, 저항, 콘덴서의 충방전 특성을 이용하여 간단한 구조의 구형파 발생회로를 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 본 고안의 구형파 생성회로도로서, 이에 도시한 바와같이 전원단자(VDD)에 접속된 저항(R1) 및 콘덴서(C1)의 접속점을 P형 트랜지스터(MP1, MP2)및 N형 트랜지스터(MN1, MN2)로 구성되어 비반전 입력단자(a)에 기준전압(Vref)이 인가되는 비교기(1)의 비반전입력단자(b)에 접속함과 아울러 P형 트랜지스터(MP3) 및 N형 트랜지스터(MN3)로 구성된 인버터부(3)의 입력측에 접속하고, 다시 저항(R2)을 통해 N형 트랜지스터(MN4)의 드레인에 접속하며, 상기 비교기(1)의 출력단자(C)를 인버터(I1, I2)을 통해 낸드게이트(ND1, ND2)로 구성된 플립플롭(3)의 세트단자에 접속함과 아울러 상기 인버터부(3)의 출력측을 인버터(I3)를 통해 플립플롭(3)의 리세트단자에 접속하며, 이 플립프롭(3)의 출력단자(Q)를 구형파 출력단자(OUT)에 접속하고, 출력단자를 인버터(I4)를 통해 상기 N형 트랜지스터(MN4)의 게이트에 접속하여 구성한 것으로, 이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
기준전압(Vref)이 인가되고, 전원단자(VDD)에 전원이 인가되면, 그 전원이 인가되는 초기에 콘덴서(C1)에 충전전압이 없게 되므로 인버터부(3)의 N형 트랜지스터(MN3)가 오프되어 그의 출력측에 고전위신호가 출력되고, 이 고전위신호는 인버터(I3)에 저전위신호로 반전되어 플립플롭(3)의 리세트단자에 인가되므로 고플립플롭(3)은 리세트되어 그의 출력단자인 낸드게이트(ND2)의 출력단자에 고전위신호가 출력된다. 이 고전위신호는 인버터(I4)에서 저전위신호로 반전되어 N형 트랜지스터(MN4)의 게이트에 인가되므로 그 N형 트랜지스터(MN4)는 오프상태로 유지된다.
또한, 이때 비교기(1)의 반전입력단자(b)에 인가되는 전압이 그의 비반전입력단자(a)에 인가되는 기준전압(Vref)보다 낮아 N형 트랜지스터(MN1)는 온되고, N형 트랜지스터(MN2)는 오프되어 그 비교기(1)의 출력단자(C)에 고전위신호가 출력된다. 이 고전위신호는 인버터(I1)에서 저전위신호로 반전되고, 인버터(I2)에서 다시 고전위신호로 반전되어 플립플롭(3)의 세트단자인 낸드게이트(ND1)의 일측 입력단자에 인가되고, 이때 그의 타측입력단자에도 상기 낸드게이트(ND2)에서 출력된 고전위신호가 인가되고 있으므로 그의 출력단자인 플립플롭(3)의 출력단자(Q)에 저전위신호가 출력된다.
이후, 시간이 경과됨에 따라 콘덴서(C1)의 충전전압이 증가되어 비교기(1)의 반전입력단(b)에 인가되는 전압이 그의 비반전입력단자(a)에 인가되고 있는 기준전압(Vref)보다 높아지게되고, 그 비교기(1)의 N형 트랜지스터(MN1)는 오프되고, N형 트랜지스터(MN2)는 온되어 그의 출력단자(C)에 저전위신호가 출력된다.
이 저전위신호는 인버터(I1, I2)를 통해 플립플롭(3)의 세트단자에 인가되므로 그 플립플롭(3)은 세트되어 그의 출력단자(Q)에 제2도에 도시된 바와같이 고전위신호가 출력된다.
그리고, 이때 인버터부(3)의 N형 트랜지스터(MN3)가 도통되어 그의 출력측에 저전위신호가 출력되고, 이 저전위신호는 인버터(I3)에서 고전위신호로 반전되어 플립플롭(3)의 리세트단자인 낸드게이트(ND2)의 일측입력단자에 인가되고, 그의 타측입력단자에는 낸드게이트(ND1)에서 출력되는 고전위신호가 인가되므로 그의 출력단자에 저전위신호가 출력되고, 이 저전위신호는 인버터(I4)에서 고전위신호로 반전되어 N형 트랜지스터(MN4)의 게이트에 인가되므로 그 N형 트랜지스터(MN4)는 도통된다.
따라서, 이때부터 상기 콘덴서(C1)의 충전전압은 저항(R2) 및 N형 트랜지스터(MN4)를 통해 방전된다.
이 방전은 그 콘덴서(C1)의 충전전압이 감소하여 인버터부(3)의 N형 트랜지스터(MN3)가 오프될때까지 이루어진다.
즉, 인버터부(3)의 N형 트랜지스터(MN3)가 오프되어 그의 출력측에 고전위신호가 출력되면, 상기와 같이 플립플롭(3)는 리세트되어 그의 출력잔자(Q)에 저전위신호가 출력되고, 출력단자에 고전위가 출력된다.
이와같이 충방전이 계속 이루어지면서 구형파 출력단자(OUT)에는 제2도에 도시된 바와같이 구형파가 출력되어 진다.
이상에서 상세히 설명한 바와같이 저항 및 콘덴서의 충방전 특성을 이용하여 구형파를 발생시키게 되므로 그의 구조가 대단히 간단해지고, 원가절감에 기여할 수 있으며, 제품의 신뢰성이 향상되는 이점이 있게된다.
Claims (1)
- 전원단자(VDD)에 접속된 저항(R1) 및 콘덴서(C1)의 접속점을 P형 트랜지스터(MP1, MP2) 및 N형 트랜지스터(MN1, MN2)로 구성되어 비반전입력단자(a)에 기준전압(Vref)이 인가되는 비교기(1)의 반전입력단자(b)에 접속함과 아울러 인버터부(3)의 입력측에 접속하고, 다시 저항(R2)을 통해 N형 트랜지스터(MN4)의 드레인에 접속하며, 상기 비교기(1)의 출력단자(C)및 상기 인버터부(3)의 출력측을 인버터(I1, I2), (I3)를 각기 통해 플립플롭(3)의 세트 및 리세트단자 에 접속하며, 이 플립플롭(3)의 출력단자(Q)를 구형파 출력단자(OUT)에 접속하고, 출력단자를 인버터(I4)를 통해 상기 N형 트랜지스터(MN4)의 게이트에 접속하여 구성된 것을 특징으로 하는 구형파 발생회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890009638U KR930004585Y1 (ko) | 1989-06-30 | 1989-06-30 | 구형파 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890009638U KR930004585Y1 (ko) | 1989-06-30 | 1989-06-30 | 구형파 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910001728U KR910001728U (ko) | 1991-01-25 |
KR930004585Y1 true KR930004585Y1 (ko) | 1993-07-21 |
Family
ID=19287873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019890009638U KR930004585Y1 (ko) | 1989-06-30 | 1989-06-30 | 구형파 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930004585Y1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100625042B1 (ko) * | 2004-12-15 | 2006-09-21 | (주)삼주엔지니어링 건축사사무소 | 축전지식 건축용 시멘트 혼합기 |
KR100625041B1 (ko) * | 2004-12-15 | 2006-09-21 | (주)삼주엔지니어링 건축사사무소 | 유압을 이용한 정·역 회전식 건축용 시멘트 혼합기 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100424311B1 (ko) * | 2001-12-17 | 2004-03-24 | 엘지전자 주식회사 | 구형파 발생기 및 그 발생방법 |
-
1989
- 1989-06-30 KR KR2019890009638U patent/KR930004585Y1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100625042B1 (ko) * | 2004-12-15 | 2006-09-21 | (주)삼주엔지니어링 건축사사무소 | 축전지식 건축용 시멘트 혼합기 |
KR100625041B1 (ko) * | 2004-12-15 | 2006-09-21 | (주)삼주엔지니어링 건축사사무소 | 유압을 이용한 정·역 회전식 건축용 시멘트 혼합기 |
Also Published As
Publication number | Publication date |
---|---|
KR910001728U (ko) | 1991-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4716322A (en) | Power-up control circuit including a comparator, Schmitt trigger, and latch | |
US7212059B2 (en) | Level shift circuit | |
KR890001290A (ko) | Mos 기법의 집적회로용 파워링 회로 | |
US5300823A (en) | Internal voltage dropping circuit for semiconductor device | |
KR920017237A (ko) | 기판 바이어스 발생장치 | |
CN108566163A (zh) | 一种振荡器电路 | |
CN108933581A (zh) | 一种振荡器电路 | |
KR930003551A (ko) | 순간 테스트 모드 지정회로 | |
KR880005750A (ko) | 제어펄스 발생회로 | |
KR930004585Y1 (ko) | 구형파 발생회로 | |
KR100202174B1 (ko) | 파우어 온 리세트 신호 발생 회로 | |
US10601408B2 (en) | Low frequency oscillator with ultra-low short circuit current | |
JPS61222318A (ja) | パワ−オンリセツト回路 | |
JPS5930340B2 (ja) | バイアス電圧発生装置 | |
KR100618688B1 (ko) | 파워업 회로 | |
JPH0472912A (ja) | パワーオンリセット回路 | |
US5886550A (en) | Integrated circuit built-in type supply power delay circuit | |
KR950022103A (ko) | 전압 온 리세트회로 | |
KR100231139B1 (ko) | 리세트 신호 발생 회로 | |
CN110943496B (zh) | 一种充放电电路及振荡器 | |
KR930024018A (ko) | 반도체 장치 | |
CN116599465B (zh) | 一种振荡器电路及存储芯片 | |
CN110943497B (zh) | 一种充放电电路及振荡器 | |
JPS5570128A (en) | Oscillator circuit | |
JPH0446011B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20030620 Year of fee payment: 11 |
|
EXPY | Expiration of term |