KR880005750A - 제어펄스 발생회로 - Google Patents

제어펄스 발생회로 Download PDF

Info

Publication number
KR880005750A
KR880005750A KR870009204A KR870009204A KR880005750A KR 880005750 A KR880005750 A KR 880005750A KR 870009204 A KR870009204 A KR 870009204A KR 870009204 A KR870009204 A KR 870009204A KR 880005750 A KR880005750 A KR 880005750A
Authority
KR
South Korea
Prior art keywords
control pulse
voltage
power supply
circuit
generating means
Prior art date
Application number
KR870009204A
Other languages
English (en)
Other versions
KR900005792B1 (ko
Inventor
히데오 가도오
히로시 이와하시
마사미찌 아사노
아끼라 나리다
신이찌 기꾸지
Original Assignee
와다리 스기이찌로
가부시기가이샤 도시바
야마모도 히로시
도시바 마이콤 엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다리 스기이찌로, 가부시기가이샤 도시바, 야마모도 히로시, 도시바 마이콤 엔지니어링 가부시끼가이샤 filed Critical 와다리 스기이찌로
Publication of KR880005750A publication Critical patent/KR880005750A/ko
Application granted granted Critical
Publication of KR900005792B1 publication Critical patent/KR900005792B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply

Landscapes

  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

제어펄스 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 관한 제어펄스 발생회로를 표시한 회로도.
제2(a)도는 전원전압(Vcc-Vss)의 시간경과에 따르는 입상이 비교적 온화한 경우에 있어서의, 제1도의 회로의 각 노오드(N2,N3,N7)의 전위 변화상태를 나타낸 그래프.
제2(b)도는 제2(a)도에 표시된 기간 t(700μs-800μs)에 있어서의, 제1도의 회로의 각 노오드(N2-N7)의 전위 변화상태를 확대하여 표시한 그래프.
제3도는 전원전압(Vcc-Vss)의 입상이 비교적 급격한 경우에서의, 제1도의 회로 각 노오드(N2-N7)의 전위 변화상태를 나타낸 그래프.

Claims (6)

  1. 반도체 집적회로에 공급되는 전원전압에 비례한 출력전압을 발생하는 전압발생 수단과, 상기 출력전압의 값이 소정 전압치에 도달할때에 신호 레벨이 반전하는 반전신호를 발생하는 반전수단과, 상기 반전신호의 레벨반전의 타이밍을 소정시간 지연시켜서 이 지연시간에 대응할 펄스폭을 갖는 제어 펄스를 발생하고, 이 제어펄스를 상기 반도체 직접 회로의 내부회로에 제공하는 펄스 신호 발생수단 등을 구비함을 특징으로하는 제어펄스 발생회로.
  2. 상기 전압발생수단은, 상기 제어 펄스의 신호 레벨에 맞추어서 상기 전압 발생수단의 상기 출력전압의 값을 일정 레벨로 유지하여 상기 반전수단의 동작을 안정화하는 전압유지 수단을 포함하는 것을 특징으로 하는 제1항 기재의 제어펄스 발생회로.
  3. 상기 펄스 신호 발생 수단은, 종속 접속된 복수의 CMOS 인버터와, 상기 복수 CMOS 인버터 각각의 출력단에 접속되고, 각 CMOS 인버터의 출력전위의 초기 상태를 설정하는 복수의 캐패시터 등을 포함함을 특징으로 하는 제1항 개재의 제어펄스 발생회로.
  4. 상기 복수 CMOS 인버터의 초단의 출력단과 상기 반도체 집적회로의 제1전원회로와의 사이에 상기 복수 캐패시터중, 1개가 접속되어, 상기 복수 CMOS인버터의 차단으 출력단과 상기 반도체 집적회로의 제2전원회로와의 사이에 상기 복수 캐피시터중, 기타의 1개가 접속되어 상기 제1의 전원회로와 상기 제2의 전원회로와의 사이의 전위차가 상기 전원전압에 대응하는 것을 특징으로 하는 제3항 기재의 제어펄스 발생회로.
  5. 상기 제어 펄스에 의하여 초기화될 상기 내부회로의 동작 개시 전원전압은, 상기 반전신호의 레벨 반전시에 있어서의 상기 전원전압에 대응하는 것을 특징으로 하는 제1항 기재의 제어펄스 발생회로.
  6. 상기 전압발생수단은, 서로 독립한 기판 영영에 각각 형성될 복수의 동일 도전형 MOS 트랜지스터를 포함하여, 이들 복수의 MOS 트랜지스터의 각각의 소오스 전극이 각각 상기 독립기판 영역에 개별로 접속됨을 특징으로 하는 제1항 내지 제5항중, 어느 일항 기재의 제어펄스 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870009204A 1986-10-09 1987-08-22 제어펄스 발생회로 KR900005792B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61240327A JPS6394714A (ja) 1986-10-09 1986-10-09 制御パルス信号発生回路
JP240327 1986-10-09
JP86-240327 1986-10-09

Publications (2)

Publication Number Publication Date
KR880005750A true KR880005750A (ko) 1988-06-30
KR900005792B1 KR900005792B1 (ko) 1990-08-11

Family

ID=17057826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870009204A KR900005792B1 (ko) 1986-10-09 1987-08-22 제어펄스 발생회로

Country Status (3)

Country Link
US (1) US4804929A (ko)
JP (1) JPS6394714A (ko)
KR (1) KR900005792B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453886B1 (ko) * 1997-07-29 2004-12-17 삼성전자주식회사 링 오실레이터

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2928263B2 (ja) * 1989-03-20 1999-08-03 株式会社日立製作所 半導体装置
US5039875A (en) * 1989-11-28 1991-08-13 Samsung Semiconductor CMOS power-on reset circuit
JP2563215B2 (ja) * 1990-06-20 1996-12-11 セイコー電子工業株式会社 半導体集積回路装置
US5081429A (en) * 1991-03-29 1992-01-14 Codex Corp. Voltage controlled oscillator with controlled load
JPH05259859A (ja) * 1992-02-28 1993-10-08 Oki Lsi Tekunoroji Kansai:Kk オート・クリヤー回路
JP2787639B2 (ja) * 1992-08-07 1998-08-20 三菱電機株式会社 パルス信号発生回路および半導体記憶装置
JP2663397B2 (ja) * 1994-04-07 1997-10-15 高エネルギー加速器研究機構長 電圧制御発振回路及びこれを用いた信号検出器
US5805002A (en) * 1995-01-24 1998-09-08 Ic Works, Inc. Slow transition time phase frequency detector and method
JPH09186569A (ja) * 1996-01-08 1997-07-15 Mitsubishi Electric Corp 半導体集積回路装置
JP3319559B2 (ja) * 1996-01-16 2002-09-03 株式会社東芝 オートクリア回路
US6373342B1 (en) * 2000-07-20 2002-04-16 Texas Instruments Incorporated Jitter reduction circuit
JP4712451B2 (ja) * 2005-06-13 2011-06-29 Ｈｏｙａ株式会社 電圧固定用回路
JP2010232848A (ja) * 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体メモリの内部電源のスタートアップ回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806741A (en) * 1972-05-17 1974-04-23 Standard Microsyst Smc Self-biasing technique for mos substrate voltage
JPS5518381A (en) * 1978-07-28 1980-02-08 Minami Kogyo Kk Polisher for chain saw blade
JPS5748830A (en) * 1980-09-08 1982-03-20 Pioneer Electronic Corp Power-on reset signal generating circuit
JPS60250715A (ja) * 1984-05-26 1985-12-11 Toshiba Corp パワ−・オン・リセツト回路
JPS61150515A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453886B1 (ko) * 1997-07-29 2004-12-17 삼성전자주식회사 링 오실레이터

Also Published As

Publication number Publication date
US4804929A (en) 1989-02-14
KR900005792B1 (ko) 1990-08-11
JPS6394714A (ja) 1988-04-25

Similar Documents

Publication Publication Date Title
KR930008876B1 (ko) 반도체소자의 고전압 발생회로
JPH05175793A (ja) リングオシレータ
KR880005750A (ko) 제어펄스 발생회로
KR900013380A (ko) 전압 제어회로
KR870002695A (ko) 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로
KR900010774A (ko) 백바이어스전압 발생회로
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
KR940017156A (ko) 제어 가능 지연 회로
KR960036332A (ko) 논리회로
JP2000188528A (ja) パルス発生器
KR870001505A (ko) 점화 리세트회로
KR870007512A (ko) 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
KR930020847A (ko) 기준전류 발생회로
KR850006902A (ko) 전압레벨 검출회로
KR960039328A (ko) 지연 시간 제어 회로
KR880012006A (ko) Rc 시정수를 이용한 가변 클럭 지연회로
KR960019978A (ko) 펄스 발생기
JPH05299982A (ja) リングオシレータ
KR890001283A (ko) 발생기 회로
KR100221658B1 (ko) 다이나믹 바이어스 회로
KR100223740B1 (ko) 반도체장치의 클럭동기회로
KR870000804A (ko) Cmos파워-온 검출회로
KR910004201B1 (ko) 지연회로
KR100188007B1 (ko) 펄스 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070731

Year of fee payment: 18

EXPY Expiration of term