KR890001283A - 발생기 회로 - Google Patents

발생기 회로 Download PDF

Info

Publication number
KR890001283A
KR890001283A KR1019880006944A KR880006944A KR890001283A KR 890001283 A KR890001283 A KR 890001283A KR 1019880006944 A KR1019880006944 A KR 1019880006944A KR 880006944 A KR880006944 A KR 880006944A KR 890001283 A KR890001283 A KR 890001283A
Authority
KR
South Korea
Prior art keywords
conductivity type
generator circuit
inverter
transistor
transistors
Prior art date
Application number
KR1019880006944A
Other languages
English (en)
Other versions
KR960006438B1 (ko
Inventor
페터 푸흐스.한스
Original Assignee
네테부쉬.피켄셔
지멘스 악티엔게젤사프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네테부쉬.피켄셔, 지멘스 악티엔게젤사프트 filed Critical 네테부쉬.피켄셔
Publication of KR890001283A publication Critical patent/KR890001283A/ko
Application granted granted Critical
Publication of KR960006438B1 publication Critical patent/KR960006438B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Control Of Eletrric Generators (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

발생기 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 기술의 발생기회로의 약식 회로도,
제2도내지 3도는 본 발명의 실시예의 약식 회로도.

Claims (7)

  1. 발생기회로의 공급 전위와 관련하여 상승되는 전압을 갖는 클럭전압을 발생하는 하나의 집적반도체회로중의 발생기회로에 있어서, 제1도의 클럭신호에 접속된 입력을 가지며 발생기회로의 출력신호인 클럭전압을 전달하는 출력을 갖는 제1의CMOS 인버터와, 제2의 크럭신호에 접속된 입력을 가지며 출력을 갖는 제2의 CMOS 인버터로 구성되며, 상기 인버터들이 소스단자를 갖는 제1의 도전형의 트랜지스터들과, 상기 소스단자와 공급전위와의 사이에 접속된 제1의 도전형의 트랜스퍼 트랜지스터와, 상기 소스단자 및 펌프신호와의 사이에 접속된 캐패시터를 가지고 있으며, 상기 트랜스퍼트랜지스터는 제2의 CMOS인버터의 상기 출력에 접속된 게이트단자를 갖고 있는 것을 특징으로 하는 방생기회로.
  2. 제1항에 있어서, 제1의 도전형의 상기 트랜지스터의 각각은 자의 소스단자에 접속된 기판영역을 갖는 것을 특징으로 하는 발생기회로.
  3. 제1항에 있어서, 제1의 도전형의 상기 트랜지스터의 각각은 적어도 발생기회로에 발생하는 최대전위만큼 높은 V자형의 전압에 접속된 기판영역을 갖는 것을 특징으로 하는 발생기회로.
  4. 제1항에 있어서, 상기 인버터는 상기 제1의 도전형과는 상반되는 제2의도전형의 다른 트랜지스터들도 가지고 있으며, 상기 트랜지스터는 기판영역과소스단자가 상호 접속되어 있음을 특징으로 하는 발생기회로;
  5. 제1항에 있어서, 상기 인버터는 상기 제1의 도전형과는 상반되는 제2의 도전형의 다른 트랜지스터도 가지고 있으며, 상기 다른 트랜지스터는 별개의 기판 바이어스 전압에 접속된 기판영역을 갖고 있는 것을 특징으로 하는 발생기회로.
  6. 제1항에 있어서, 상기 인버터는 상기 제1의 도전형과는 상반되는 제2의 도전형의 다른 트랜지스터를 가지고 있으며, 상기 제2의 도전형의 상기 트랜지스터는 내부에 상기 제1도의 도전형의 V자형을 갖는 기판을 가지며, 상기 제1의 도전형의 상기 트랜지스터의 각각은 상기 V자형에 배치된 기판 영역을 갖고 있는 것을 특징으로 하는 발생기회로.
  7. 제1항에 있어서, 상기 제1도의 도전형의 상기 트랜지스터는 각각 내부에 상기 제1의 도전형과는 상반되는 제2도의 도전형의 V자형을 갖는 기판을 가지며, 상기 인버터는 상기 V자형에 배치된 기판영역을 갖는 상기 제2의 도전형의 다른 트랜지스터도 갖고 있는 것을 특징으로 하는 발생기회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880006944A 1987-06-10 1988-06-10 발생기 회로 KR960006438B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DEP3719360 1987-06-10
DEP3719360.0 1987-06-10
DE3719360 1987-06-10

Publications (2)

Publication Number Publication Date
KR890001283A true KR890001283A (ko) 1989-03-20
KR960006438B1 KR960006438B1 (ko) 1996-05-15

Family

ID=6329420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880006944A KR960006438B1 (ko) 1987-06-10 1988-06-10 발생기 회로

Country Status (7)

Country Link
US (1) US4833343A (ko)
EP (1) EP0297276B1 (ko)
JP (1) JP2613579B2 (ko)
KR (1) KR960006438B1 (ko)
AT (1) ATE73957T1 (ko)
DE (1) DE3869229D1 (ko)
HK (1) HK106293A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1232973B (it) * 1987-12-01 1992-03-11 Sgs Microelettronica Spa Dispositivo di commutazione dell'alimentazione di tensione per memorie non volatili in tecnologia mos
KR940006998B1 (ko) * 1991-05-28 1994-08-03 삼성전자 주식회사 높은 출력 이득을 얻는 데이타 출력 드라이버
JPWO2008150033A1 (ja) * 2007-06-08 2010-08-26 国立大学法人 東京大学 エポキシドと二酸化炭素との立体選択的交互共重合
JP2009215529A (ja) * 2008-02-14 2009-09-24 Keio Gijuku ポリカーボネート樹脂の製造方法
CN104810004A (zh) * 2015-05-25 2015-07-29 合肥京东方光电科技有限公司 时钟信号生成电路、栅极驱动电路、显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092548A (en) * 1977-03-15 1978-05-30 International Business Machines Corporation Substrate bias modulation to improve mosfet circuit performance
JPS5632758A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Substrate bias generating circuit
US4460835A (en) * 1980-05-13 1984-07-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
JPS57152589A (en) * 1981-03-13 1982-09-20 Fujitsu Ltd Semiconductor memory
EP0061513B1 (de) * 1981-04-01 1984-10-10 Deutsche ITT Industries GmbH Integrierte Auswahlschaltung in CMOS-Technik für vier Potentiale und deren Vereinfachung für drei Potentiale
US4438346A (en) * 1981-10-15 1984-03-20 Advanced Micro Devices, Inc. Regulated substrate bias generator for random access memory
JPS58185091A (ja) * 1982-04-24 1983-10-28 Toshiba Corp 昇圧電圧出力回路および昇圧電圧出力回路を備えたアドレスデコ−ド回路

Also Published As

Publication number Publication date
EP0297276B1 (de) 1992-03-18
ATE73957T1 (de) 1992-04-15
JP2613579B2 (ja) 1997-05-28
JPS63316917A (ja) 1988-12-26
EP0297276A1 (de) 1989-01-04
KR960006438B1 (ko) 1996-05-15
HK106293A (en) 1993-10-15
DE3869229D1 (de) 1992-04-23
US4833343A (en) 1989-05-23

Similar Documents

Publication Publication Date Title
KR900013380A (ko) 전압 제어회로
KR900002328A (ko) 감지회로
KR910003940A (ko) 반도체집적회로
KR890013862A (ko) 전압레벨 변환회로
KR870011696A (ko) 전원전압강하회로
KR880012008A (ko) 전원절환회로
KR900002566A (ko) 버퍼회로
KR870002653A (ko) 래치 엎 현상을 감소시키는 상보형 반도체장치
KR890005977A (ko) 증폭기 장치
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR880001111A (ko) 반도체 집적회로
KR930001585A (ko) 출력 회로 및 반도체 집적 회로 장치
KR860007753A (ko) 반도체 집전회로
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR900002558A (ko) 출력회로
KR910001979A (ko) 반도체 집적 회로 장치
KR910008863A (ko) 반도체 집적회로
KR890011209A (ko) 듀일 슬로프 파형 발생회로
KR960035626A (ko) 파워 온 리셋 회로
KR880004579A (ko) 래치업 방지회로를 cmos 직접회로 장치
KR890009000A (ko) 디지탈 집적 회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR880004589A (ko) 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열
KR880011996A (ko) 차동증폭기
KR860004380A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100512

Year of fee payment: 15

EXPY Expiration of term