KR960039328A - 지연 시간 제어 회로 - Google Patents

지연 시간 제어 회로 Download PDF

Info

Publication number
KR960039328A
KR960039328A KR1019960011861A KR19960011861A KR960039328A KR 960039328 A KR960039328 A KR 960039328A KR 1019960011861 A KR1019960011861 A KR 1019960011861A KR 19960011861 A KR19960011861 A KR 19960011861A KR 960039328 A KR960039328 A KR 960039328A
Authority
KR
South Korea
Prior art keywords
circuit
delay
delay time
voltage
control
Prior art date
Application number
KR1019960011861A
Other languages
English (en)
Other versions
KR100201711B1 (ko
Inventor
다카시 세키노
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR960039328A publication Critical patent/KR960039328A/ko
Application granted granted Critical
Publication of KR100201711B1 publication Critical patent/KR100201711B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H03K2005/00039—Dc control of switching transistors having four transistors serially

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

게이트의 지연 시간을 일정하게 유지하는 회로에 있어서, 간단한 부가 회로에서 소비 전력이 작고, 정확한 지연 시간신호를 얻을 수 있는 지연 시간 제어 회로를 실현한다. 일정한 주기의 펄스를 입력하는 지연회로중 전단 지연 회로 A(11) 및 후단 지연 회로 B(12)를 설치하고, 지연 회로 A(11)에 의하여 발생하는 펄스에 의해서 리셋되며, 지연 회로 B(12)에 의하여 발생되는 펄스에 의하여 세트되는 지연 시간/듀티 변환 회로(14)를 설치하고, 듀티를 전압 레벨신호로 변환하는 적분기(15)를 설치하며, 듀티가 일정하게 되도록 지연 회로의 지연 시간을 제어하는 지연 시간 제어부(16)를 설치하고, 지연 시간의 설정치를 조정하는 지연 시간 설정 전압 DAC(17)을 설치하며, 지연 시간 제어부(16)의 지연 제어 전압으로부터 또 한쪽의 지연 제어 전압을 발생시키는 논리 임계치 전압 제어 회로(18)를 설치하고, 지연 제어 전압으로 지연 시간이 제어되는 IC 내의 일반회로인 논리 회로(18)를 설치하여 구성한다.

Description

지연 시간 제어 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로 블록도.
제2도는 본 발명의 인버터의 기본 회로도와 타이밍도.

Claims (3)

  1. 일정한 주기의 펄스를 입력하여 지연하는 직렬로 접속된 지연 회로중 전단 지연 회로 A(11) 및 후단 지연 회로 B(12)를 설치하고, 지연 회로 A(11)에 의하여 발생되는 펄스 A에 의해서 리셋되고, 지연 회로 B(12)에 의해서 발생되는 펄스 B에 의하여 세트되는 플립플롭으로 이루어지는 지연 시간/듀티 변환 회로(14)를 설치하며, 듀티를 전압 레벨 신호로 변환하는 적분기(15)를 설치하고, 듀티가 일정하게 되도록 지연 회로의 지연 시간을 제어하는 지연 시간 제어부(16)를 설치하며, 지연 시간의 설정치를 조정하는 지연 시간 설정 전압 DAC(17)을 설치하고, 지연 시간 제어부(16)의 지연 제어 전압으로부터 또 한쪽의 지연 제어 전압을 발생시키는 논리 임계치 전압 제어 회로(18)를 설치하며, 지연 제어 전압으로 지연 시간이 제어되는 IC 내의 일반 회로인 논리 회로(13)를 설치하는 것을 특징으로 하는 지연 시간 제어 회로.
  2. 제1항에 있어서, 지연 시간 제어부(16)는 적분기(15)의 출력 V1과 지연 시간 설정 전압 DAC(17)의 출력 V2을 비교하고, 지연 시간을 제어하는 전압을 발생시키는 회로를 설치하는 것을 특징으로 하는 지연 시간 제어 회로.
  3. 제1항 또는 제2항에 있어서, 논리 임계치 전압 제어 회로(18)는 전원 VDD 및 전원 VSS 및 전원 VSS의 중간치를 발생시키는 기준 전압 발생 회로(181)를 설치하고, NVcont와 PVcont가 상대적으로 전압 변동하도록 구성한 임계치 발생 회로(183)을 설치하며, 양전원의 중간치를 발생시키는 기준 전압 발생 회로(181)의 중간 전압과, NVcont와 PVcont에서 제어되는 임계치 발생 회로(183)의 중간 전압을 입력으로 하고, PVcont를 발생시키는 임계치 전압 제어 회로(182)를 설치하는 것을 특징으로 하는 지연 시간 제어 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960011861A 1995-04-28 1996-04-19 지연 시간 제어 회로 KR100201711B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12984295 1995-04-28
JP95-129842 1995-04-28

Publications (2)

Publication Number Publication Date
KR960039328A true KR960039328A (ko) 1996-11-25
KR100201711B1 KR100201711B1 (ko) 1999-06-15

Family

ID=15019590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011861A KR100201711B1 (ko) 1995-04-28 1996-04-19 지연 시간 제어 회로

Country Status (2)

Country Link
US (1) US5869992A (ko)
KR (1) KR100201711B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9128511B2 (en) 2012-08-29 2015-09-08 SK Hynix Inc. Semiconductor device and operation method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462598B1 (en) * 1996-10-28 2002-10-08 Advantest Corp. Delay time control circuit
US6092030A (en) * 1997-04-02 2000-07-18 Credence Systems Corporation Timing delay generator and method including compensation for environmental variation
US6255878B1 (en) * 1998-09-18 2001-07-03 Lsi Logic Corporation Dual path asynchronous delay circuit
US6320438B1 (en) 2000-08-17 2001-11-20 Pericom Semiconductor Corp. Duty-cycle correction driver with dual-filter feedback loop
US6642761B1 (en) * 2002-05-30 2003-11-04 Etron Technology, Inc. Interface circuit of various clock period between a fast slope signal and a very slow slope, voltage controlled delay cell
KR100936818B1 (ko) * 2002-12-09 2010-01-14 엘지디스플레이 주식회사 타이밍 컨트롤러의 리셋 회로
TW595104B (en) * 2003-09-26 2004-06-21 Sunplus Technology Co Ltd Timing-flexible flip-flop element
US7230499B2 (en) * 2005-07-18 2007-06-12 Dialog Semiconductor Gmbh Ring oscillator with constant 50% duty cycle and ground-noise insensitive

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737670A (en) * 1984-11-09 1988-04-12 Lsi Logic Corporation Delay control circuit
US4868514A (en) * 1987-11-17 1989-09-19 International Business Machines Corporation Apparatus and method for digital compensation of oscillator drift
US5223755A (en) * 1990-12-26 1993-06-29 Xerox Corporation Extended frequency range variable delay locked loop for clock synchronization
US5179303A (en) * 1991-10-24 1993-01-12 Northern Telecom Limited Signal delay apparatus employing a phase locked loop
US5554950A (en) * 1992-02-04 1996-09-10 Brooktree Corporation Delay line providing an adjustable delay in response to binary input signals
US5554946A (en) * 1994-04-08 1996-09-10 International Business Machines Corporation Timing signal generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9128511B2 (en) 2012-08-29 2015-09-08 SK Hynix Inc. Semiconductor device and operation method thereof

Also Published As

Publication number Publication date
KR100201711B1 (ko) 1999-06-15
US5869992A (en) 1999-02-09

Similar Documents

Publication Publication Date Title
KR100333576B1 (ko) 전원투입회로 및 리세트방법
US4894560A (en) Dual-slope waveform generation circuit
KR960039328A (ko) 지연 시간 제어 회로
KR950004058A (ko) 펄스폭 변조회로
KR950003648Y1 (ko) 파워 온 리세트 회로
KR880005750A (ko) 제어펄스 발생회로
EP0644655A4 (en) TIMED CIRCUIT.
US5691887A (en) Self-timing power-up circuit
KR970051107A (ko) 내부전원전압 공급장치
KR100202174B1 (ko) 파우어 온 리세트 신호 발생 회로
KR20000001016A (ko) 반도체 메모리 장치의 내부 전원전압 변환회로
JP4510271B2 (ja) パルス発生器
KR880012006A (ko) Rc 시정수를 이용한 가변 클럭 지연회로
KR860009551A (ko) 반도체 집적 회로 장치
KR980006913A (ko) 입력 누설전류가 없는 자동 모드 선택 장치
KR950022103A (ko) 전압 온 리세트회로
DE69636226D1 (de) Taktsignalgenerator
KR960036328A (ko) 반도체 메모리장치의 건레벨신호의 입력회로
KR100199215B1 (ko) 지연 시간 제어 회로
JP3703880B2 (ja) 遅延時間制御回路
KR100331263B1 (ko) 반도체장치의 오실레이터
KR100399960B1 (ko) 펄스 발생기
AU7988787A (en) Digital timing signal generator and voltage regulator circuit
KR930006135Y1 (ko) 펄스 발생회로
JPS6439113A (en) Pulse generating circuit with pulse width varying function

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090311

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee