KR880012006A - Rc 시정수를 이용한 가변 클럭 지연회로 - Google Patents

Rc 시정수를 이용한 가변 클럭 지연회로 Download PDF

Info

Publication number
KR880012006A
KR880012006A KR870002458A KR870002458A KR880012006A KR 880012006 A KR880012006 A KR 880012006A KR 870002458 A KR870002458 A KR 870002458A KR 870002458 A KR870002458 A KR 870002458A KR 880012006 A KR880012006 A KR 880012006A
Authority
KR
South Korea
Prior art keywords
nmos transistor
clock
time constant
variable
capacitor
Prior art date
Application number
KR870002458A
Other languages
English (en)
Other versions
KR900004191B1 (ko
Inventor
최윤호
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019870002458A priority Critical patent/KR900004191B1/ko
Priority to JP63064660A priority patent/JPH0758887B2/ja
Priority to US07/169,491 priority patent/US4897559A/en
Publication of KR880012006A publication Critical patent/KR880012006A/ko
Application granted granted Critical
Publication of KR900004191B1 publication Critical patent/KR900004191B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

RC 시정수를 이용한 가변 클럭 지연회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의(2A)의 제1,2클럭 발생회로(CH1,CH2)중의 어느 하나의 (2B)는 (2A)의 동작 타이밍도.
제3도는 본 발명에 따른 회로도.
제4도는 본 발명에 따른 제3도의 동작 타이밍도.

Claims (3)

  1. 클럭발생기(CGA)와 클럭발생기(CGB)간에 가변 저항(R1)과 캐패시터(C1)를 구성하여 RC 시정수로 가변 클럭을 지연하는 회로에 있어서, 부우스트 프리차아지 클럭(36)의 게이팅에 의해 상기 가변 저항(R1)과 캐패시터(C1)화로로 프리차아지 기간 동안 전원전압이 변동하더라도 프리차아지 클럭(35)의 입력의 지연과 범프다운에 의한 지연을 방지하는 제1수단과, 상기 클럭발생기(CGA)의 게이팅으로 상기 제1수단에 의해 상기 가변 저항(R1), 캐패시터(C1) 시정수 출력으로 사이즈가 큰 출력 트랜지스터를 게이팅하여 상기 클럭발생기(CGA)를 구동하는 제2수단으로 구성함을 특징으로 하는 RC 시정수를 이용한 가변 클럭 지연회로.
  2. 제1항에 있어서, 제1수단이 가변 저항(R1)의 연결노드(38)에 엔모스 트랜지스터(M31)의 소오스 축을 접속하고 캐패시터(C1)의 연결노드(39)에 엔모스 트랜지스터(M32)의 소오스측을 접속하여 부우스트 프리차아지 클럭단(36)의 출력이 상기 엔모스트랜지스터(M31,M32)의 게이팅으로 소오스 측의 프리차아지 클럭단(35)의 입력이 프리차아지 하는 동안 전원전압 변동으로부터 지연을 방지하도록 구성함을 특징으로 하는 RC 시정수를 이용한 가변 클럭 지연회로.
  3. 제1항에 있어서, 제2수단이 전원전압(Vcccc)에 엔모스 트랜지스터(M33)의 드레인측을 접속하고 가변저항(R1)의 연결노드(38)에 상기 엔모스 트랜지스터(M33)보다 사이즈가 큰 엔모스 트랜지스터(M37)의 드레인측을 연결하고 캐패시터(C1)의 연결노드(39)에 상기 엔모스 트랜지스터(M33)보다 사이즈가 큰 엔모스 트랜지스터(M34)의 게이트를 접속하여 클럭발생기(CGA)의 출력이 상기 엔모스 트랜지스터(M37,M33)의 게이팅으로 상기 엔모스 트랜지스터(CGB)의 드레인에 연결된 클럭발생기 (CGB)가 구동되도록 구성함을 특징으로 하는 RC 시정수를 이용한 가변 클럭 지연회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870002458A 1987-03-18 1987-03-18 Rc시정수를 이용한 가변 클럭 지연회로 KR900004191B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019870002458A KR900004191B1 (ko) 1987-03-18 1987-03-18 Rc시정수를 이용한 가변 클럭 지연회로
JP63064660A JPH0758887B2 (ja) 1987-03-18 1988-03-17 Ｒｃ時定数を利用した可変クロック遅延回路
US07/169,491 US4897559A (en) 1987-03-18 1988-03-17 Variable clock delay circuit utilizing the R-C time constant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870002458A KR900004191B1 (ko) 1987-03-18 1987-03-18 Rc시정수를 이용한 가변 클럭 지연회로

Publications (2)

Publication Number Publication Date
KR880012006A true KR880012006A (ko) 1988-10-31
KR900004191B1 KR900004191B1 (ko) 1990-06-18

Family

ID=19260121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002458A KR900004191B1 (ko) 1987-03-18 1987-03-18 Rc시정수를 이용한 가변 클럭 지연회로

Country Status (3)

Country Link
US (1) US4897559A (ko)
JP (1) JPH0758887B2 (ko)
KR (1) KR900004191B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068553A (en) * 1988-10-31 1991-11-26 Texas Instruments Incorporated Delay stage with reduced Vdd dependence
NL8901033A (nl) * 1989-04-25 1990-11-16 Philips Nv Stuurschakeling voor ten minste een klokelektrode van een geintegreerd circuit.
JP2932722B2 (ja) * 1991-02-28 1999-08-09 日本電気株式会社 電流駆動回路
FR2707058B1 (ko) * 1993-06-23 1995-09-15 Sgs Thomson Microelectronics
US7230467B1 (en) 2005-03-24 2007-06-12 Cirrus Logic, Inc. Constant edge generation circuits and methods and systems using the same
US7339405B2 (en) * 2006-02-02 2008-03-04 Mediatek, Inc. Clock rate adjustment apparatus and method for adjusting clock rate
US7760003B2 (en) * 2006-10-17 2010-07-20 Mediatek Inc. Controllable resistive circuit for providing a continuous variable resistance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3349255A (en) * 1965-04-20 1967-10-24 Burroughs Corp Delay multivibrator
US3590280A (en) * 1969-11-18 1971-06-29 Westinghouse Electric Corp Variable multiphase clock system
US3898479A (en) * 1973-03-01 1975-08-05 Mostek Corp Low power, high speed, high output voltage fet delay-inverter stage
US4061933A (en) * 1975-12-29 1977-12-06 Mostek Corporation Clock generator and delay stage
JPS5915526B2 (ja) * 1978-03-15 1984-04-10 株式会社ケンウッド 単安定マルチバイブレ−タ
JPS5850452B2 (ja) * 1978-03-15 1983-11-10 株式会社ケンウッド パルス整形回路
US4554464A (en) * 1982-08-30 1985-11-19 Motorola, Inc. Propagation delay generator
JPS59108418A (ja) * 1982-12-14 1984-06-22 Pioneer Electronic Corp 信号発生回路
JPS6063685A (ja) * 1983-09-16 1985-04-12 Nec Corp 座標入力装置用雑音除去回路
JPS62183621A (ja) * 1986-02-08 1987-08-12 Fujitsu Ltd クロツク発生回路
US4751407A (en) * 1986-12-19 1988-06-14 Hughes Aircraft Company Self-timing circuit
US4788462A (en) * 1987-02-12 1988-11-29 United Technologies Corporation Power-On-Reset (POR) circuit

Also Published As

Publication number Publication date
US4897559A (en) 1990-01-30
KR900004191B1 (ko) 1990-06-18
JPH0758887B2 (ja) 1995-06-21
JPS6477217A (en) 1989-03-23

Similar Documents

Publication Publication Date Title
KR860002149A (ko) 차지-업(charge-up)회로
KR970051173A (ko) 승압펄스 발생회로
KR970013707A (ko) 레벨 시프트 반도체 장치
JPS6437797A (en) Eprom device
KR900002558A (ko) 출력회로
KR960015568A (ko) 승압전위 발생회로
KR930003147A (ko) 반도체 메모리 장치의 센프앰프 제어회로
KR880005750A (ko) 제어펄스 발생회로
KR880012006A (ko) Rc 시정수를 이용한 가변 클럭 지연회로
KR940003179A (ko) 데이터 아웃 버퍼 회로
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
KR960015904A (ko) 반도체 집적장치의 내부전압 승압회로
ATE34054T1 (de) Taktschaltung.
KR960019978A (ko) 펄스 발생기
KR920003704A (ko) 디지탈 신호에 응답하는 부동회로 구동용 회로
KR960019311A (ko) 양/음 고전압 발생 전원의 출력전위 리셋회로
KR890004495A (ko) 리셋트신호 발생회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR950015377A (ko) 어드레스 천이 검출회로
JP2868860B2 (ja) 昇圧出力回路
KR870000804A (ko) Cmos파워-온 검출회로
KR940000252Y1 (ko) 씨모스 낸드게이트
KR920001841A (ko) 파워 온 리셋트 회로
KR950015384A (ko) 기판전압발생회로의 차아지펌프회로
KR930014570A (ko) 출력버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050506

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee