KR920003704A - 디지탈 신호에 응답하는 부동회로 구동용 회로 - Google Patents

디지탈 신호에 응답하는 부동회로 구동용 회로 Download PDF

Info

Publication number
KR920003704A
KR920003704A KR1019910012664A KR910012664A KR920003704A KR 920003704 A KR920003704 A KR 920003704A KR 1019910012664 A KR1019910012664 A KR 1019910012664A KR 910012664 A KR910012664 A KR 910012664A KR 920003704 A KR920003704 A KR 920003704A
Authority
KR
South Korea
Prior art keywords
source
transistor
digital signal
gate
circuit
Prior art date
Application number
KR1019910012664A
Other languages
English (en)
Inventor
마르티그노니 파브리지오
디아찌 클라우디오
피두티 알비노
비오 파비오
Original Assignee
루이지 론치 엠마누엘 바고
에스지에스-톰슨 마이크로일렉트로닉스 에스.알.엘.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이지 론치 엠마누엘 바고, 에스지에스-톰슨 마이크로일렉트로닉스 에스.알.엘. filed Critical 루이지 론치 엠마누엘 바고
Publication of KR920003704A publication Critical patent/KR920003704A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Eye Examination Apparatus (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

내용 없음

Description

디지탈 신호에 응답하는 부동회로 구동용 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 양호한 실시예에 따른 구동회로의 개략도이다

Claims (20)

  1. 디지탈 신호에 응답해 부동회로를 구동하기 위해, 상기 디지탈 신호를 생성하는 디지탈 신호원과, 제1, 제2, 제3 및 제4트랜지스터와, 전류원과, 전압원을 구비하는데, 각각의 상기 제1 및 제2트랜지스터는 소오스, 드레인 및 게이트를 갖는 CMOS트랜지스터이며, 각각의 상기 제3 및 제4트랜지스터는 소오스, 드레인 및 게이트를 갖는 MOS 트랜지스터이며, 상기 제1 및 제3트랜지스터는 상기 전류원과 상기 전압원 사이에 직렬로 접속되고, 상기 제2 및 제4트랜지스터는 상기 전류원 및 상기 전압원 사이에 직렬로 접속되며, 상기 제1 및 제2트랜지스터는 상기 디지탈 신호에서 스타트 하는 그 각각의 게이트의 반대 위상에서 구동되며, 상게 제3트랜지스터의 게이트는 상기 제4트랜지스터 및 상기 제2트랜지스터의 접속점에 접속되고, 상기 제4트랜지스터의 게이트는 상기 제3트랜지스터 및 상기 제1트랜지스터의 접속점에 접속되고, 그 구동출력이 상기 제2트랜지스터와 상기 제4트랜지스터의 접속점인 것을 특징으로 하는 구동회로.
  2. 제1항에 있어서, 제1트랜지스터의 소오스 및 드레인 중의 하나는 상기 전류원에 접속되고, 제2트랜지스터의 소오스 및 드레인중의 하나는 상기 전류원에 접속되고, 제3트랜지스터의 소오스 및 드레인중의 하나는 상기 전압원에 접속되며 제4트랜지스터의 소오스 및 드레인중의 하나는 상기 전압원에 접속되는 것을 특징으로 하는 구동회로.
  3. 제1항에 있어서, 제1 및 제2트랜지스터의 소오스가 상기 전류원에 의해 바이어스 되며 상기 제1트랜지스터의 소오스는 상기 제2트랜지스터의 소오스에 접속되고, 상기 제1트랜지스터의 드레인은 상기 제3트랜지스터의 드레인에 접속되고, 상기 제2트랜지스터의 드레인은 상기 제4트랜지스터의 드레인에 접속되며, 상기 제3트랜지스터의 소오스 및 상기 제4트랜지스터의 소오스는 상기 전압원에 접속되고, 상기 제3트랜지스터의 게이트는 상기 제4트랜지스터의 드레인에 접속되며, 상기 제4트랜지스터의 게이트는 상기 제3트랜지스터의 드레인에 접속되는 것을 특징으로 하는 구동회로.
  4. 제3항에 있어서, 상기 제3 및 제4트랜지스터가 P-채널 트랜지스터인 것을 특징으로 하는 구동회로.
  5. 제4항에 있어서, 상기 제1P-채널 트랜지스터의 게이트와 상기 전압원 사이에 접속된 제1제너 다이오드와, 상기 제2P-채널 트랜지스터와 상기 전압원 사이에 접속된 제2제너 다이오드를 추가로 구비하는 것을 특징으로 하는 구동회로.
  6. 제5항에 있어서, 상기 전류원이 기준전류를 생성하는 기준 전류원과, 상기 기준전류를 상기 기준전류원에서 미러하는 전류미러를 구비하는 것을 특징으로 하는 구동회로.
  7. 제6항에 있어서, 상기 디지탈 신호는 적어도 하나의 펄스 신호를 가지며, 상기 전류원을 상기 펄스 신호의 입상부에 따라 고전류 펄스를 상기 전류 미러로 주입하는 보조회로를 추가로 구비하는 것을 특징으로 하는 구동회로.
  8. 제7항에 있어서, 상기 고전류 펄스가 강기 펄스신호보다 더 짧은 지속시간을 갖는 것을 특징으로 하는 구동회로.
  9. 제8항에 있어서, 상기 보조회로는 펄스원 및 제5트랜지스터를 구비하며, 상기 펄스원은 상기 디지탈 신호에 의해 구동되고, 상기 제5트랜지스터는 상기 기준 전류원에 병렬로 접속되는 것을 특징으로 하는 구동회로.
  10. 제9항에 있어서, 상기 펄스원은 지연회로와, 제1 및 제2입력단과 출력단을 갖는 XOR 회로를 구비하는데 이 XOR 회로의 제1입력단을 디지탈 신호원에 접속되고, 상기 XOR 게이트이 제2입력단은 상기 지연회로를 통해 상기 디지탈 신호원에 접속되고, 상기 XOR 회로의 출력은 상기 제5트랜지스터의 게이트에 접속되는 것을 특징으로하는 구동회로.
  11. 제10항에 있어서, 상기 제1 및 제2트랜지스터 중의 한 게이트가 상기 디지탈 신호원에 직접 접속되고 상기 제1 및 제2트랜지스터 중의 다른 게이트는 인버터를 통해 상기 디지탈 신호원에 접속되는 것을 특징으로 하는 구동회로.
  12. 제1항에 있어서, 상기 제1 및 제2트랜지스터중의 한 게이트가 상기 디지탈 신호원에 직접 접속되고 상기 제1 및 제2트랜지스터중의 다른 게이트는 인버터를 통해 상기 디지탈 신호원에 접속되는 것을 특징으로 하는 구동회로.
  13. 제1항에 있어서, 상기 제3 및 제4트랜지스터가 P-채널 트랜지스터인 것을 특징으로 하는 구동회로.
  14. 제1항에 있어서, 상기 제3 트랜지스터의 게이트 및 상기 전압원 사이에 접속된 제1 제너 다이오드와, 상기 제4 트랜지스터의 게이트 및 상기 전압원 사이에 접속된 제2제너 다이오드를 추가로 구비하는 것을 특징으로 하는 구동회로.
  15. 제1항에 있어서, 상기 전류원은 기준 전류를 생성하는 기준전류원과, 상기 기준전류를 상기 기준전류원으로 부터 미러하는 전류 미러를 구비하는 것을 특징으로 하는 구동회로.
  16. 제15항에 있어서, 상기 디지탈 신호는 적어도 하나의 펄스 신호를 포함하며, 상기 전류원은 상기 펄스 신호의 입상부에 따라 고전류 펄스를 상기 전류 미러로 주입하는 보조회로를 추가로 구비하는 것을 특징으로 하는 구동회로.
  17. 제16항에 있어서, 상기 고전류 펄스가 상기 펄스 신호보다 더 짧은 지속시간을 갖는 것을 특징으로 하는 구동회로.
  18. 제16항에 있어서, 상기 보조회로는 펄스의 펄스원과 제5트랜지스터를 구비하며, 상기 펄스원은 디지탈 신호에 의해 구동되고, 상기 제5트랜지스터는 상기 기준전류원에 병렬로 접속되는 것을 특징으로 하는 구동회로.
  19. 제18항에 있어서, 상기 펄스원은 지연회로와, 제1 및 제2입력단과 출력단을 갖는 XOR 회로를 구비하는데, 이 XOR의 제1입력단은 상기 디지탈 신호원에 접속되고, 상기 XOR의 제2입력단은 상기 지연회로를 통해 상기 디지탈 신호원에 접속되며, 상기 XOR 회로의 출력단은 상기 제5트랜지스터의 게이트에 접속되는 것을 특징으로 하는 구동회로.
  20. 고전압과 저전압원 사이에 접속되며 구동입력단을 갖는 부동회로와, 제1항에 따른 구동회로를 구비하는 집적회로에 있어서, 상기 구동회로의 구동출력단이 상기 부동회로의 구동입력단에 접속되는 것을 특징으로 하는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910012664A 1990-07-27 1991-07-24 디지탈 신호에 응답하는 부동회로 구동용 회로 KR920003704A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT21087A/90 1990-07-27
IT02108790A IT1243692B (it) 1990-07-27 1990-07-27 Dospositivo per il pilotaggio di un circuito flottante con un segnale digitale

Publications (1)

Publication Number Publication Date
KR920003704A true KR920003704A (ko) 1992-02-29

Family

ID=11176537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012664A KR920003704A (ko) 1990-07-27 1991-07-24 디지탈 신호에 응답하는 부동회로 구동용 회로

Country Status (6)

Country Link
US (1) US5146109A (ko)
EP (1) EP0468210B1 (ko)
JP (1) JPH04270513A (ko)
KR (1) KR920003704A (ko)
DE (1) DE69131532T2 (ko)
IT (1) IT1243692B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9320246D0 (en) * 1993-10-01 1993-11-17 Sgs Thomson Microelectronics A driver circuit
DE69319910T2 (de) * 1993-10-29 1998-12-10 Sgs Thomson Microelectronics Eingangs-/Ausgangsschnittstellenschaltung für analoge und digitale Signale
JP3705880B2 (ja) * 1996-11-28 2005-10-12 富士通株式会社 レベルコンバータ及び半導体装置
US6777992B2 (en) * 2002-04-04 2004-08-17 The Regents Of The University Of Michigan Low-power CMOS flip-flop
US7622977B2 (en) * 2005-10-27 2009-11-24 The Regents Of The University Of Michigan Ramped clock digital storage control
US7973565B2 (en) * 2007-05-23 2011-07-05 Cyclos Semiconductor, Inc. Resonant clock and interconnect architecture for digital devices with multiple clock networks
US8400192B2 (en) * 2009-10-12 2013-03-19 Cyclos Semiconductor, Inc. Architecture for frequency-scaled operation in resonant clock distribution networks

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521703A (en) * 1982-08-30 1985-06-04 Rca Corporation High speed sense amplifier
US4532436A (en) * 1983-09-30 1985-07-30 Rca Corporation Fast switching circuit
US4695744A (en) * 1985-12-16 1987-09-22 Rca Corporation Level shift circuit including source follower output
US4845381A (en) * 1987-10-01 1989-07-04 Vlsi Technology, Inc. Voltage level shifting circuit
US4795917A (en) * 1987-11-02 1989-01-03 Pacific Bell Low power high voltage driver circuit
IT1221251B (it) * 1988-02-25 1990-06-27 Sgs Thomson Microelectronics Circuito mos per il pilotaggio di un carico dal lato alto della alimentazione
JPH07105448B2 (ja) * 1988-03-14 1995-11-13 日本電気株式会社 Ｍｏｓ型集積回路
JPH0727717B2 (ja) * 1988-07-13 1995-03-29 株式会社東芝 センス回路

Also Published As

Publication number Publication date
JPH04270513A (ja) 1992-09-25
EP0468210B1 (en) 1999-08-18
IT9021087A1 (it) 1992-01-27
EP0468210A3 (en) 1992-04-22
EP0468210A2 (en) 1992-01-29
IT1243692B (it) 1994-06-21
DE69131532D1 (de) 1999-09-23
DE69131532T2 (de) 2000-04-06
US5146109A (en) 1992-09-08
IT9021087A0 (it) 1990-07-27

Similar Documents

Publication Publication Date Title
KR930003555A (ko) 프로그램 가능한 출력 구동회로
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR950027822A (ko) 전압레벨변환회로
KR880001110A (ko) 저잡음 고출력 버퍼회로
KR890013862A (ko) 전압레벨 변환회로
KR950026121A (ko) 기동회로를 갖는 기준 전압발생회로
KR950010340A (ko) 정 전류 발생 장치
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
KR920008757A (ko) 3상태 이중 cmos 구동기회로내 출력 트랜지스터의 에미터 베이스 접합부의 역 바이어스 파괴를 최소화하기 위한 장치
KR960012471A (ko) 전력소비를 감소시키는 cmos 인버터 회로를 가진 시스템 및 그 방법
KR930018852A (ko) 승압 단속 회로 및 이를 구비하는 출력버퍼회로
KR910008863A (ko) 반도체 집적회로
KR890005995A (ko) 바이폴라-상보형 금속 산화물 반도체 인버터
KR920003704A (ko) 디지탈 신호에 응답하는 부동회로 구동용 회로
KR880010367A (ko) 출력 회로
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
KR940010531A (ko) 전력 전압보다 작은 진폭을 갖는 입력 신호를 위한 버퍼 회로
KR910007260A (ko) Cmos 스위치 구동기에서의 스파이크 전류를 감소시키는 장치
KR880012006A (ko) Rc 시정수를 이용한 가변 클럭 지연회로
KR910002083A (ko) 출력회로
KR930011274A (ko) 입력회로
KR910010860A (ko) 출력회로
KR930014615A (ko) 고전압 스위치 회로
KR870000804A (ko) Cmos파워-온 검출회로
KR930014570A (ko) 출력버퍼회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid