KR880006850A - 3스테이트 부설 상보형 mos집적회로 - Google Patents

3스테이트 부설 상보형 mos집적회로 Download PDF

Info

Publication number
KR880006850A
KR880006850A KR870009386A KR870009386A KR880006850A KR 880006850 A KR880006850 A KR 880006850A KR 870009386 A KR870009386 A KR 870009386A KR 870009386 A KR870009386 A KR 870009386A KR 880006850 A KR880006850 A KR 880006850A
Authority
KR
South Korea
Prior art keywords
mos transistor
channel mos
input
circuit
control signal
Prior art date
Application number
KR870009386A
Other languages
English (en)
Other versions
KR900005819B1 (ko
Inventor
다께노리 오끼다까
Original Assignee
시기모리야
미쓰비시 뎅끼 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기모리야, 미쓰비시 뎅끼 가부시끼 가이샤 filed Critical 시기모리야
Publication of KR880006850A publication Critical patent/KR880006850A/ko
Application granted granted Critical
Publication of KR900005819B1 publication Critical patent/KR900005819B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

3스테이트 부설 상보형 MOS집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 의한 3스테이트 부설 상보형 MOS집적회로를 표시한 회로도.
제2도는 종래의 3스테이트 부설 상보형 MOS접직회로를 표시한 회로도.
제3도는 상기 실시예 및 상기 종래예의 타이밍도.
제4a도 및 (b)는 각각 제3도중(I) 및(II)의 타이밍에서 상기 종래예의 출력전단회로에서 온하고 있는 트랜지스터를 저항으로 표시한 등가회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력단자(IN) 2 : 출력단자(OUT)
3 : 전원단자 4 : 접지단자
5 : 제어입력 6 : 반전제어입력
10 : 출력회로 20 : 출력전단회로
P1, P2, P3, P4, P4', P5', P6 : P채널 MOS트랜지스터
N1, N2, N3, N4, N4', N5', N6 : N채널 MOS트랜지스터

Claims (1)

  1. 전원과 GND단자사이에 제1의 P채널 MOS트랜지스터와 제1의 N채널 MOS트랜지스터가 직렬접속되어서 된 출력회로와, 제어신호와 그 반전제어신호와 입력신호와에 상응하여 상기 출력회로를 구동하는 출력전단회로와를 구비한 3스테이트 부설 상보형 MOS집적회로에 있어서 상기 출력전단회로는 입력신호가 입력되는 제2의 P채널 MOS트랜지스터와 반전제어신호가 입력되는 제3의 P채널 MOS트랜지스터가 병렬접속되어서 된 제1병렬회로와, 제어신호가 입력되는 제4의 P채널 MOS트랜지스터와 반전제어신호가 입력되는 제5의 N채널 MOS트랜지스터가 직렬접속되어서 된 제1 직렬회로와, 제어신호가 입력되는 제5의 P채널 MOS트랜지스터와 반전제어신호가 입력되는 제4의 N채널 MOS트랜지스터와 직렬접속되어서 된 제2직렬회로가 병렬접속되어서 된 제2병렬회로와 제어신호가 입력되는 제3의 N채널 MOS트랜지스터와 입력신호가 입력되는 제2의 N채널 MOS트랜지스터가 병렬접속되어서 된 제3병렬회로와를 구비하여 상기 제1, 제2, 제3병렬회로는 전원과 GND단자간에 직렬접속되고 상기 제1, 제2병렬회로의 접속점은 상기 제1의 P채널 MOS트랜지스터의 게이트에 접속되고 상기 제2, 제3병렬회로의 접속점은 상기 제1의 N채널 MOS트랜지스터의 게이트에 접속되어 있는 것을 특징으로 하는 3스테이트 부설 상보형 MOS집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870009386A 1986-11-14 1987-08-27 3스테이트 부설 상보형 mos집적회로 KR900005819B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-272602 1986-11-14
JP61272602A JPS63125017A (ja) 1986-11-14 1986-11-14 ３ステ−ト付相補型ｍｏｓ集積回路
JP86-272602 1986-11-14

Publications (2)

Publication Number Publication Date
KR880006850A true KR880006850A (ko) 1988-07-25
KR900005819B1 KR900005819B1 (ko) 1990-08-11

Family

ID=17516212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870009386A KR900005819B1 (ko) 1986-11-14 1987-08-27 3스테이트 부설 상보형 mos집적회로

Country Status (4)

Country Link
US (1) US4804867A (ko)
JP (1) JPS63125017A (ko)
KR (1) KR900005819B1 (ko)
NL (1) NL188672C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208489A (en) * 1986-09-03 1993-05-04 Texas Instruments Incorporated Multiple compound domino logic circuit
US4952818A (en) * 1989-05-17 1990-08-28 International Business Machines Corporation Transmission line driver circuits
DE3930087A1 (de) * 1989-09-09 1991-03-14 Hoechst Ag Positiv arbeitendes strahlungsempfindliches gemisch und daraus hergestelltes strahlungsempfindliches aufzeichnungsmaterial
US5153464A (en) * 1990-12-14 1992-10-06 Hewlett-Packard Company Bicmos tri-state output buffer
US5155382A (en) * 1992-02-07 1992-10-13 Digital Equipment Corporation Two-stage CMOS latch with single-wire clock
US5548229A (en) * 1993-12-28 1996-08-20 Matsushita Electric Industrial Co., Ltd. Tri-state output buffer circuit
US5880606A (en) * 1995-12-01 1999-03-09 Lucent Technologies Inc. Programmable driver circuit for multi-source buses
US5714892A (en) * 1996-04-04 1998-02-03 Analog Devices, Inc. Three state logic input
US5977789A (en) * 1997-08-27 1999-11-02 Intel Corporation Fast-switching logic gate
US6815984B1 (en) * 2001-08-27 2004-11-09 Cypress Semiconductor Corp. Push/pull multiplexer bit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295062A (en) * 1979-04-02 1981-10-13 National Semiconductor Corporation CMOS Schmitt trigger and oscillator
US4507649A (en) * 1982-05-24 1985-03-26 Rca Corporation Flash A/D converter having reduced input loading
JPS5923915A (ja) * 1982-07-30 1984-02-07 Toshiba Corp シユミツトトリガ回路
JPS6048616A (ja) * 1983-08-29 1985-03-16 Nec Corp 論理回路
JPS60169220A (ja) * 1984-02-13 1985-09-02 Fujitsu Ltd トライステ−ト出力回路
JPS6121619A (ja) * 1984-06-25 1986-01-30 Fujitsu Ltd 相補型３ステ−トｍｉｓゲ−ト回路
JPS61145930A (ja) * 1984-12-19 1986-07-03 Mitsubishi Electric Corp 相補型ｍｏｓトランジスタ出力回路
JPH0831789B2 (ja) * 1985-09-04 1996-03-27 沖電気工業株式会社 出力回路

Also Published As

Publication number Publication date
NL188672C (nl) 1992-08-17
NL188672B (nl) 1992-03-16
NL8702720A (nl) 1988-06-01
US4804867A (en) 1989-02-14
KR900005819B1 (ko) 1990-08-11
JPS63125017A (ja) 1988-05-28

Similar Documents

Publication Publication Date Title
KR900002328A (ko) 감지회로
KR910003940A (ko) 반도체집적회로
KR930003555A (ko) 프로그램 가능한 출력 구동회로
KR950027822A (ko) 전압레벨변환회로
KR900001131A (ko) 반도체 집적회로의 출력회로
KR930003556A (ko) 점진적 턴-온 특성의 cmos 구동기
KR930005371A (ko) 반도체 집적회로의 출력회로
KR940025179A (ko) 인터페이스 회로
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
KR900002558A (ko) 출력회로
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
KR910002127A (ko) 전원절환회로
KR890016767A (ko) 직접회로
KR920013441A (ko) 반도체집적회로
KR880009375A (ko) 씨모오스 어드레스 버퍼
KR960012859A (ko) 푸시풀 브리지 증폭기를 포함하는 전압 신호 선로 구동기
KR940010532A (ko) 인터페이스회로
KR900013719A (ko) 반도체 논리회로
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR940010531A (ko) 전력 전압보다 작은 진폭을 갖는 입력 신호를 위한 버퍼 회로
KR920003704A (ko) 디지탈 신호에 응답하는 부동회로 구동용 회로
KR910015113A (ko) BiCMOS 풀 스윙 구동회로
KR910007268A (ko) 출력회로
KR880003482A (ko) 3 스태이트부 상보형 mos 집적회로
KR870008438A (ko) 클록신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950808

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee