NL8702720A - Drie-toestanden complementair mos-ic. - Google Patents
Drie-toestanden complementair mos-ic. Download PDFInfo
- Publication number
- NL8702720A NL8702720A NL8702720A NL8702720A NL8702720A NL 8702720 A NL8702720 A NL 8702720A NL 8702720 A NL8702720 A NL 8702720A NL 8702720 A NL8702720 A NL 8702720A NL 8702720 A NL8702720 A NL 8702720A
- Authority
- NL
- Netherlands
- Prior art keywords
- channel mos
- circuit
- mos transistor
- control signal
- series
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
' * · % ./· ν' " . · 'è? VO 9391
Drie-toestanden complementair MOS-IC.
De onderhavige uitvinding heeft betrekking op een drie-toestanden complementair MOS-IC, en in het bijzonder op een verbetering die het oscilleren van het circuit zal bedwingen, welk oscilleren optreedt als een langzame puls aan de stuuringang wordt toegevoerd.
5 Fig. 2 toont een drie-toestanden complementair MOS-IC volgens de bekende techniek. In de figuur hebben de verwijzingscijfers de volgende betekenisï 1 duidt een ingangsaansluiting aan (IN); 2 duidt een uitgangsaansluiting aan (UIT); 10 3 duidt een aansluiting aan voor de voedingsbron, door welke een spanning wordt toegevoerd; 4 duidt een massa-aansluiting aan (GND); de aansluiting voor de voedingsbron heeft een positieve potentiaal ten opzichte van de massa-aansluiting 4; 15 5 duidt een stuuringang φ aan, waarmee de uitgangstoestand kan worden bepaald; 6 duidt een geïnverteerde stuuringang φ aan, welke een geïnverteerde is van de stuuringang φ5; PI, P2, P3, P4 en P6 zijn P-kanaal MOS-transistors; 20 Ni, N2, N3, N4 en N6 zijn N-kanaal MOS-transistors.
De transistors Pl en Nl vormen een uitgangscircuit 10. De transistors P2 t/m P4 en N2 t/m N4 vormen een circuit 20 vóór het uitgangscircuit, om het uitgangscircuit aan te sturen.
De werking van dit bekende drie-toestanden complementair MOS-IC 25 is als volgt:
Als de stuuringang φ5 laag is, en de geïnverteerde stuuringang φδ is hoog, zijn de transistors P3 en N3 uit, de transistors P4 en N4 zijn. aan, en de uitgang kan dan de ingang volgen. Dienovereenkomstig verschijnt op de uitgangsaansluiting 2 een signaal met een laag niveau, 30 . als.de ingangsaansluiting 1 laag is. Als de ingangsaansluiting 1 hoog is, verschijnt op de uitgangsaansluiting 2 een signaal van een hóóg niveau.
Als de stuuringang φ5 hoog is, en de geïnverteerde stuuringang φ6 is laag, zijn de transistors P3 en N3 aan, en de transistors P4 en N4 .8/02720 fy-
B
-2- zijn uit. Dienovereenkomstig zijn de transistors PI en Nl uit, ongeacht de toestand van de ingangsaansluiting 1, en de uitgangsaansluiting 2 bevindt zich in de toestand waarbij een hoge impedantie bestaat.
Fig. 3 is een tijddiagram ter illustratie van de werking van het 5 in fig. 2 getoonde circuit. Gedurende het tijdsinterval (I) in fig. 3 zijn de transistors P2, N4 en N3 aan, en de transistors P3, P4 en N2 zijn uit. Gedurende het tijdsinterval (II) in fig. 3 zijn de transistors P3, P4 en N2 aan, en de transistors P2, N4 en N3 zijn uit. Als in dit circuit de transistors die gedurende de tijdsintervallen (I) of (II) 10 aan zijn, worden gerepresenteerd door weerstanden, dan worden de equivalente circuits zoals getoond in fig. 4A resp. fig. 4B. Er vloeit dus gedurende de tijdsintervallen (I) en (II) een "totempaal"-stroom door het vóór het uitgangscircuit aangesloten circuit.
Volgens de bekende techniek kan een drie-toestanden complemen-15 tair MOS-IC op de bovenbeschreven manier zijn opgebouwd. Vanwege de tijd-vertraging die optreedt tussen het moment dat het stuursignaal φ van niveau verandert, en het moment dat het geïnverteerde stuursignaal φ van niveau verandert, zullen er tijden zijn dat de twee signalen hetzelfde niveau hebben; gedurende deze tijden zal een "totempaal"-stroom 20 door het vóór de uitgangstrap aangesloten circuit vloeien. Het resultaat hiervan is dat de ingangsspanningen op de gates van het uitgangscircuit onstabiel zijn. Er kan dan een grote "totempaal"-stroom door het uitgangscircuit vloeien, hetgeen fluctuaties van de massa-aans lui ting GND veroorzaakt, waardoor de schakeling zal oscilleren.
25 De onderhavige uitvinding biedt een oplossing voor de bovenge noemde problemen.
Een doel van de uitvinding is een drie-toestanden complementair MOS-IC beschikbaar te stellen waarin, zelfs op de momenten dat de stuur-ingang en de geïnverteerde stuuringang hetzelfde potentiaalniveau hebben, 30 . voorkomen wordt dat de "totempaal"-stroom door het vóór de uitgangstrap aangesloten circuit kan vloeien, waardoor tevens voorkomen wordt dat de schakeling gaat oscilleren.
Een drie-toestanden complementair MOS-IC wordt volgens de uitvinding gekenmerkt doordat het gedeelte van het vóór de uitgangstrap 35 aangesloten circuit tussen de gate-ingangen van de P-kanaal en N-kanaal MOS-transistor van het uitgangscircuit een parallel-verbinding van een 8702720 * • fi. ' » -3- eerste seriecircuit en een tweede seriecircuit omvat, waarbij het eerste seriecircuit een P-kanaal MOS-transistor en een N-kanaal MOS-transistor omvat die in serie met elkaar verbonden zijn, waarbij het stuursignaal aan de P-kanaal MOS-transistor wordt aangeboden en het geïnverteerde 5 stuursignaal aan de N-kanaal MOS-transistor wordt aangeboden, en waarbij het tweede seriecircuit een P-kanaal MOS-transistor en een N-kanaal MOS-transistor omvat die in serie met elkaar verbonden zijn, waarbij het stuursignaal aan de P-kanaal MOS-transistors van de eerste en de tweede seriecircuits wordt aangeboden en het geïnverteerde stuur- .
10 signaal aan de N-kanaal MOS-transistors van de eerste en de tweede seriecircuits wordt aangeboden.
In deze uitvinding zijn, zelfs op de tijden dat de stuuringang èn de geïnverteerde stuuringang hetzelfde potentiaalniveau hebben, de P-kanaal MOS-transistors van de eerste en de tweede seriecircuits of 15 de N-kanaal MOS-transistors van de eerste en de tweede seriecircuits uit, zodat het optreden van de "totempaal"-stroom door het vóór de uit-gangstrap aangesloten circuit gedurende de bovengenoemde tijden, en daarmee het oscilleren van de schakeling, kan worden voorkomen.
In het onderstaande zal een voorkeursuitvoering van de uitvin-20 ding worden beschreven onder verwijzing naar de tekeningen.
Fig. 1 is een verbindingsschema van een drie-tóéstanden complementair. MOS—IC van een uitvoering van de uitvinding; fig. 2 is een verbindingsschema van een drie-toestanden complementair MOS-IC volgens de bekende techniek; 25 . fig. 3 is een tijd-diagram ter illustratie van de werking van de bovengenoemde uitvoering en die van de bovengenoemde bekende techniek; fig. 4A en 4B zijn equivalente verbindingsschema1s waarin de transistors van het volgens de bekende techniek vóór de uitgangstrap aangesloten circuit, die op de tijden (IJ en (II) in fig. 3 aan zijn, t 30 door weerstanden zijn voorgèsteld.
Fig. 1 toont een drie-toestanden complementair MOS-IS van een uitvoeringsvorm van de uitvinding. In deze figuur hebben de verwijzings-cijfers 1 t/m 6, 10, PI t/m P3, P6, Nl t/m N3, en N6 dezelfde betekenis als in het in fig. 2 getoonde schema volgens de bekende techniek, en hun 35 verbindingen zijn ook identiek. P4' en P5\ zijn P-kanaal MOS-transistors waarvan de gates zodanig verbonden zijn dat zij het ingangssignaal φ5 .8702720 ft *♦ -4- ' kunnen ontvangen. N4’ en N5' zijn N-kanaal MOS-transistors waarvan de gates zodanig verbonden zijn dat zij het geïnverteerde stuursignaal <j>6 kunnen ontvangen. Tussen de gate-ingangen van de transistors PI en NI zijn een seriecircuit van de transistors P4' en N5' en een seriecircuit 5 van de transistors P5' en N4' verbonden. Het verwijzingscijfer 20 duidt een vóór de uitgangstrap aangesloten circuit aan dat gevormd wordt door de transistors P2, P3, P4', P5', N2, N3, N4' en N5'.
De werking ervan is als volgt:
Zoals in de bekende techniek zijn, als de stuuringang φ5 laag 10 is en de geïnverteerde stuuringang φ6 is hoog, de transistors P3 en N3 uit en de transistor P4', P5', N4' en N5' aan, en de uitgang kan de ingang volgen. Dienovereenkomstig zal, als de ingangsaansluiting laag is, op de uitgangsaansluiting 2 een signaal van een laag niveau verschijnen.
Als de stuuringang φ5 hoog is en de geïnverteerde stuuringang φ6 15 is laag, zijn de transistors P3 en N3 aan en de transistors P4', P5', N4' en N5' zijn uit. Dienovereenkomstig zijn de transistors PI en NI uit, ongeacht de toestand van de ingangsaansluiting 1, en de uitgangsaansluiting 2 bevindt zich in de toestand waarbij een hoge impedantie bestaat.
Gedurende de in fig. 3 getoonde tijd(I) zijn de transistors P2, 20 N3, N4' en N5' aan en de transistors P3, P4', P5' en N2 uit. Gedurende de in fig. 3 getoonde tijd (II) zijn de transistors P3, P4', P5' en N2 aan en de transistors P2, N3, N4' en N5' uit. Gedurende elk van de tijden (I) en (II) is de stroombaan in het vóór de uitgangstrap aangesloten circuit tussen de voedingsaansluiting en de massa-aansluiting onderbro-25 ken. Als resultaat hiervan wordt, zelfs op de tijden (I) en (II) dat de stuuringang φ5 en de geïnverteerde stuuringang φ6 hetzelfde potentiaal-niveau hebben, de "totempaal"-stroom door het uitgangscircuit voorkomen, en wordt het oscilleren van de schakeling voorkomen.
In de bovengenoemde uitvoeringsvorm is het geïnverteerde stuur-30 signaal φ vertraagd ten opzichte van het stuursignaal φ. Maar zelfs als het geïnverteerde stuursignaal vervroegd zou zijn ten opzichte van het stuursignaal, biedt de uitvoering volgens de uitvinding dezelfde voordelen.
In de bovengenoemde uitvoeringsvorm is een complementair MOS-IC 35 beschreven. De uitvinding kan echter ook worden toegepast op een Bi-CMOS (bipolair-CMOS)-circuit en biedt dan dezelfde voordelen.
.8702720 -5- ¢-
Zoals beschreven is met betrekking tot het drie-toestanden complementair MOS-IC volgens de uitvinding, omvat het gedeelte van het vóór de uitgangstrap aangesloten circuit tussen de gate-ingangen van de P-kanaal en N-kanaal MOS-transistor van het uitgangscircuit een eerste 5 seriecircuit en een tweede seriecircuit, waarbij - het eerste seriecircuit een P-kanaal MOS-transistor omvat waaraan het stuursignaal wordt aangeboden, en een N-kanaal MOS-transistor waaraan het geïnverteerde stuursignaal wordt aangeboden, en waarbij - het tweede seriecircuit een P-kanaal MOS-transistor omvat waaraan het 10 stuursignaal wordt aangeboden, en een N-kanaal MOS-transistor waaraan het geïnverteerde stuursignaal wordt aangeboden.
Als resultaat hiervan kan, zelfs op de tijden dat de stuuringang en de geïnverteerde stuuringang hetzelfde potentiaalniveau hebben, het optreden van de ,,totempaal"-stroom door het vóór de uitgangstrap aange-15 sloten circuit en daarmee het oscilleren van de schakeling worden voorkomen.
f t* L· i L U
Claims (4)
1. Drie-toestanden complementair MOS-IC omvattende: - een uitgangscircuit omvattende een P-kanaal MOS-transistor en een N-kanaal MOS-transistor die in serie verbonden zijn tussen een voedingsbron en massa; en 5. een vóór de uitgangstrap aangesloten circuit dat, in respons op een stuursignaal, een geïnverteerd stuursignaal en een ingangssignaal, het uitgangscircuit aanstuurt; met het kenmerk, dat het vóór de uitgangstrap aangesloten circuit omvat: - een eerste parallel-verbinding van een P-kanaal MOS-transistor waar- 10 van een gate zodanig aangesloten is dat deze het ingangssignaal kan ontvangen, en een P-kanaal MOS-transistor waarvan een gate zodanig aangesloten is dat deze het geïnverteerde stuursignaal kan ontvangen; - een tweede parallel-verbinding van een eerste seriecircuit met een tweede seriecircuit,· 15 waarbij het eerste seriecircuit omvat een serieverbinding van een P-ka-naal MOS-transistor waarvan een gate zodanig aangesloten is dat deze het stuursignaal kan ontvangen, en een N-kanaal MOS-transistor waarvan een gate zodanig aangesloten is dat deze het geïnverteerde stuursignaal kan ontvangen, en 20 waarbij het tweede seriecircuit omvat een serieverbinding van een P-kanaal MOS-transistor waarvan een gate zodanig aangesloten is dat deze het stuursignaal kan ontvangen, en een N-kanaal MOS-transistor waarvan een gate zodanig aangesloten is dat deze het geïnverteerde stuursignaal kan ontvangen; en 25. een derde parallel-verbinding van een N-kanaal MOS-transistor waar van een gate zodanig aangesloten is dat deze het stuursignaal kan ontvangen, en een N-kanaal MOS-transistor waarvan een gate zodanig aangesloten is dat deze het ingangssignaal kan ontvangen; waarbij: 30. het eerste, tweede en derde parallel-circuit op de genoemde manier in serie zijn verbonden tussen de voedingsbron en de massa, - het verbindingspunt tussen het eerste en het tweede parallel-circuit is verbonden met de gate van de P-kanaal MOS-transistors van het uitgangscircuit, e? η n ·=? n (% * O / V i/£l) j ir -7- - en het verbindingspunt tussen het tweede en het derde parallel-circuit is verbonden met de gate van de N-kanaal MOS-transistor van het uit-gangscircuit.
2. Drie-toestanden complementair MOS-IC volgens conclusie 1, met het 5 kenmerk, dat: - het verbindingspunt tussen de P-kanaal MOS-transistor en de N-kanaal MOS-transistor van het uitgangscircuit, de uitgangsaansluiting vormt van het drie-toestanden complementair MOS-IC; - de P-kanaal MOS-transistor gekoppeld is tussen de uitgangsaansluiting 10 en de aansluiting voor de voedingsbron; - en de N-kanaal MOS-transistor gekoppeld is tussen de uitgangsaansluiting en de massa.
3. Drie-toestanden complementair MOS-IC volgens conclusie l of 2, met het kenmerk, dat: 15 het eerste parallel-circuit gekoppeld is tussen de gate van de P-kanaal transistor van het uitgangscircuit en de aansluiting voor de voedings-bron; - en het derde parallel-circuit gekoppeld is tussen de gate van de N-kanaal transistor van het uitgangscircuit en de massa. .20
4. Drie-toestanden complementair MOS-IC volgens één der conclusies ; 1 t/m 3, met het kenmerk, dat de aansluiting voor de voedingsbron een positieve potentiaal heeft ten opzichte van de massa. : .8/02 7 2 0
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27260286 | 1986-11-14 | ||
JP61272602A JPS63125017A (ja) | 1986-11-14 | 1986-11-14 | 3ステ−ト付相補型mos集積回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
NL8702720A true NL8702720A (nl) | 1988-06-01 |
NL188672B NL188672B (nl) | 1992-03-16 |
NL188672C NL188672C (nl) | 1992-08-17 |
Family
ID=17516212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NLAANVRAGE8702720,A NL188672C (nl) | 1986-11-14 | 1987-11-13 | Drie-toestanden complementair mos-ic. |
Country Status (4)
Country | Link |
---|---|
US (1) | US4804867A (nl) |
JP (1) | JPS63125017A (nl) |
KR (1) | KR900005819B1 (nl) |
NL (1) | NL188672C (nl) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208489A (en) * | 1986-09-03 | 1993-05-04 | Texas Instruments Incorporated | Multiple compound domino logic circuit |
US4952818A (en) * | 1989-05-17 | 1990-08-28 | International Business Machines Corporation | Transmission line driver circuits |
DE3930087A1 (de) * | 1989-09-09 | 1991-03-14 | Hoechst Ag | Positiv arbeitendes strahlungsempfindliches gemisch und daraus hergestelltes strahlungsempfindliches aufzeichnungsmaterial |
US5153464A (en) * | 1990-12-14 | 1992-10-06 | Hewlett-Packard Company | Bicmos tri-state output buffer |
US5155382A (en) * | 1992-02-07 | 1992-10-13 | Digital Equipment Corporation | Two-stage CMOS latch with single-wire clock |
US5548229A (en) * | 1993-12-28 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Tri-state output buffer circuit |
US5880606A (en) * | 1995-12-01 | 1999-03-09 | Lucent Technologies Inc. | Programmable driver circuit for multi-source buses |
US5714892A (en) * | 1996-04-04 | 1998-02-03 | Analog Devices, Inc. | Three state logic input |
US5977789A (en) * | 1997-08-27 | 1999-11-02 | Intel Corporation | Fast-switching logic gate |
US6815984B1 (en) * | 2001-08-27 | 2004-11-09 | Cypress Semiconductor Corp. | Push/pull multiplexer bit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60169220A (ja) * | 1984-02-13 | 1985-09-02 | Fujitsu Ltd | トライステ−ト出力回路 |
JPS6121619A (ja) * | 1984-06-25 | 1986-01-30 | Fujitsu Ltd | 相補型3ステ−トmisゲ−ト回路 |
JPS61145930A (ja) * | 1984-12-19 | 1986-07-03 | Mitsubishi Electric Corp | 相補型mosトランジスタ出力回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4295062A (en) * | 1979-04-02 | 1981-10-13 | National Semiconductor Corporation | CMOS Schmitt trigger and oscillator |
US4507649A (en) * | 1982-05-24 | 1985-03-26 | Rca Corporation | Flash A/D converter having reduced input loading |
JPS5923915A (ja) * | 1982-07-30 | 1984-02-07 | Toshiba Corp | シユミツトトリガ回路 |
JPS6048616A (ja) * | 1983-08-29 | 1985-03-16 | Nec Corp | 論理回路 |
JPH0831789B2 (ja) * | 1985-09-04 | 1996-03-27 | 沖電気工業株式会社 | 出力回路 |
-
1986
- 1986-11-14 JP JP61272602A patent/JPS63125017A/ja active Pending
-
1987
- 1987-08-27 KR KR1019870009386A patent/KR900005819B1/ko not_active IP Right Cessation
- 1987-11-10 US US07/119,086 patent/US4804867A/en not_active Expired - Fee Related
- 1987-11-13 NL NLAANVRAGE8702720,A patent/NL188672C/nl not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60169220A (ja) * | 1984-02-13 | 1985-09-02 | Fujitsu Ltd | トライステ−ト出力回路 |
JPS6121619A (ja) * | 1984-06-25 | 1986-01-30 | Fujitsu Ltd | 相補型3ステ−トmisゲ−ト回路 |
JPS61145930A (ja) * | 1984-12-19 | 1986-07-03 | Mitsubishi Electric Corp | 相補型mosトランジスタ出力回路 |
Non-Patent Citations (4)
Title |
---|
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 17, no. 4, september 1974, blz. 1145,1146, New York, US; D.W. GRIMES: "Ternary CMOS logic device" * |
PATENT ABSTRACTS OF JAPAN, vol. 10, no. 170 (E-412)[2226], 17 juni 1986; & JP-A-61 21 619 (FUJITSU K.K.) 30-01-1986 * |
PATENT ABSTRACTS OF JAPAN, vol. 10, no. 343 (E-456)[2399], 19 november 1986; & JP-A-61 145 930 (MITSUBISHI ELECTRIC CORP.) 03-07-1986 * |
PATENT ABSTRACTS OF JAPAN, vol. 10, no. 5 (E-372)[2062], 10 januari 1986; & JP-A-60 169 220 (FUJITSU K.K.) 02-09-1985 * |
Also Published As
Publication number | Publication date |
---|---|
KR900005819B1 (ko) | 1990-08-11 |
NL188672C (nl) | 1992-08-17 |
NL188672B (nl) | 1992-03-16 |
KR880006850A (ko) | 1988-07-25 |
JPS63125017A (ja) | 1988-05-28 |
US4804867A (en) | 1989-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3631528A (en) | Low-power consumption complementary driver and complementary bipolar buffer circuits | |
JP2549141B2 (ja) | Bifet論理回路 | |
US6624672B2 (en) | Output buffer with constant switching current | |
KR920010819B1 (ko) | 레벨 변환 기능을 갖는 출력버퍼회로 | |
JPH01815A (ja) | Bifet論理回路 | |
KR100591520B1 (ko) | 감소된 전압 입출력의 3상태 버퍼 및 그 제조 방법 | |
KR970003211A (ko) | 온도 의존성 회로 및 그것을 사용한 전류발생회로와 인버터와 발진회로 | |
JPH08330939A (ja) | レベルシフタ回路 | |
JPH035692B2 (nl) | ||
NL8702720A (nl) | Drie-toestanden complementair mos-ic. | |
JP2003273715A (ja) | パワーデバイスの駆動回路 | |
DE102004027183A1 (de) | Pegelumwandlungsschaltung, die effizient eine Amplitude eines Signals kleiner Amplitude erhöht | |
US4963774A (en) | Intermediate potential setting circuit | |
US4472645A (en) | Clock circuit for generating non-overlapping pulses | |
JP2639207B2 (ja) | 出力回路 | |
JPH04150224A (ja) | 集積回路 | |
US4596939A (en) | Schmitt trigger input gate having delayed feedback for pulse width discrimination | |
KR100745857B1 (ko) | 전자 회로 | |
JPH06343034A (ja) | 相補形fetを用いたドライバ装置 | |
JP2559858B2 (ja) | 電源回路 | |
JP2985564B2 (ja) | ダイナミック回路 | |
JPH03216017A (ja) | BiCMOS TTLレベル駆動回路 | |
JP2580230B2 (ja) | 集積回路装置における出力回路 | |
JP3470517B2 (ja) | 半導体回路 | |
NL9101761A (nl) | Mos-transistoruitgangsketen. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1A | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
V1 | Lapsed because of non-payment of the annual fee |
Effective date: 19960601 |