KR970003211A - 온도 의존성 회로 및 그것을 사용한 전류발생회로와 인버터와 발진회로 - Google Patents

온도 의존성 회로 및 그것을 사용한 전류발생회로와 인버터와 발진회로 Download PDF

Info

Publication number
KR970003211A
KR970003211A KR1019960020670A KR19960020670A KR970003211A KR 970003211 A KR970003211 A KR 970003211A KR 1019960020670 A KR1019960020670 A KR 1019960020670A KR 19960020670 A KR19960020670 A KR 19960020670A KR 970003211 A KR970003211 A KR 970003211A
Authority
KR
South Korea
Prior art keywords
transistor
current
potential
electrode
input electrode
Prior art date
Application number
KR1019960020670A
Other languages
English (en)
Other versions
KR100232990B1 (ko
Inventor
츠카사 오오이시
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR970003211A publication Critical patent/KR970003211A/ko
Application granted granted Critical
Publication of KR100232990B1 publication Critical patent/KR100232990B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature

Abstract

온도의존성이 있는 전류 발생회로와 그것을 사용한 인버터 및 온도가 상승하면 발진주파수가 상승하는 발진 회로를 제공한다. 정전류 발생회로(20)에서 정전류를 발생하고 분류회로(23)로 분류함과 함께 온도의존성 회로(21)로 온도의존성이 있는 전류를 발생하고 양자를 가산회로(24)로 가산하고 링 오실레이터(30)에 구동전류를 공급한다. 링 오실레이터는 기수단의 인버터의 한편의 게이트 입력을 전단의 인버터의 출력에 접속하고, 다른편의 게이트 입력을 그것보다도 2단전의 인버터의 출력에 접속하도록 구성된다.

Description

온도 의존성 회로 및 그것을 사용한 전류발생회로와 인버터와 발진회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리를 설명하기 위한 도면, 제2도는 본 발명의 제1의 실시형태의 링 오실레이터의 전류제어를 설명하기 위한 도면, 제3도는 본 발명의 제2의 실시형태의 전류발생회로의 개략 블록도.

Claims (26)

  1. 온도의존성을 가지는 전류 발생회로에 있어서, 정전류를 그대로 사용하든지 혹은 1/n(n〉1)에 분류하여 전류를 꺼내는 분류 수단과, 상기 정전류에는 온도의존성인 전류를 생성하는 온도의존성 전류 생성수단 및 상기 분류수단에서의 전류와 상기 온도의존성 전류 생성수단에서의 온도의존성인 전류를 가산하는 가산수단을 구비한 온도의존성을 가지는 전류 발생회로.
  2. 제1항에 있어서, 상기 온도의존성 전류 생성수단은, 각각이 상기 정전류를 흐르기 위한 트랜지스터를 포함하는 기준전류 발생회로와, 트랜지스터를 포함하고 각각의 입력전극이 공통 접속되어 또한 한편의 트랜지스터의 제1의 전극과 입력전극에 상기 기준전류 발생회로의 한편의 트랜지스터에서 기준 전류가 공급되어 다른편의 트랜지스터의 제1의 전극에 상기 기준전류 발생회로의 다른편의 트랜지스터에서 기준전류가 공급되는 커런트 미러 회로와, 상기 커런트 미러회로의 트랜지스터의 각각의 제2의 전극과 제1의 전원전위 라인의 사이에 접속되는 온도특성의 다른 2개의 저항성 소자를 포함하는 온도의존성을 가지는 전류 발생회로.
  3. 제2항에 있어서, 상기 온도의존성 전류 생성수단은 상기 커런트 미러 회로에서 출력되는 온도의존성의 전류를 받아 증폭하는 복수의 병렬 접속된 트랜지스터를 포함하는 온도의존성을 가지는 전류 발생회로.
  4. 제1항에 있어서, 상기 분류수단은, 상기 정전류를 받아 기준전류를 출력하는 트랜지스터와, 상기 트랜지스터에서의 기준전류를 분류하기 위하여 병렬 접속된 복수의 트랜지스터를 포함하는 온도의존성을 가지는 전류발생회로.
  5. 제1~4항의 어느 것에 있어서, 상기 정전류를 발생하고 상기 분류수단과 상기 온도의존성 전류 생성수단에 제공되는 정전류 발생수단을 더 포함하는 온도의존성을 가지는 전류 발생회로
  6. 두개의 게이트 입력을 가지고 한편의 게이트 입력에는 제1의 클록신호가 제공되어 다른편의 게이트 입력에는 제2의 클록신호가 제공되는 인버터수단과, 상기 인버터수단의 제1의 전워측단자와 제1의 전원라인의 사이에 접속되어 그의 입력 전극에 제공되는 게이트 전위에 의해 전류를 공급받는 제1의 도전형식의 제1의 트랜지스터 및 상기 인버터 수단의 제2의 전원측단자와 제2의전원라인의 사이에 접속되어 그의 입력 전극에 제공되는 게이트 전위에 의해 전류를 공급하는 제2의 도전형식의 제2의 트랜지스터를 구비한 인버터.
  7. 제6항에 있어서, 상기 인버터 수단은, 각각이 직렬 접속되어 각각의 입력전극이 상기 한편의 게이트 입력인 제1의 도전형식의 제2의 트랜지스터 및 제2의 도전형식의 제4의 트랜지스터와, 상기 제3의 트랜지스터와 상기 제1의 트랜지스터의 사이에 접속되는 제1도전형식의 제5의 트랜지스터 및 상기 제4의 트랜지스터와 상기 제2의 트랜지스터의 사이에 접속되어 그의 입력전극이 상기 제5의 트랜지스터의 입력전극과 함께 상기 다른편의 게이트 입력인 제2의 도전형식의 제6의 트랜지스터를 포함하는 인버터.
  8. 제7항에 있어서, 극성의 다른 미소전류 신호를 발생하는 미소전류 신호 발생수단과, 상기 제5의 트랜지스터에 대하여 병렬 접속되어 그의 입력전극에 상기 미소전류 신호 발생수단에서의 한편의 극성의 미소전류 신호가 제공되는 제1의 도전형식의 제7의 트랜지스터 및 상기 제6의 트랜지스터에 대해 병렬 접속되어 그의 입력전극에 상기 미소전류 신호 발생수단에서의 다른편의 극성의 미소전류 신호가 제공되어, 상기 제7의 트랜지스터와 함게 상기 인버터 수단의 출력의 플로팅 상태로 되는 것을 방지하기 위한 제2이 도전형식의 제8의 트랜지스터를 포함하는 인버터.
  9. 제7항에있어서, 상기 제5의 트랜지스터 및 상기 제6의 트랜지스터는 디프레션형 또느 저 한계치의 트랜지스터인 인버터.
  10. 발진회로에 있어서, 두개의 게이트 입력을 가지고 한편의 게이트 입력에는 제1의 클록신호가 제공되어 다른편의 게이트 입력에는 제2의 클록신호가 제공되는 복수의 인버터 수단과, 상기 각 인버터 수단의 제1의 전원측단자와 제1의 전원라인의 사이에 접속되어 그의 입력전극에 제공되는 게이트 전위에 의해 전류를 공급하는 제1의 도전형식의 복수의 제1의 트랜지스터 및 상기 각 인버터 수단의 제2의 전원측단자와 제2이 전원라인의 사이에 접속되어 그의 입력전극에 제공되는 게이트 전위에 의해 전류를 공급하기 위한 제2의 도전형식의 제2의 트랜지스터를 구비한 발진회로.
  11. 제10항에 있어서, 상기 인버터 수단은, 각각이 직렬 접속되어 각각의 입력전극이 상기 한편의 게이트 입력으로 되는 제1의 도전형식의 제3의 트랜지스터 및 제2의 도전형식의 제4의 트랜지스터와, 상기 제3의 트랜지스터와 상기 제1의 트랜지스터의 사이에 접속되는 제1이 도전형식의 제5의 트랜지스터, 및 상기 제4의 트랜지스터와 상기 제2의 트랜지스터의 사이에 접속되어 그의 입력전극이 상기 제5의 트랜지스터의 입력전극과 함께 상기 다른편의 게이트 입력으로 되는 제2의 도전형식의 제6의 트랜지스터를 포함하는 발진회로.
  12. 제11항에 있어서, 상기 미소전류를 더 분류하고 극성의 다른 미소전류 신호를 발생하는 미소전류 신호 발생수단과, 상기 제5의 트랜지스터에 대해 병렬 접속되어 그의 입력전극에 상기 미소전류 신호 발생수단에서의 한편의 극성의 미소전류 신호가 제공되는 제1의 도전형식의 제7의 트랜지스터 및 상기 제6의 트랜지스터에 대해 병렬 접속되어 그의 입력전극에 상기 미소전류 신호 발생수단에서의 다른편의 극성의 미소전류 신호가 제공되어 상기 제7의 트랜지스터와 함께 상기 인버터 수단의 출력이 플로팅상태로 되는 것을 방지 하기 위한 제2의 도전형식의 제8의 트랜지스터를 더 포함하는 발진회로.
  13. 각각의 입력전극이 공통접속되어 또한 한편의 트랜지스터의 제1의 전극과 입력전극에 전류가 공급되어 다른편의 트랜지스터의 제1의 전극에 전류가 공급되는 커런트 미러회로와, 상기 커런트 미러회로의 트랜지스터의 각각의 제2의 전극과 제1의 전원전위 라인의 사이에 접속되는 온도 특성의 다른 저항성 소자를 포함하는 온도의존성 회로.
  14. 제13항에 있어서, 상기 저항소자는 각각의 도전시의 저항치의 온도 특성이 다른 트랜지스터인 온도의존성 회로.
  15. 제13항에 있어서, 기준전위를 발생하는 기준전위 발생수단과, 상기 커런트 미러회로의 출력에 응하여 내부전위를 발생하는 내부전위 발생수단 및 상기 커런트 미러회로이 상기 한편의 트랜지스터에 직렬 접속되어 그의 입력전극에 상기 기준전위 발생수단에서 기준전위가 제공되는 제9이 트랜지스터와, 상기 다른편의 트랜지스터에 직렬 접속되어 그의 입력 전극에 상기 내부전위 발생수단에서의 내부전위가 제공되는 제10의 트랜지스터를 포함하고 상기 커런트 미러회로 함께 전류 비교 수단을 구성하는 게이트 수단을 더 포함하는 온도의존성 회로.
  16. 제15항에 있어서, 상기 내부전위발생수단은 전원전압보다도 높은 전위 또는 접지전위 보다도 낮은 전위를 발생하는 온도의존성 회로.
  17. 제16항에 있어서, 상기 내부전위 발생수단에서 발생된 전위를 분압하고 상기 제10의 트랜지스터의 입력전극에 제공하는 분압수단을 더 포함하는 온도의존성 회로.
  18. 제17항에 있어서, 상기 커런트 미러회로의 출력을 증폭하고 내부전위발생수단에 활성화신호를 제공하는 증폭수단을 더 포함하는 온도 의존성 회로.
  19. 정전류를 공급하는 전류원과, 그의 제1의 전극에 상기 전류원에서의 정전류를 받은 제1의 트랜지스터와, 그의 입력전극이 상기 제1의 트랜지스터의 입력전극에 접속되어 그의 제1의 전극에서 전류가 꺼내게 되는 제2의 트랜지스터를 포함하는 커런트 미러회로 및 상기 제2의 트랜지스터의 제2의 전극과 기준전위의 사이에 접속되는 저항소자를 구비한 전류 발생회로.
  20. 제19항에 있어서, 상기 제1의 트랜지스터의 제2의 전극과 기준전위 사이에 접속되는 제2의 저항소자를 포함하는 전류 발생회로.
  21. 제19항 또는 제20항에 있어서, 상기 제1의 트랜지스터와 상기 제2의 트랜지스터는 각각이 전류 구동능력이 다른 것을 특징으로 하는 전류 발생회로.
  22. 제19항 내지 21항의 어느 것에 있어서, 상기 제1의 트랜지스터의 제2의 전극과 기준전위 사이에 접속되는 제3의 트랜지스터와, 상기 저항소자와 기준전위의 사이에 접속되는 제4의 트랜지스터를 포함하고, 상기 제3의 트랜지스터와 상기 제4의 트랜지스터의 각각의 기판 전위로서 다른 전위가 제공되는 것을 특징으로 하는 전류 발생회로.
  23. 정전류를 공급하는 전류원과 다이오드 접속되어 상기 전류원에서의 정전류를 받는 제1의 트랜지스터와, 상기 제1의 트랜지스터의 입력전극과 기준전위의 사이에 접속되는 저항소자 및 그의 입력전극이 상기 제1의 트랜지스터의 입력전극에 접속되어 상기 저항소자에 흐르는 전류에 응한 전류를 꺼내게 위한 제2의 트랜지스터를 구비한 전류 발생회로.
  24. 정전류를 공급하는 전류원과 상기 정전류를 받는 제1의 트랜지스터 및 전류를 출력하는 제2의 트랜지스터와 상기 제2의 트랜지스터와 기준전위 사이에 접속되는 저항소자를 포함하는 전류 발생회로가 복수 종속 접속되어 있는 것을 특징으로 하는 전류 발생회로.
  25. 제24항에 있어서, 상기 복수의 전류 발생회로간을 접속하는 커런트 미러회로를 포함하는 전류 발생회로.
  26. 제1의 도전형식의 트랜지스터로 구성된 제1의 커런트 미러회로와, 제2의 도전형식의 트랜지스터로 구성되어 상기 제1의 커런트 미러회로에 직렬 접속되는 제2의 커런트 미로회로 및 상기 직렬 접속된 제1 및 제2의 커런트 미로회로에 대하여 병렬 접속되는 복수의 다이오드 접속된 제1의 도전형식의 트랜지스터를 구비한 전류 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960020670A 1995-06-12 1996-06-10 온도 의존성회로 및 그것을 사용한 전류발생회로와 인버터와 발진회로 KR100232990B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP14377295 1995-06-12
JP95-143772 1995-06-12
JP95-305675 1995-11-24
JP30567595 1995-11-24
JP96-121606 1996-05-16
JP12160696A JP3780030B2 (ja) 1995-06-12 1996-05-16 発振回路およびｄｒａｍ

Publications (2)

Publication Number Publication Date
KR970003211A true KR970003211A (ko) 1997-01-28
KR100232990B1 KR100232990B1 (ko) 1999-12-01

Family

ID=27314279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020670A KR100232990B1 (ko) 1995-06-12 1996-06-10 온도 의존성회로 및 그것을 사용한 전류발생회로와 인버터와 발진회로

Country Status (3)

Country Link
US (4) US6271710B1 (ko)
JP (1) JP3780030B2 (ko)
KR (1) KR100232990B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507298B1 (ko) * 2001-10-25 2005-08-09 가부시끼가이샤 도시바 온도의존형 정전류 발생회로

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3780030B2 (ja) * 1995-06-12 2006-05-31 株式会社ルネサステクノロジ 発振回路およびｄｒａｍ
SE515345C2 (sv) * 1996-05-07 2001-07-16 Ericsson Telefon Ab L M Temperaturberoende strömalstring
US6515538B2 (en) * 2000-04-19 2003-02-04 Nec Compound Semiconductor Devices, Ltd. Active bias circuit having wilson and widlar configurations
JP2003132676A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
US7290117B2 (en) * 2001-12-20 2007-10-30 Hewlett-Packard Development Company, L.P. Memory having increased data-transfer speed and related systems and methods
JP4147972B2 (ja) 2002-05-14 2008-09-10 株式会社デンソー 微小電流発生回路
JP2003338177A (ja) 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置
JP2004146576A (ja) * 2002-10-24 2004-05-20 Renesas Technology Corp 半導体温度測定回路
US6836160B2 (en) * 2002-11-19 2004-12-28 Intersil Americas Inc. Modified Brokaw cell-based circuit for generating output current that varies linearly with temperature
JP4262969B2 (ja) * 2002-12-05 2009-05-13 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP2004259951A (ja) 2003-02-26 2004-09-16 Renesas Technology Corp 半導体装置
US6946896B2 (en) 2003-05-29 2005-09-20 Broadcom Corporation High temperature coefficient MOS bias generation circuit
US6992534B2 (en) * 2003-10-14 2006-01-31 Micron Technology, Inc. Circuits and methods of temperature compensation for refresh oscillator
KR100549621B1 (ko) * 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
US6957910B1 (en) * 2004-01-05 2005-10-25 National Semiconductor Corporation Synchronized delta-VBE measurement system
US20050162215A1 (en) * 2004-01-22 2005-07-28 Winbond Electronics Corporation Temperature sensing variable frequency generator
US7255476B2 (en) * 2004-04-14 2007-08-14 International Business Machines Corporation On chip temperature measuring and monitoring circuit and method
US7304503B2 (en) 2004-06-08 2007-12-04 Transmeta Corporation Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability
US7498846B1 (en) 2004-06-08 2009-03-03 Transmeta Corporation Power efficient multiplexer
US7142018B2 (en) 2004-06-08 2006-11-28 Transmeta Corporation Circuits and methods for detecting and assisting wire transitions
US7336103B1 (en) * 2004-06-08 2008-02-26 Transmeta Corporation Stacked inverter delay chain
US7405597B1 (en) * 2005-06-30 2008-07-29 Transmeta Corporation Advanced repeater with duty cycle adjustment
US7071747B1 (en) 2004-06-15 2006-07-04 Transmeta Corporation Inverting zipper repeater circuit
US7330080B1 (en) 2004-11-04 2008-02-12 Transmeta Corporation Ring based impedance control of an output driver
KR100632539B1 (ko) * 2005-02-23 2006-10-11 삼성전기주식회사 오프셋 전압 보상 회로 및 그 방법
US7663408B2 (en) 2005-06-30 2010-02-16 Robert Paul Masleid Scannable dynamic circuit latch
KR100804627B1 (ko) * 2005-08-26 2008-02-20 삼성전자주식회사 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법
US7394681B1 (en) 2005-11-14 2008-07-01 Transmeta Corporation Column select multiplexer circuit for a domino random access memory array
US7414485B1 (en) 2005-12-30 2008-08-19 Transmeta Corporation Circuits, systems and methods relating to dynamic ring oscillators
US7642866B1 (en) 2005-12-30 2010-01-05 Robert Masleid Circuits, systems and methods relating to a dynamic dual domino ring oscillator
TW200744634A (en) * 2006-02-21 2007-12-16 Wyeth Corp Methods of using antibodies against human IL-22
US7710153B1 (en) 2006-06-30 2010-05-04 Masleid Robert P Cross point switch
US7495466B1 (en) * 2006-06-30 2009-02-24 Transmeta Corporation Triple latch flip flop system and method
US7839220B2 (en) * 2006-08-10 2010-11-23 Marvell Israel (M. I. S. L.) Ltd. Phase-locked loop runaway detector
JP4878243B2 (ja) * 2006-08-28 2012-02-15 ルネサスエレクトロニクス株式会社 定電流回路
KR100898654B1 (ko) * 2007-12-28 2009-05-22 주식회사 하이닉스반도체 온도 감지 장치
US20090179670A1 (en) * 2008-01-15 2009-07-16 International Business Machines Corporation Performance inversion detection circuit and a design structure for the same
US8136987B2 (en) * 2008-12-31 2012-03-20 Intel Corporation Ratio meter for temperature sensor
JP2010165177A (ja) * 2009-01-15 2010-07-29 Renesas Electronics Corp 定電流回路
US8138847B1 (en) * 2010-03-31 2012-03-20 Ambarella, Inc. Temperature and/or voltage independent voltage controlled oscillator with programmable gain and/or output frequency range
JP5238784B2 (ja) 2010-09-28 2013-07-17 株式会社東芝 ルックアップテーブル回路およびフィールドプログラマブルゲートアレイ
WO2012091777A2 (en) * 2010-10-04 2012-07-05 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Complementary biasing circuits and related methods
US8248171B1 (en) 2011-01-27 2012-08-21 Nxp B.V. Temperature correcting current-controlled ring oscillators
US8692608B2 (en) * 2011-09-19 2014-04-08 United Microelectronics Corp. Charge pump system capable of stabilizing an output voltage
TWI505617B (zh) * 2011-09-21 2015-10-21 United Microelectronics Corp 可穩定輸出電壓之電荷泵系統
WO2013137910A1 (en) * 2012-03-16 2013-09-19 Tseng Richard Y A low-impedance reference voltage generator
JP2013200910A (ja) 2012-03-23 2013-10-03 Toshiba Corp 半導体記憶装置及び半導体記憶装置の電圧出力方法
CN103248319B (zh) * 2012-04-25 2016-04-06 殷明 一种低功耗振荡电路
US9134360B2 (en) * 2012-07-12 2015-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for feedback-based resistance calibration
JP2019032476A (ja) 2017-08-09 2019-02-28 株式会社Ｊｏｌｅｄ 電流制限回路、表示装置、及び、電流制限方法
US10547273B2 (en) * 2017-10-27 2020-01-28 Advanced Micro Devices, Inc. Compact supply independent temperature sensor
GB201912526D0 (en) * 2019-08-30 2019-10-16 Univ Surrey Apparatus for producing an electrical signal that is indicative of temperature
WO2021166679A1 (ja) * 2020-02-19 2021-08-26 ローム株式会社 クランプ回路
GB2599915B (en) * 2020-10-13 2023-01-18 Nordic Semiconductor Asa Current source
US11892862B2 (en) * 2021-08-30 2024-02-06 Micron Technology, Inc. Power supply circuit having voltage switching function

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5597096A (en) 1979-01-12 1980-07-23 Nec Corp High-speed mos driving circuit
US4464631A (en) * 1981-12-01 1984-08-07 Harris Corporation Circuit for trimming FET differential pair offset voltage without increasing the offset voltage temperature coefficient
JPS6053400B2 (ja) 1981-12-04 1985-11-25 富士通株式会社 スタテイツク型メモリ回路
JPS59191194A (ja) 1983-04-15 1984-10-30 Hitachi Ltd Ｍｏｓ記憶装置
JPS60117805A (ja) * 1983-11-29 1985-06-25 Nec Ic Microcomput Syst Ltd 電流源回路
US4673867A (en) * 1986-06-30 1987-06-16 Motorola, Inc. Current mirror circuit and method for providing zero temperature coefficient trimmable current ratios
JPS6324712A (ja) * 1986-07-17 1988-02-02 Toshiba Corp Ｍｏｓ型半導体回路
JPS63152094A (ja) 1986-12-16 1988-06-24 Matsushita Electronics Corp 半導体ダイナミツクメモリ装置
US4769589A (en) * 1987-11-04 1988-09-06 Teledyne Industries, Inc. Low-voltage, temperature compensated constant current and voltage reference circuit
JPH0344205A (ja) * 1989-07-12 1991-02-26 Matsushita Electric Ind Co Ltd カレントミラー回路
US5081380A (en) * 1989-10-16 1992-01-14 Advanced Micro Devices, Inc. Temperature self-compensated time delay circuits
GB2248738A (en) * 1990-10-08 1992-04-15 Philips Electronic Associated A temperature responsive circuit
US5061907A (en) * 1991-01-17 1991-10-29 National Semiconductor Corporation High frequency CMOS VCO with gain constant and duty cycle compensation
US5144223A (en) * 1991-03-12 1992-09-01 Mosaid, Inc. Bandgap voltage generator
JPH06169237A (ja) * 1991-09-13 1994-06-14 Mitsubishi Electric Corp リングオシレータ回路
JP3026474B2 (ja) * 1993-04-07 2000-03-27 株式会社東芝 半導体集積回路
JPH07141865A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
US5399960A (en) * 1993-11-12 1995-03-21 Cypress Semiconductor Corporation Reference voltage generation method and apparatus
US5455801A (en) * 1994-07-15 1995-10-03 Micron Semiconductor, Inc. Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal
JP3780030B2 (ja) * 1995-06-12 2006-05-31 株式会社ルネサステクノロジ 発振回路およびｄｒａｍ
US5614816A (en) * 1995-11-20 1997-03-25 Motorola Inc. Low voltage reference circuit and method of operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507298B1 (ko) * 2001-10-25 2005-08-09 가부시끼가이샤 도시바 온도의존형 정전류 발생회로

Also Published As

Publication number Publication date
US20030102901A1 (en) 2003-06-05
KR100232990B1 (ko) 1999-12-01
JP3780030B2 (ja) 2006-05-31
US20010028278A1 (en) 2001-10-11
US20020053940A1 (en) 2002-05-09
US6271710B1 (en) 2001-08-07
JPH09204773A (ja) 1997-08-05

Similar Documents

Publication Publication Date Title
KR970003211A (ko) 온도 의존성 회로 및 그것을 사용한 전류발생회로와 인버터와 발진회로
US4477737A (en) Voltage generator circuit having compensation for process and temperature variation
JP3772300B2 (ja) マイクロパワーｒｃ発振器
US6384684B1 (en) Amplifier
US6624672B2 (en) Output buffer with constant switching current
KR940012796A (ko) 링 오실레이터(Ring Oscillator) 및 정전압 발생회로
JPH057931B2 (ko)
KR970031344A (ko) 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals)
KR930018850A (ko) 출력 버퍼장치
KR950010341A (ko) 온도 변화에 대해 일정하게 유지되는 출력 신호 진폭을 갖는 ic
JPH0775331A (ja) チャージポンプ回路
KR890004481A (ko) 주파수 안정화 수단을 구비한 발진기
KR19990083520A (ko) 레벨검출회로
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR960003087A (ko) 수정발진회로
KR940024629A (ko) 통신회로시스템
KR950034156A (ko) 온도 검출 회로
KR970072454A (ko) 다이오드-바이어스된 차동 증폭기를 갖춘 용량 결합 회로
EP0548524B1 (en) Comparator start-up arrangement
JP3396448B2 (ja) ドライバ回路
KR960026787A (ko) 전류 모드 감지 증폭기를 구비하는 집적 회로
JP2000196429A (ja) アナログスイッチ回路
KR920019084A (ko) 소스전극 결합형 논리회로
KR930003005B1 (ko) 지연회로
KR870000804A (ko) Cmos파워-온 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee