JPH03216017A - ＢｉＣＭＯＳ　ＴＴＬレベル駆動回路 - Google Patents

ＢｉＣＭＯＳ　ＴＴＬレベル駆動回路

Info

Publication number
JPH03216017A
JPH03216017A JP2273520A JP27352090A JPH03216017A JP H03216017 A JPH03216017 A JP H03216017A JP 2273520 A JP2273520 A JP 2273520A JP 27352090 A JP27352090 A JP 27352090A JP H03216017 A JPH03216017 A JP H03216017A
Authority
JP
Japan
Prior art keywords
transistor
oversaturation
turned
signal
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2273520A
Other languages
English (en)
Other versions
JPH0738582B2 (ja
Inventor
Myung J Choe
チョー、ミュン―ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH03216017A publication Critical patent/JPH03216017A/ja
Publication of JPH0738582B2 publication Critical patent/JPH0738582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/0414—Anti-saturation measures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
  • Traffic Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明はバイボーラトランジスタ及びＭＯＳトランジ
スタを利用した論理回路に関し、より詳細にはＴＴＬ論
理回路のスイッチング速度及び電力消耗を改善するため
にＭＯＳトランジスタを付加したＢｉＣＭＯＳ　　ＴＴ
Ｌレベル出力駆動回路に関するものである。
（従来の技術） 一般に、論理回路の構成にはＴＴＬ論理回路が多く使用
されている。第１図は従来のＴＴＬ論理回路におけるイ
ンバータ回路を示しているもので、上記インバータ回路
の入力端ＶＩＮに人力電圧がロウレベル状態で印加され
ると、スイッチング用トランジスタＱ１はターンオフ状
態になり、これによってスイッチング用トランジスタＱ
２のベース電位は上昇してダーリントン（　Ｄａｒ　Ｉ
　ｉｎｇｔｏｎ）回路を構成するトランジスタＱ２，Ｑ
３はターンオンされ、上記トランジスタＱ，と連結され
たスイッチング用トランジスタＱ４は上記トランジスタ
Ｑ，がターンオフされることによってターンオフ状態に
なって出力ＶＯＵＴはハイレベル状態になる。
そして、上記インバータ回路の入力端ＶＩＮにハイレベ
ルの電圧が人力されると、上記トランジスタＱ，はター
ンオンされ、これによってスイッチング用トランジスタ
Ｑ２のベース電位は下降されてダーリントン回路を構成
するトランジスタＱ２，Ｑ３はターンオフ状態になって
出力端ＶＯＵＴはロウレベル状態になる。
（発明が解決しようとする課題） しかし、このような従来のＴＴＬ論理回路は、ダーリン
トン回路を構成するトランジスタＱ２，Ｑ３と連結され
た出力端ＶＯＵＴがハイレベル状態からロウレベル状態
へ速く転換されるためには上記トランジスタＱ３のベー
ス端子に蓄積されている電荷を速く放電させなければな
らないので、上記トランジスタＱ，のベース端子に抵抗
Ｒ１を連結して接地させて使用しているが、上記トラン
ジスタＱ，がターンオン状態の時、上記抵抗Ｒ１から上
記トランジスタＱ３のベース電圧を上記抵抗Ｒ１値で分
けられた電流が持続的に流れるようになって電力消耗の
原因になるという不都合があった。
また、出力端ＶＯＵＴがロウレベル状態を維持するため
には、上記トランジスタＱ，，Ｑ４をターンオンさせる
ための飽和電圧が印加されるので、上記出力端かロウレ
ベル状態からハイレベル状聾へ変化するスイッチング時
間が遅延するという問題点があった。
この発明はこのような問題点を解決するために為された
もので、この発明の目的は、上記ＴＴＬ論理回路の入力
端にＣＭＯＳトランジスタからなる過飽和防止部を構成
し、上記ＴＴＬ論理回路の出力端に漏洩電流防止用トラ
ンジスタを設けることによって、ＴＴＬ論理回路から発
生する電力消耗を防止し、スイッチング速度が改善され
るＢｉＣＭＯＳＴＴＬレベル駆動回路を提供することに
ある。
〔発明の構成〕
（課題を解決するための手段） このような目的を達成するためのこの発明の特徴は、Ｂ
ｉＣＭＯＳ工程を利用して構成するＴＴＬ論理回路にお
いて、入力端に印加される信号によって駆動されて漏洩
電流防止信号を出力することによって、後端の過飽和状
態を制御する過飽和防止部と、上記過飽和防止部に連結
され、上記過飽和防１Ｆ郎の出力によって駆動されてス
イッチング制御信号を出力する制御部と、上記入力端、
過飽和防止部及び制御部に連結される第１、第２スイッ
チング部か互いに連結されて上記入力端に印加される信
号及び上記漏洩電流防止信号、スイッチング制御信号に
よって駆動されることによって、上記入力端に印加され
る信号による論理信号を出力するスイッチング部とから
構成されるＢＩＣＭＯＳ　　ＴＴＬレベル駆動回路にあ
る。
（実施例） 以下、この発明の実施例を添付図面を参照して詳細に説
明する。， 第２図はこの発明のＢｉ：ＣＭＯＳ　　ＴＴＬレベル出
力駆動回路図であって、ＢｉＣＭＯＳ　　ＴＴＬレベル
出力駆動回路には過飽和防止部１、制御部３及び第１、
第２スイッチング部２．４からなるスイッチング回路が
備えられる。これを具体的に説明すると、入力端ＶＩＮ
の後端に連結されて構成される第１スイッチング部２に
漏洩電流防止信号を印加し、後端に構成される制御部３
及び第２スイッチング部４の過飽和状態を防止する過飽
和防止部１は、電源ｖＣＣに連結されるハイアス用ダイ
オードＤｉ，Ｄ２を、入力端ＶＩＮに連結してインバー
タＩ１として動作するＰＭＯＳトランジスタＰ１及びＮ
ＭＯＳトランジスタＮ１のうちＰＭＯＳトランジスタＰ
１のソース側に連結することによって構成される。
上記入力端ＶＩＮと上記過飽和防止部１及び制御部３に
連結されてスイッチング作用をする第１スイッチング部
２は、上記入力端ＶＩＮ信号を反転するようにするイン
バータ■１を、上記インバータ■１の信号によって駆動
されるＰＭＯＳＩ−ランジスタＰ２に連結し、上記ＰＭ
ＯＳトランジスタＰ２はダーリントン回路を構成して上
記ＰＭＯＳトランジスタＰ２がターンオンされ、後端制
御部３の信号によって駆動されるトランジスタＱ，Ｑ６
からなる。
そして、上記第１スイッチング部２は上記トランジスタ
Ｑ６のベース側に漏洩電流防止用ＮＭＯＳトランジスタ
Ｎ２を構成して上記トランジスタＱ，のターンオフ状態
の時、上記トランジスタＱ６のベース側に蓄積された電
荷及び上記過飽和防止部１の信号によって一時的にター
ンオン状態になる。
上記入力端ＶＩＮ及び上記過飽和防止部１に連結されて
スイッチング制御信号を発生する制御部３は、上記過飽
和防止部１のＰＭＯＳトランジスタＰ１が駆動されるこ
とによって駆動するスイッチング用トランジスタＱ７を
ダイオードＤ３に連結して上記トランジスタＱ７のター
ンオンのためバイアス電圧を上昇するようになる。
また、上記第２スイッチング部４は上記制御部３のトラ
ンジスタＱ７のエミッタにスイッチング用トランジスタ
Ｑ８を連結して上記トランジスタＱ７がターンオンされ
ることによってターンオンされるようにする。そして、
上記トランジスタＱ８のベース側に入力端ＶＩＮと連結
されるＮＭＯＳトランジスタＮ３を構成して上記トラン
ジスタＱ８がオン状態からオフ状態へ変える時、上記ト
ランジスタＱ８のベースに蓄積された電荷及び入力信号
によって一時的に駆動されるようにする。
このように構成されたこの発明は、入力端ＶＩＮにハイ
レベル信号が印加されると、ＰＭＯＳトランジスタＰ１
はターンオフ状態になり、これによってトランジスタＱ
７，Ｑｓ及びＮＭＯＳトランジスタＮ１もターンオフ状
態になる。
そして、上記ハイレベルの入力信号は、インバータＩ１
によって反転されたロウレベル状態でＰＭＯＳトランジ
スタＰ２へ印加され、上記トランジスタＱ７がオフ状態
であるので、トランジスタＱ，のベース電位はハイレベ
ル状態になって上記ＰＭＯＳトランジスタＰ２及びダー
リントン回路を構成するトランジスタＱ，．Ｑ６はター
ンオン状態になり、出力端ＶＯＵＴはハイレベル信号を
出力するようになる。
しかし、上記トランジスタＱ５のエミッタ側に連結され
たＮＭＯＳトランジスタは上記過飽和防止部１のＰＭＯ
ＳトランジスタＰ１がターンオフ状態であるのでターン
オフ状態になって接地へ放電される電流は遮断されて従
来のＴＴＬ論理回路から発生される漏洩電流を防止する
ことができる。
また、上記入力端ＶＩＮかハイレベル状態からロウレヘ
ル状態へ印加されると、上記ＰＭＯＳトランジスタＰ１
はターン状態になるか、上記ＮＭＯＳトランジスタＮ１
はターンオフ状態になってトランジスタＱ７のベース電
位は上昇して過飽和状態のターンオン状態になる。しか
し上記トランジスタＱフは過飽和防止部１のダイオード
Ｄｌ，Ｄ２によって飽和の程度は減らされるようになり
、また後端のダイオードＤ３によってターンオンされる
トランジスタＱ７のベースのバイアス電圧は上昇するよ
うになってスイッチング速度が向上される。
また、上記トランジスタＱ７がターンオンされることに
よってトランジスタＱ８のベース電位が上昇して上記ト
ランジスタＱ８はターンオンされるか、上記トランジス
タＱ８のベースに連結されるＮＭＯＳトランジスタＮ３
はオフ状態であるので、上記トランジスタＱ８がターン
オンの時接地へ流れる電流は遮断されて従来のＴＴＬ論
理回路に発生する漏洩電流は防止される。
そして、上記ロウレベルの人力電圧はインハータ■１に
よってハイレヘル状態に変えられて上記ＰＭＯＳトラン
ジスタＰ２はターンオフ状態になり、これによってトラ
ンジスタＱ，．Ｑ６もターンオフ状態になって出力端は
ロウレベルを出力するようになる。
この時、上記トランジスタＱ６のターンオンの時、ベー
スに蓄積されている電荷は上記過飽和防止部１のＰＭＯ
ＳトランジスタＰ１がターンオン状態であるので、上ｉ
（３ＮＭＯＳトランジスタＮ２はターンオン状態になっ
て上記電荷は接地へ放電して上記トランジスタＱ６のス
イッチング速度は向上される。
そして、入力端ＶＩＮにロウレベルか入力される時、第
２スイッチング部４のトランジスタＱ８はターンオン状
態になって上記トランジスタＱ８のベースに電荷が蓄積
されるが、上記入力端ＶＩＮにハイレベルが印加される
時、上記トランジスタＱＢはターンオフ状態になり、Ｎ
ＭＯＳトランジスタＮ３かターンオンされることによっ
て上記電荷は接地へ放電されて上記トランジスタＱ８の
スイッチング速度は向上されることができる。
〔発明の効果〕
このようにこの発明は、従来のＴＴＬ論理回路にＣＭＯ
ＳＩ−ランジスタからなる過飽和防止部及びスイッチン
グ部に漏洩電流を防止し、出力端側のトランジスタのベ
ース側に蓄積される電荷を速く放出することのできるト
ランジスタを構成することによって、電力消耗の原因を
除去すると共にスイッチング速度を改善することのでき
る効果がある。
【図面の簡単な説明】
第１図は従来のＴＴＬ論理回路におけるインバータの回
路図、 第２図はこの発明によるＢｉＣＭＯＳ　　ＴＴＬレベル
駆動回路図である。 図面の要部に対する符号の説明 １・・過飽和防止部 ２・・・第１スイッチング部 ３・・・制御部 ４・・・第２スイッチング部 Ｒ１〜Ｒ５・・・抵抗 Ｑ１〜Ｑ８　・トランジスタ ＰＬ，Ｐ２・・・ＰＭＯＳＩ−ランジスタＮ１〜Ｎ３・
・・ＮＭＯＳトランジスタＤ１〜Ｄ３・・・ダイオード ＶＩＮ・・・入力端 ＶＯＵＴ・・・入力端 ■ＣＣ

Claims (1)

  1. 【特許請求の範囲】 １、ＢｉＣＭＯＳ工程を利用して構成するＴＴＬ論理回
    路において、 入力端に印加される信号によって駆動されて漏洩電流防
    止信号を出力することによって後端の過飽和状態を制御
    する過飽和防止部と、 上記過飽和防止部に連結され、上記過飽和防止部の出力
    によって駆動されてスイッチング制御信号を出力する制
    御部と、 上記入力端、過飽和防止部及び制御部に連結される第１
    、第２スイッチング部が互いに連結されて、上記入力端
    に印加される信号による論理信号を出力するスイッチン
    グ回路と、から構成されることを特徴とするＢｉＣＭＯ
    ＳＴＴＬレベル駆動回路。 ２、過飽和防止部は、 電源に連結されたダイオードと、上記ダイオードに連結
    されて入力端の入力信号によって駆動されるＰＭＯＳト
    ランジスタと、上記ＰＭＯＳトランジスタに連結され、
    上記入力端にゲートが連結されるＮＭＯＳトランジスタ
    とから構成される請求項１記載のＢｉＣＭＯＳＴＴＬレ
    ベル駆動回路。 ３、制御部は、 上記過飽和防止部のＰＭＯＳトランジスタがターンオン
    されることによってターンオンされるトランジスタと、
    上記トランジスタのエミッタ側と連結されて上記トラン
    ジスタのターンオン可能なバイアス電圧を上昇させるダ
    イオードとから構成される請求項１記載のＢｉＣＭＯＳ
    ＴＴＬレベル駆動回路。 ４、第１スイッチング部は、 入力側に連結されるインバータと、上記インバータに連
    結されて上記インバータの信号によって駆動して漏洩電
    流を防止するＰＭＯＳトランジスタと、上記ＰＭＯＳト
    ランジスタに連結されて上記制御部のトランジスタがタ
    ーンオフされることによってターンオン状態になるトラ
    ンジスタと、上記トランジスタのベースに連結されて上
    記過飽和防止部の信号によって駆動される漏洩電流防止
    用ＮＭＯＳトランジスタとから構成される請求項１記載
    のＢｉＣＭＯＳＴＴＬレベル駆動回路。 ５、第２スイッチング部は、 上記制御部のトランジスタがターンオンされることによ
    ってターンオンされるトランジスタと、上記トランジス
    タのベース側及び入力端に連結されて入力信号によって
    駆動されるＮＭＯＳトランジスタとから構成された請求
    項１記載のＢｉＣＭＯＳＴＴＬレベル駆動回路。
JP2273520A 1989-12-29 1990-10-15 ＢｉＣＭＯＳ ＴＴＬレベル駆動回路 Expired - Fee Related JPH0738582B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1989-20225 1989-12-29
KR1019890020225A KR920010212B1 (ko) 1989-12-29 1989-12-29 바이씨모스 ttl레벨 출력구동회로

Publications (2)

Publication Number Publication Date
JPH03216017A true JPH03216017A (ja) 1991-09-24
JPH0738582B2 JPH0738582B2 (ja) 1995-04-26

Family

ID=19294274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2273520A Expired - Fee Related JPH0738582B2 (ja) 1989-12-29 1990-10-15 ＢｉＣＭＯＳ ＴＴＬレベル駆動回路

Country Status (7)

Country Link
US (1) US5103119A (ja)
JP (1) JPH0738582B2 (ja)
KR (1) KR920010212B1 (ja)
DE (1) DE4032733A1 (ja)
FR (1) FR2656749B1 (ja)
GB (1) GB2239750B (ja)
IT (1) IT1243456B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197787A (ja) * 2003-12-26 2005-07-21 Rohm Co Ltd 信号出力回路及びそれを有する電源電圧監視装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010212B1 (ko) 1989-12-29 1992-11-21 삼성전자 주식회사 바이씨모스 ttl레벨 출력구동회로
DE69411312T2 (de) * 1993-04-19 1999-02-11 Philips Electronics Nv BiCMOS Ausgangstreiberschaltung
KR101683877B1 (ko) * 2009-10-23 2016-12-07 엘지이노텍 주식회사 전원 공급 보호 장치
US8623749B2 (en) * 2010-12-20 2014-01-07 Diodes Incorporated Reduction of stored charge in the base region of a bipolar transistor to improve switching speed

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171226A (ja) * 1986-01-22 1987-07-28 Nec Corp 出力回路
JPH01114214A (ja) * 1987-10-28 1989-05-02 Nec Corp 出力回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441068A (en) * 1981-10-22 1984-04-03 Kollmorgen Technologies Corporation Bipolar linear current source driver amplifier for switching loads
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
US4472647A (en) * 1982-08-20 1984-09-18 Motorola, Inc. Circuit for interfacing with both TTL and CMOS voltage levels
DE3280350D1 (de) * 1982-08-25 1991-09-26 Ibm Deutschland Transistor-leistungsverstaerker mit verringerten schaltzeiten.
JPH0693626B2 (ja) * 1983-07-25 1994-11-16 株式会社日立製作所 半導体集積回路装置
JPS60141016A (ja) * 1983-12-28 1985-07-26 Nec Corp 出力回路
JPS60141011A (ja) * 1983-12-28 1985-07-26 Nec Corp コレクタ飽和抑制回路
JPS60177723A (ja) * 1984-02-24 1985-09-11 Hitachi Ltd 出力回路
US4703203A (en) * 1986-10-03 1987-10-27 Motorola, Inc. BICMOS logic having three state output
JPS63193720A (ja) * 1987-02-06 1988-08-11 Toshiba Corp 論理回路
JPS63202126A (ja) * 1987-02-17 1988-08-22 Toshiba Corp 論理回路
US4857776A (en) * 1987-11-20 1989-08-15 Tandem Computers Incorporated True TTL output translator-driver with true ECL tri-state control
US4810903A (en) * 1987-12-14 1989-03-07 Motorola, Inc. BICMOS driver circuit including submicron on chip voltage source
US4970414A (en) * 1989-07-07 1990-11-13 Silicon Connections Corporation TTL-level-output interface circuit
KR920010212B1 (ko) 1989-12-29 1992-11-21 삼성전자 주식회사 바이씨모스 ttl레벨 출력구동회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171226A (ja) * 1986-01-22 1987-07-28 Nec Corp 出力回路
JPH01114214A (ja) * 1987-10-28 1989-05-02 Nec Corp 出力回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197787A (ja) * 2003-12-26 2005-07-21 Rohm Co Ltd 信号出力回路及びそれを有する電源電圧監視装置

Also Published As

Publication number Publication date
DE4032733C2 (ja) 1992-11-05
JPH0738582B2 (ja) 1995-04-26
GB9022335D0 (en) 1990-11-28
IT1243456B (it) 1994-06-10
DE4032733A1 (de) 1991-08-08
GB2239750A (en) 1991-07-10
KR910013738A (ko) 1991-08-08
KR920010212B1 (ko) 1992-11-21
US5103119A (en) 1992-04-07
GB2239750B (en) 1994-09-07
FR2656749A1 (fr) 1991-07-05
FR2656749B1 (fr) 1993-12-24
IT9021779A0 (it) 1990-10-18
IT9021779A1 (it) 1992-04-18

Similar Documents

Publication Publication Date Title
KR930009251A (ko) 선택가능한 에지 레이트(edge rate)를 갖는 상보형 금속 산화물 반도체(CMOS) 출력 버퍼회로
US4804868A (en) BiMOS logical circuit
KR920009870B1 (ko) Bi-CMOS 인버터 회로
JPH03216017A (ja) ＢｉＣＭＯＳ　ＴＴＬレベル駆動回路
JP2865256B2 (ja) バイポーラ・ｍｏｓ論理回路
US5166551A (en) High speed output circuit without fluctuation for semiconductor integrated circuits
US5864245A (en) Output circuit with overvoltage protection
JP2543248B2 (ja) ＢｉＣＭＯＳフルスィング駆動回路
US5365124A (en) BiCMOS logic circuit
JPH0482319A (ja) 論理回路
JP3221459B2 (ja) 入力回路
JP2544826B2 (ja) 半導体集積回路
JPH03123220A (ja) 出力回路
JP2569861B2 (ja) ＢｉＣＭＯＳ集積回路
JPH02280412A (ja) バイ・ｍｏｓ半導体集積回路
JPH02264519A (ja) 半導体装置
KR100202184B1 (ko) 입력 버퍼
JP2783108B2 (ja) 半導体集積回路
JP3665560B2 (ja) 半導体集積回路
KR910001097B1 (ko) 바이씨 모스 인버터 회로
JPH03225402A (ja) 定電圧発生回路
JP3092257B2 (ja) ＢｉＣＭＯＳ回路
JP2846338B2 (ja) シュミットトリガ回路
JPH0472813A (ja) Ｃｍｏｓ回路
JPH0521450B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100426

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees