IT9021779A1 - Pilota bicmos di livello ttl - Google Patents

Pilota bicmos di livello ttl Download PDF

Info

Publication number
IT9021779A1
IT9021779A1 IT021779A IT2177990A IT9021779A1 IT 9021779 A1 IT9021779 A1 IT 9021779A1 IT 021779 A IT021779 A IT 021779A IT 2177990 A IT2177990 A IT 2177990A IT 9021779 A1 IT9021779 A1 IT 9021779A1
Authority
IT
Italy
Prior art keywords
transistor
assembly
oversaturation
input terminal
inverter
Prior art date
Application number
IT021779A
Other languages
English (en)
Other versions
IT1243456B (it
IT9021779A0 (it
Inventor
Myung Jun Choe
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of IT9021779A0 publication Critical patent/IT9021779A0/it
Publication of IT9021779A1 publication Critical patent/IT9021779A1/it
Application granted granted Critical
Publication of IT1243456B publication Critical patent/IT1243456B/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/0414—Anti-saturation measures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
  • Traffic Control Systems (AREA)

Description

Descrizione dell'invenzione industriale
La presente invenzione riguarda circuiti logici che usano transistor bipolari e MOS e, più ir particolare, riguarda un pilota BiCMOS di livelle TTL che comprende transistor MOS per migliorare la velocità di commutazione e il consumo di energia dei circuiti logici TTL.
In generale, i circuiti TTL sono ampiamente usati nel campo dei circuiti logici.
Per comprendere meglio lo stato della tecnica, si descrive subito la prima figura allegata.
La Fig. 1 è uno schema che illustra un invertitore dei convenzionali circuiti logici TTL.
In questa figura, se un terminale di ingresso VIN si trova in uno stato di livello basso, un transistor di commutazione Q1 è disinserito ed il potenziale di base di un transistor Q2 si innalza. Cosi', i transistor Q2 e che insieme formano un circuito Darlington, sono inseriti, mentre un transistor di commutazione Q4 è disinserito in risposta al disinserimento del transistor Q1 , cosi' che un terminale di uscita VOUT diventa di livello alto.
Al contrario, se il terminale di ingresso si trova in uno stato di livello alto, il transistor; Q1 è inserito ed il potenziale di base del transistor Q2 si abbassa. Cosi', il transistor Q2 è disinserito assieme ad un altro transistor Q3, in modo tale che il terminale di uscita VOUT passi ad un livello basso.
Secondo questo convenzionale circuito TTL, la carica immagazzinata alla base del transistor Q3 dovrebbe essere scaricata velocemente collegando a detto transistor un resistore RI per ottenere una! veloce commutazione della tensione del terminale di. uscita VOUT dallo stato di livello alto a quello di livello basso.
Però, quando il transistor Q3 è inserito, la corrente fluisce in modo continuo attraverso il resistore Ri, il che porta ad un notevole consumo di’ energia.
Inoltre, per mantenere la tensione di uscita’ VOUT ad uno stato di livello basso, bisognerebbe applicare la tensione di saturazione per inserire i’ transistor Q1 e Q4» il che Porta a un notevoleritardo nel tempo di commutazione dal livello basso' al livello alto della tensione di uscita VOUT.
La presente invenzione ha come scopq quello dij fornire un pilota BiCMOS di livello TTL che migliori la velocità di commutazione e il consumo di energia fornendo un assieme che evita la sovrasaturazione (che nel seguito chiameremo semplicemente -assieme antisovrasaturazione-) comprendente transistore CMOS, al suo terminale di ingresso, e transistors che evitano una] dispersione di corrente, al suo terminale di uscita.
Secondo .la presente invenzione, si fornisce un pilota BiCMOS di livello TTL comprendente: un assieme antisovrasaturazione per evitare la sovrasaturazione In assiemi successivi fornendo un segnale di prevenzione di dispersione di corrente in risposta ad un segnale di-ingresso da applicare ad un terminale di ingresso, un assieme invertitore collegato a detto assieme antisovrasaturazione per fornire un segnale di controllo di commutazione secondo un'uscita di detto assieme antisovrasaturazione; e un assieme di commutazione avente un. primo e un secondo assieme di commutazione, che sono collegati fra loro ed anche con detto- terminale di ingresso, con detto assieme antisovrasaturazione e con detto assieme invertitore per fornire un segnale logico in risposta segnale di ingresso applicato a detto terminale ingresso.
Questi ed altri scopi, caratteristiche e..vantaggi della presente invenzione saranno evidenti.dalla seguente descrizione di un'esecuzione..preferita riferita alla: _
Fig. 2 che è lo schema di un pilota BiCMOS_di livello TTL.
Questa figura mostra un pilota .BiCMOS di livello TTL comprendente un assieme antisovrasaturazione 1, un _ assieme... invertitore 3 ed un circuito di commutazione avente un primo e un secondo assieme_df commutazione 2 e 4
Descritto Più. in . dettaglio, l'assieroe antisovrasaturazione 1 fprn.isce_al primo assieme di commutazione 2 un segnale di prevenzione. della dispersione .di corrente per evitare lo._ stato_ di_ sovrasaturazione_ sia dell'assieme.invertitore.3...che del_ secondo assieme di commutazione 4 . Questo. assieme antisovrasaturazione 1 ^comprende diodi D1, Dg per l'abbassamento di livello e transistors PMjQS e_NMOS, PI e NI che funzionano come,yn invertitor in risposta ad un segnale di un .terminale _di ingresso VIN._
I diodi D1 e D2 co in serie con una tensione di alimentazione. VCCf sono collegati con L'emettitore del transistor PMOS, PI e, inoltre,
con il terminale di ingresso VIN.
Il primo assieme di commutazione 2 è collegato al terminale di ingresso VIN, all'assieme antisovrasaturazione 1 e all'assieme invertitore 3 a comprende un invertitore II, un transistor PMOS, P2, un transistor NOMS, N2 e transistore Q5 e Q6 che formano un circuito Darlington. La porta del transistor PMOS, P2 è collegata all'invertitore II per fornire un segnale invertito da un segnale di Ingresso del terminale di ingresso VIN e i transistor Darlington Q5 e Q6 sono inseriti in risposta al comando del transistor PMOS, P2 da un segnale di controllo proveniente dall'assieme invertitore 3.
Inoltre, l'assieme di commutazione 2 comprende in transistor NMOS, N2 che evita la dispersione di corrente alla base del transistor Q6 e che è inserito temporaneamente dalla carica immagazzinata alla base del transistor Q6 e dal segnale dell'assieme.antisovrasaturazione 1 quando ..il. transistor Q5 è disinserito.
L'assieme invertitore 3 è collegato al terminale di ingresso VIN .e all'assieme antisovrasaturazione.
1 per ...fornire un segnale di controllo di commutazione e comprende un transistor di commutazione Q7 che è inserito in risposta al comando del transistor PMOS, PI, di un resistore R5 e di un diodo D3 per innalzare il livello della tensione di soglia onde inserire il transistor Q7.
Il secondo assieme di commutazione 4 comprende un transistor Q8 per la commutazione ed ._un transistor NMOS, N3 in cui il transistor Q8 per la commutazione è collegato all’emettitore . del transistor Q7 da inserire in risposta al comando del transistor Q7. Inoltre, il transistor NMOS, N3 è inserito temporaneamente dalla carica immagazzinata nella base del transistor Q8 quando quest'ultimo è. disinserito.
Nella presente invenzione, se il segnale, diingresso si trova in uno stato di livello alto, il transistor PMOS, PI è disinserito e,. successivamente, sono disinseriti i transistor Q7, Q8 ed il transistor NMOS, N2. Il segnale di ingresso di livello alto è invertito ad uno stato. di livello basso dall'invertitore II e,. successivamente, è applicato alla porta del_ transistor PMOS, P2.
In questo caso, il transistor Q7 è disinserito cosi' che la tensione al potenziale di base del, transistor Q5 si innalza allo stato di livelle alto, inserendo cosi* i transistors Darlington Q5 e Q6, cosi' come il transistor PMOS, P2. Cosi', la tensione di uscita da un terminale di uscita VOUT passa ad uno stato di livello alto. Ma, il transistor NMOS, N2, collegato all'emettitore del transistor Q5, è disinserito in risposta al di sinserimento del transistor PMOS PI nell'assieme antisovrasaturazione 1. Cosi', si pud efficacemente evitare lo scarico verso terra della corrente, causa della dispersione di corrente nei convenzionali circuiti TTL ;Al contrario, se il terminale di ingresso VIN e invertito dallo stato di livello alto ad uno state di livello basso, il transistor PMOS, PI è inserito, mentre il transistor NMOS, NI è disinserito, in modo da innalzare il livello di tensione alla base del transistor Q7. Cosi', il transistor Q7 è inserito in una regione di saturazione, ma il grado di saturazione del transistor Q7 è diminuito dai diodi D1 e D2 nell'assieme antisovrasaturazione 1 ;A seguito dell'inserimento del transistor Q7, il livello di tensione alla base del transistor Q8 si innalza ed il transistor Q8 è inserito. D' altra parte, il transistor NMOS, N3, collegato alla base del transistor Q6, è disinserito in risposta all'inserimento del transistor Q8 dato che la tensione della porta del transistor NMOS è identica a quella del terminale di ingresso VIN che si trova nello stato di livello basso, cosi' che si può efficacemente evitare la scarica verso terra della corrente, causa della dispersione di corrente. ;Inoltre, l'ingresso di livello basso è invertito fino ad uno stato di livello alto dall'invertitore Il e, successivamente, è applicato alla porta del transistor PMOS, P2 in modo da disinserire il transistor PMOS, P2. Cosi', i transistor Darlington Q5 e Q6 sono disinseriti e la tensione di uscita del 'terminale di uscita VOUT passa allo stato di livello basso dove la carica immagazzinata nella jbase del transistor Q6 deve essere scaricata verso terra dal transistor NMOS, N2 che è inserito in risposta al comando del transistor PMOS Pi, cosi* che si può migliorare efficacemente la velocità di commutazione del transistor Q6 .
In modo simile, la carica è immagazzinata nella base del transistor Q6 nel secondo assieme di commutazione 4 quando il transistor Q6 è inserito dall'ingresso di livello basso. Questa carica immagazzinata deve essere scaricata verso terra in risposta all'inserimento del transistor NMOS, N3 quando il transistor Q6 è disinserito, dove il transistor NMOS, N3 è inserito da un ingresso ad alto livello del terminale di ingresso VIN. Di conseguenza, si può efficacemente migliorare la velocità di commutazione del transistor Q6.
Come su menzionato, secondo la presente invenzione, la velocità di commutazione può essere migliorata efficacemente ed il consumo di energia può essere minimizzato per mezzo dell'assieme antisovrasaturazione e dei transistor onde evitare la dispersione di corrente nella parte di commutazione e scaricare rapidamente la carica immagazzinata nella base dei transistore adiacenti al terminale di uscita.
L'invenzione non è in alcun modo limitata alla esecuzione descritta e altre realizzazioni dell'invenzione diverranno evidenti per una persona esperta nel campo attraverso la descrizione fornita qui sopra.

Claims (3)

  1. RIVENDICAZIONI 1) Pilota BiCMOS di livello TTL caratterizzato da ciò che comprende: un assieme antisovrasaturazione per evitare la sovrasaturazione in assiemi successivi fornendo un segnale che evita la dispersione di corrente in risposta ad un segnale di ingresso da applicare ad un terminale di ingresso, un assieme invertitore collegato a detto assieme antisovrasaturazione per fornire un segnale di controllo di commutazione in risposta ad un'uscita di detto assieme antisovrasaturazione; e un assieme di commutazione avente un primo e un secondo assieme di commutazione collegati fra loro ed anche con detto terminale di ingresso, con detto assieme antisovrasaturazione e con detto assieme invertitore onde fornire un segnale logicc secondo il segnale di ingresso applicato a detto terminale di ingresso.
  2. 2) Pilota BiCMOS. di livello TTL secondo li rivendicazione 1 caratterizzato da ciò che detto assieme antisovrasaturazione comprende: diodi collegati ad una tensione di alimentazione: un invertitore collegato a detti diodi comprendente un transistor PMOS che deve essere comandato in risposta ad un segnale di ingresso di detto terminale di ingresso ed un transistor NMOS avente un "drain" collegato a detto transistor PMOS ed una porta collegata a detto terminale di ingresso.
  3. 3) Pilota BiCMOS di livello TTL secondo la rivendicazione 1 caratterizzato da ciò che detto assieme invertitore comprende: un transistor da inserire in risposta al comando di detto transistor PMOS in detto assieme antisovrasaturazione ; e un diodo collegato all'emettitore di detto transistor per innalzare il livello di tensione di polarizzazione fino ad inserire detto transistor. A) Pilota BiCMOS di livello TTL secondo la rivendicazione 1 caratterizzato da ciò che detto primo assieme di commutazione comprende: un invertitore collegato a detto terminale di ingresso; un transistor PMOS collegato a detto invertitore per evitare la dispersione di corrente e comandato da un segnale di detto invertitore; transistore Darlington collegati a detto transistor PMOS e inseriti quando il transistor di detto assieme di controllo è disinserito; e un transistor NMOS collegato alla base di uno di, detti transistor Darlington per evitare la dispersione di corrente e comandato da un segnale. 'di detto assieme antisovrasaturazione . 5) Pilota BiCMOS di livello TTL secondo la :rivendicazione 1 caratterizzato da ciò che detto Isecondo assieme di commutazione comprende: un transistor inserito dal comando del transistor in detta parte di controllo; e un transistor NMOS collegato a detto terminale di ingresso e ad una base di detto transistor inserito da un segnale di ingresso di detto terminale di ingresso.
IT02177990A 1989-12-29 1990-10-18 Pilota bicmos di livello ttl IT1243456B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020225A KR920010212B1 (ko) 1989-12-29 1989-12-29 바이씨모스 ttl레벨 출력구동회로

Publications (3)

Publication Number Publication Date
IT9021779A0 IT9021779A0 (it) 1990-10-18
IT9021779A1 true IT9021779A1 (it) 1992-04-18
IT1243456B IT1243456B (it) 1994-06-10

Family

ID=19294274

Family Applications (1)

Application Number Title Priority Date Filing Date
IT02177990A IT1243456B (it) 1989-12-29 1990-10-18 Pilota bicmos di livello ttl

Country Status (7)

Country Link
US (1) US5103119A (it)
JP (1) JPH0738582B2 (it)
KR (1) KR920010212B1 (it)
DE (1) DE4032733A1 (it)
FR (1) FR2656749B1 (it)
GB (1) GB2239750B (it)
IT (1) IT1243456B (it)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010212B1 (ko) 1989-12-29 1992-11-21 삼성전자 주식회사 바이씨모스 ttl레벨 출력구동회로
DE69411312T2 (de) * 1993-04-19 1999-02-11 Philips Electronics Nv BiCMOS Ausgangstreiberschaltung
JP3881337B2 (ja) * 2003-12-26 2007-02-14 ローム株式会社 信号出力回路及びそれを有する電源電圧監視装置
KR101683877B1 (ko) * 2009-10-23 2016-12-07 엘지이노텍 주식회사 전원 공급 보호 장치
US8623749B2 (en) * 2010-12-20 2014-01-07 Diodes Incorporated Reduction of stored charge in the base region of a bipolar transistor to improve switching speed

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441068A (en) * 1981-10-22 1984-04-03 Kollmorgen Technologies Corporation Bipolar linear current source driver amplifier for switching loads
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
US4472647A (en) * 1982-08-20 1984-09-18 Motorola, Inc. Circuit for interfacing with both TTL and CMOS voltage levels
DE3280350D1 (de) * 1982-08-25 1991-09-26 Ibm Deutschland Transistor-leistungsverstaerker mit verringerten schaltzeiten.
JPH0693626B2 (ja) * 1983-07-25 1994-11-16 株式会社日立製作所 半導体集積回路装置
JPS60141016A (ja) * 1983-12-28 1985-07-26 Nec Corp 出力回路
JPS60141011A (ja) * 1983-12-28 1985-07-26 Nec Corp コレクタ飽和抑制回路
JPS60177723A (ja) * 1984-02-24 1985-09-11 Hitachi Ltd 出力回路
JPS62171226A (ja) * 1986-01-22 1987-07-28 Nec Corp 出力回路
US4703203A (en) * 1986-10-03 1987-10-27 Motorola, Inc. BICMOS logic having three state output
JPS63193720A (ja) * 1987-02-06 1988-08-11 Toshiba Corp 論理回路
JPS63202126A (ja) * 1987-02-17 1988-08-22 Toshiba Corp 論理回路
JPH01114214A (ja) * 1987-10-28 1989-05-02 Nec Corp 出力回路
US4857776A (en) * 1987-11-20 1989-08-15 Tandem Computers Incorporated True TTL output translator-driver with true ECL tri-state control
US4810903A (en) * 1987-12-14 1989-03-07 Motorola, Inc. BICMOS driver circuit including submicron on chip voltage source
US4970414A (en) * 1989-07-07 1990-11-13 Silicon Connections Corporation TTL-level-output interface circuit
KR920010212B1 (ko) 1989-12-29 1992-11-21 삼성전자 주식회사 바이씨모스 ttl레벨 출력구동회로

Also Published As

Publication number Publication date
DE4032733C2 (it) 1992-11-05
JPH0738582B2 (ja) 1995-04-26
GB9022335D0 (en) 1990-11-28
IT1243456B (it) 1994-06-10
DE4032733A1 (de) 1991-08-08
GB2239750A (en) 1991-07-10
KR910013738A (ko) 1991-08-08
KR920010212B1 (ko) 1992-11-21
US5103119A (en) 1992-04-07
GB2239750B (en) 1994-09-07
JPH03216017A (ja) 1991-09-24
FR2656749A1 (fr) 1991-07-05
FR2656749B1 (fr) 1993-12-24
IT9021779A0 (it) 1990-10-18

Similar Documents

Publication Publication Date Title
US6690205B2 (en) Enhanced domino circuit
US5216292A (en) Pullup resistance control input circuit and output circuit
EP0346898A3 (en) Power supply switching circuit
IT9021779A1 (it) Pilota bicmos di livello ttl
US5570044A (en) BiCMOS output driver with reduced static power consumption
EP0768762B1 (en) Output circuit
KR100313154B1 (ko) 정전기방전 보호회로
EP0785629B1 (en) Level conversion circuit having differential circuit employing MOSFET
US5218242A (en) Pulldown resistance control input circuit and output circuit
US5124582A (en) Bi-cmos circuit with high-speed active pull-down output currents
JP2004222119A (ja) 半導体集積回路
US5276362A (en) BiCMOS TTL to CMOS level translator
JP2707956B2 (ja) 半導体集積回路
US5120998A (en) Source terminated transmission line driver
KR100221757B1 (ko) 신호 레벨 변환 회로
JP2003338744A (ja) 定電流スイッチング回路
KR0175191B1 (ko) 데이타 전송장치
US20020153926A1 (en) Inverter circuit
US20070052468A1 (en) Shift down level shifter
KR950024211A (ko) 반도체집적회로의 바이씨모오스 레벨변환회로 및 이를 이용한 데이타출력버퍼
JP3173489B2 (ja) 半導体集積回路
KR20010061599A (ko) 정전기방전 보호회로
KR100359879B1 (ko) 전원전압 온 리셋 펄스 발생회로
KR100256987B1 (ko) 출력회로
KR100391825B1 (ko) 고속 리셋기능을 갖는 플립플롭 회로 및 플립플롭 회로의 리셋방법

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19971028