KR900005819B1 - 3스테이트 부설 상보형 mos집적회로 - Google Patents

3스테이트 부설 상보형 mos집적회로 Download PDF

Info

Publication number
KR900005819B1
KR900005819B1 KR1019870009386A KR870009386A KR900005819B1 KR 900005819 B1 KR900005819 B1 KR 900005819B1 KR 1019870009386 A KR1019870009386 A KR 1019870009386A KR 870009386 A KR870009386 A KR 870009386A KR 900005819 B1 KR900005819 B1 KR 900005819B1
Authority
KR
South Korea
Prior art keywords
circuit
input
channel mos
mos transistor
output
Prior art date
Application number
KR1019870009386A
Other languages
English (en)
Other versions
KR880006850A (ko
Inventor
다께노리 오끼다까
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Publication of KR880006850A publication Critical patent/KR880006850A/ko
Application granted granted Critical
Publication of KR900005819B1 publication Critical patent/KR900005819B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

3스테이트 부설 상보형 MOS집적회로
제1도는 본 발명의 일실시예에 의한 3스테이트 부설 상보형 MOS집적회로를 표시한 회로도.
제2도는 종래의 3스테이트 부설 상보형 MOS접직회로를 표시한 회로도.
제3도는 상기 실시예 및 상기 종래예의 타이밍도.
제4a도 및 (b)는 각각 제3도중(I) 및(II)의 타이밍에서 상기 종래예의 출력전단회로에서 온하고 있는 트랜지스터를 저항으로 표시한 등가회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력단자(IN) 2 : 출력단자(OUT)
3 : 전원단자 4 : 접지단자
5 : 제어입력 6 : 반전제어입력
10 : 출력회로 20 : 출력전단회로
P1, P2, P3, P4, P4', P5', P6 : P채널 MOS트랜지스터
N1, N2, N3, N4, N4', N5', N6 : N채널 MOS트랜지스터
본 발명은 3스테이트 부설 상보형 MOS집적회로에 관한 것으로 특히 제어입력에 슬로펄스가 입력된 때의 회로의 발진을 억제하는 회로에 관한 것이다.
제2도는 종래의 3스테이트 부설 상보형 MOS집적회로를 표시한 것이고 도면에 있어서 1은 입력단자(IN) 2는 출력단자(OUT), 3은 VCC의 전압이 공급되는 전원단자, 4는 접지단자(GND), 5는 출력의 상태를 결정하는 제어입력(Ø), 6은 제어입력(Ø5)이 반전한 반전제어입력
Figure kpo00001
, P1, P2, P3, P4 및 P6은 P채널 MOS트랜지스터, N1, N2, N3, N4 및 N6은 N채널 MOS트랜지스터이고, 트랜지스터(P1), (N1)은 출력회로(10)를 구성하고 트랜지스터(P2)∼(P4), (N2)∼(N4)는 당해 출력회로를 구동하는 출력전단회로(20)를 구성하고 있다. 다음 동작에 대하여 설명한다.
제어입력 Ø(5)가 "L", 반전제어입력
Figure kpo00002
(6)가 "H"인때 트랜지스터(P3) 및(N3)는 오프하고 트랜지스터(P4) 및 (N4)는 온하고 출력은 인에이블상태가 된다.
따라서 입력단자(1)가 "L"인때 출력단자(2)에는 "L"이, 또 입력단자(1)가 "H"인때 출력단자(2)에는 "H"가 표현된다.
한편 제어입력 Ø(5)가 "H", 반전제어입력
Figure kpo00003
(6)가 "L"인때 트랜지스터(P3) 및 (N3)은 온하고 트랜지스터(P4) 및 (N4)는 오프된다.
따라서 입력단자(1)의 상태에 불구하고 트랜지스터(P1) 및 (N1)은 오프하여 출력단자(2)는 고임피던스 상태가 된다. 제3도는 제2도에 표시한 회로의 타이밍도이고 제3도중의 (1)의 타이밍에 있어서는 출력전단회로를 구성하는 각 트랜지스터의 온, 오프의 관계는 트랜지스터(P2), (N4), (N3)가 온, 트랜지스터(P3), (P4), (N2)가 오프이고(II)의 타이밍에 있어서는 트랜지스터(P3), (P4), (N2)가 온 트랜지스터(P2), (N4), (N3)가 오프이다.
여기에서(I) 및 (II)의 타이밍에서 온하고 있는 출력전단회로를 저항을 사용하여 표시하면 제4도 (a) 및 (b)에 표시한 등가회로와 같이된다. 따라서(I) 및 (II)의 타이밍에서는 출력전단회로에 관통전류가 흐르게 된다.
종래의 3스테이트 부설 상보형 MOS집직회로는 상기와 같이 구성되어 있고 제어입력(Ø)와 그 반전제어입력(
Figure kpo00004
)의 전위레벨에 변화에 시간찬가 있고 양자의 전위레벨이 동일하게 되는 타이밍에 있어서 출력전단회로에 관통전류가 흐르게 되고 이 때문에 출력회로의 게이트입력이 불안정하게 되어 출력회로에 커다란 관통전류가 흘러 이 전류가 접지되어 디바이스를 발진시키는 등의 문제점이 있다.
본 발명은 상기와 같은 문제점을 해소하기 위하여 창안된 것으로서 제어입력과 그 반전제어입력의 전위레벨이 동일하게 되는 타이밍에 있어서도 출력전단회로에 관통전류가 흐르는 것을 방지할 수 있고 디바이스의 발진을 방지할 수 있는 3스테이트 부설 상보형 MOS집적회로를 제공하는 것을 목적으로 한 것이다.
본 발명에 의한 3스테이트 부설 상보형 MOS집적회로는 출력전단회로중 출력회로의 P채널, N채널 MOS트랜지스터의 게이트입력간의 회로를 제어신호가 입력되는 제4의 P채널 MOS트랜지스터와 반전제어신호가 입력되는 제5의 N채널 MOS트랜지스터가 직렬접속되어서 된 제1직렬회로와, 제어신호가 입력되는 제5의 P채널 MOS트랜지스터가 반전제어신호가 입력되는 제4의 N채널 MOS트랜지스터와 직렬접속되어서 된 제2직렬회로와 병렬접속되어서 된 병렬회로로 구성한 것이다.
본 발명에 있어서는 제어입력과 반전제어입력이 동일한 전위레벨이 되는 타이밍에 있어서도 제4 및 제5의 P채널 MOS트랜지스터 또는 제4 및 제5의 N채널 MOS트랜지스터가 오프하므로 상기 타이밍시에 출력전단회로에 관통전류가 흐르는 것을 방지할 수 있고 디바이스의 발진을 방지할 수가 있다.
다음에서 본 발명의 실시예를 도면에 따라 설명한다.
제1도는 본 발명의 일실시예에 의한 3스테이트 부설 상보형 MOS집적회로를 표시한 것이고 도면에 있어서 1~6, 10, P1~P3, P6, N1~N3, N6은 제2도에 표시한 종래예와 동일하며 동일하게 접속되어 있다. P4', P5'는 각각 그 게이트가 제어입력(Ø5)에 접속된 P채널 MOS트랜지스터(N4'), (N5')는 각각 그 게이트가 반전제어입력
Figure kpo00005
(6)에 접속된 N채널 MOS트랜지스터이고 트랜지스터(P1), (N1)의 게이트입력간에는 트랜지스터(P4'), (N5')가 직렬접속되고 또한 트랜지스터(P5'), (N4')는 직렬접속되어 있다.
20은 출력전단회로이고 이것을 트랜지스터(P2), (P3), (P4'), (P5'), (N2), (N3), (N4'), (N5')에 의하여 구성되었다. 다음은 동작에 대하여 설명한다. 종래와 동일하게 제어입력 Ø(5)가 "L'반전제어입력
Figure kpo00006
(6)이 "H"인때 트랜지스터(P3) 및 (N3)은 오프하고 트랜지스터(P4'), (P5'), (N4'), (N5')는 온하고 출력은 인에이블상태가 된다.
따라서 입력단자(1)가 "L"인때출력단자(2)에는 "L"가 입력단자(1)가 "H"인때 출력단자(2)에는 "H"가 나타나며 또한 제어입력
Figure kpo00007
(5)가 "H", 반전제어입력
Figure kpo00008
(6)이 "L"인때 트랜지스터(P3) 및 (N3)은 온하고 트랜지스터(P4'), (P5'), (N4'), (N5')는 오프한다.
따라서 입력단자(1)의 상태에 불구하고 트랜지스터(P1) 및(N1)은 오프하고 출력단자(2)는 고임피던스 상태가 된다. 그러나 본 실시예회로는 제3도에 표시한( I )의 타이밍에서는 트랜지스터(P2), (N3), (N4'), (N5')가 온하고(P3), (P4'), (P5'), (N2)가 오프하고(II)의 타이밍에서는 트랜지스터(P3), (P4'), (P5'), (N2)가 온하고 트랜지스터(P2), (N3), (N4'), (N5')가 오프하므로 어느 타이밍에 있어서도 출력전단회로의 전원과 접지단자(GND)간의 전류통로가 차단되는 것이 된다.
따라서 제어입력 Ø(5)가 반전제어입력
Figure kpo00009
(6)이 동일 전위레벨이 된다.
(I), (II)의 타이밍에 있어서 출력회로에 관통전류가 흐르는 것을 방지할 수 있고 디바이스가 발진하는 것을 방지할 수 있다. 더욱이 상기 실시예에서는 반전제어입력(
Figure kpo00010
)의 타이밍이 제어입력(Ø)보다 늦게되는 경우에 대하여 표시하였지만 이것은 역으로 빠르게 되는 경우여도 좋고 상기 실시예와 동일한 효과를 주도록 한다.
또한 상기 실시예에서는 상보형 MOS집적회로의 경우에 대하여 설명하였지만 본 발명은 B1-CMOS회로에도 적용할 수 있어 상기 실시예와 동일한 효과가 있다.
상기한 바와같이 본 발명의 3스테이트 부설 상보형 MOS집적회로에 의하면 출력전단회로중 출력회로의 P채널 N채널 MOS트랜지스터의 게이트입력간의 회로를 제어신호가 입력되는 제4의 채널 MOS트랜지스터와 반전제어신호가 입력되는 제5의 N채널 MOS트랜지스터가 직렬접속되어서 된 제1직렬회로와, 제어신호가 입력되는 제5의 P채널 MOS트랜지스터와 반전제어신호가 입력되는 제4의 N채널 MOS트랜지스터가 직렬접속되어서 된 제2직렬회로가 병렬접속되어서 된 병렬회로로 하였으므로 제어입력과 반전제어입력이 동일 전위레벨이 되는 타이밍에 있어서도 출력전단회로에 관통전류가 흐르는 것을 방지할 수 있어 디바이스의 발진을 방지할 수 있는 효과가 있다.

Claims (1)

  1. 전원과 GND단자사이에 제1의 P채널 MOS트랜지스터와 제1의 N채널 MOS트랜지스터가 직렬접속되어서 된 출력회로와, 제어신호와 그 반전제어신호와 입력신호와에 상응하여 상기 출력회로를 구동하는 출력전단회로와를 구비한 3스테이트 부설 상보형 MOS집적회로에 있어서 상기 출력전단회로는 입력신호가 입력되는 제2의 P채널 MOS트랜지스터와 반전제어신호가 입력되는 제3의 P채널 MOS트랜지스터가 병렬접속되어서 된 제1병렬회로와, 제어신호가 입력되는 제4의 P채널 MOS트랜지스터와 반전제어신호가 입력되는 제5의 N채널 MOS트랜지스터가 직렬접속되어서 된 제1 직렬회로와, 제어신호가 입력되는 제5의 P채널 MOS트랜지스터와 반전제어신호가 입력되는 제4의 N채널 MOS트랜지스터와 직렬접속되어서 된 제2직렬회로가 병렬접속되어서 된 제2병렬회로와 제어신호가 입력되는 제3의 N채널 MOS트랜지스터와 입력신호가 입력되는 제2의 N채널 MOS트랜지스터가 병렬접속되어서 된 제3병렬회로와를 구비하여 상기 제1, 제2, 제3병렬회로는 전원과 GND단자간에 직렬접속되고 상기 제1, 제2병렬회로의 접속점은 상기 제1의 P채널 MOS트랜지스터의 게이트에 접속되고 상기 제2, 제3병렬회로의 접속점은 상기 제1의 N채널 MOS트랜지스터의 게이트에 접속되어 있는 것을 특징으로 하는 3스테이트 부설 상보형 MOS집적회로.
KR1019870009386A 1986-11-14 1987-08-27 3스테이트 부설 상보형 mos집적회로 KR900005819B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61272602A JPS63125017A (ja) 1986-11-14 1986-11-14 ３ステ−ト付相補型ｍｏｓ集積回路
JP86-272602 1986-11-14
JP61-272602 1986-11-14

Publications (2)

Publication Number Publication Date
KR880006850A KR880006850A (ko) 1988-07-25
KR900005819B1 true KR900005819B1 (ko) 1990-08-11

Family

ID=17516212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870009386A KR900005819B1 (ko) 1986-11-14 1987-08-27 3스테이트 부설 상보형 mos집적회로

Country Status (4)

Country Link
US (1) US4804867A (ko)
JP (1) JPS63125017A (ko)
KR (1) KR900005819B1 (ko)
NL (1) NL188672C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208489A (en) * 1986-09-03 1993-05-04 Texas Instruments Incorporated Multiple compound domino logic circuit
US4952818A (en) * 1989-05-17 1990-08-28 International Business Machines Corporation Transmission line driver circuits
DE3930087A1 (de) * 1989-09-09 1991-03-14 Hoechst Ag Positiv arbeitendes strahlungsempfindliches gemisch und daraus hergestelltes strahlungsempfindliches aufzeichnungsmaterial
US5153464A (en) * 1990-12-14 1992-10-06 Hewlett-Packard Company Bicmos tri-state output buffer
US5155382A (en) * 1992-02-07 1992-10-13 Digital Equipment Corporation Two-stage CMOS latch with single-wire clock
US5548229A (en) * 1993-12-28 1996-08-20 Matsushita Electric Industrial Co., Ltd. Tri-state output buffer circuit
US5880606A (en) * 1995-12-01 1999-03-09 Lucent Technologies Inc. Programmable driver circuit for multi-source buses
US5714892A (en) * 1996-04-04 1998-02-03 Analog Devices, Inc. Three state logic input
US5977789A (en) * 1997-08-27 1999-11-02 Intel Corporation Fast-switching logic gate
US6815984B1 (en) * 2001-08-27 2004-11-09 Cypress Semiconductor Corp. Push/pull multiplexer bit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295062A (en) * 1979-04-02 1981-10-13 National Semiconductor Corporation CMOS Schmitt trigger and oscillator
US4507649A (en) * 1982-05-24 1985-03-26 Rca Corporation Flash A/D converter having reduced input loading
JPS5923915A (ja) * 1982-07-30 1984-02-07 Toshiba Corp シユミツトトリガ回路
JPS6048616A (ja) * 1983-08-29 1985-03-16 Nec Corp 論理回路
JPS60169220A (ja) * 1984-02-13 1985-09-02 Fujitsu Ltd トライステ−ト出力回路
JPS6121619A (ja) * 1984-06-25 1986-01-30 Fujitsu Ltd 相補型３ステ−トｍｉｓゲ−ト回路
JPS61145930A (ja) * 1984-12-19 1986-07-03 Mitsubishi Electric Corp 相補型ｍｏｓトランジスタ出力回路
JPH0831789B2 (ja) * 1985-09-04 1996-03-27 沖電気工業株式会社 出力回路

Also Published As

Publication number Publication date
KR880006850A (ko) 1988-07-25
NL188672B (nl) 1992-03-16
JPS63125017A (ja) 1988-05-28
US4804867A (en) 1989-02-14
NL188672C (nl) 1992-08-17
NL8702720A (nl) 1988-06-01

Similar Documents

Publication Publication Date Title
JP2909990B2 (ja) Ｃｍｏｓ回路
KR900005819B1 (ko) 3스테이트 부설 상보형 mos집적회로
US5013937A (en) Complementary output circuit for logic circuit
US5218247A (en) CMIS circuit and its driver
EP0196113A2 (en) Tri-state buffer circuit
KR910002127A (ko) 전원절환회로
US6853233B1 (en) Level-shifting circuitry having “high” output impedance during disable mode
JP2583684B2 (ja) プルダウン抵抗コントロール入力回路及び出力回路
KR930007566B1 (ko) Bi-CMOS회로
KR100306325B1 (ko) 인에이블 입력을 가진 rs 플립-플롭
KR890007503A (ko) 반도체집적회로
JP3540401B2 (ja) レベルシフト回路
KR900007377B1 (ko) 3스테이트부 상보형 mos 집적회로
US4783620A (en) Constant voltage circuit having an operation-stop function
KR910002083A (ko) 출력회로
US6459300B1 (en) Level-shifting circuitry having “high” output during disable mode
JPH0677805A (ja) 出力バッファ回路
KR100299050B1 (ko) 상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭
JPH03258115A (ja) インバータ回路装置
SU1138940A1 (ru) Устройство согласовани уровней напр жени /его варианты/
KR930002408Y1 (ko) 액정 드라이버 회로
JPS62109429A (ja) Ｃ−ｍｏｓ回路
JPH0691455B2 (ja) 論理回路
JP2001223563A (ja) フリップフロップ回路
JP3485314B2 (ja) 放電制御回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950808

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee