SU1138940A1 - Устройство согласовани уровней напр жени /его варианты/ - Google Patents

Abstract

I. Устройство согласовани  .уровней напр жени , содержащее два р-канапьных нагрузочных МДП-транзистора , затвор каждого из которых перекрестно подключеи к стоку противоположного транзистора, и два п-канальных переключающих МДП-транзистора , сток каждого из которых подключен к стоку соответствующего нагрузочного ЩЩ-траизистора и к соответствующему выходу устройства, исток первого переключающего МДПтранзистора подключен к входу yqT/ройства и к затвору второго прреключающего ЩЩ транзистора, исток /А которого подключен к общей шине, отличающеес  тем, что, с целью повышени  быстродействи  и уменьшени  потребл емой мощности, в него введены п ть дополнительных МДИ-транзисторов, первый и второй дополнительные р-канальные МДП-транзисторы , соединенные параллельно, которые включены между шиной питани  и затвором первого пере шючающего МДП-транзистора, а. их затворы соответственно подключены к первому выходу устройства и к затвору пе1  ого переключающего МДП-транзистора, истоки третьего и четвертого дополнительных р-канальных МДП-транзйс«о торов подключены к щине питани , стоки - к истокам соответствующих нагрузочных МДП-транзисторов, а затворы - к затворам соответст Ующих переключающих МДП-транзисторов, п тый дополнительный п-канальный МДП-транзистор включен между затвором первого переключающего Ц Ц1-транзистора и общей шиной, а его затвор &0 подключен к входу устройства. эо ;о 4

Description

2.Устройство согласовани  уровней напр жени , содержащее два р-канальных нагрузочных МДП-транзистора, затвор каждого из которых перекрестно подключен к стоку противоположного транзистора, и два п-канальных переключающих МДП-транзнстора, сток ка едого из которых подключен к стоку соответствующего нагрузочного МДП-транзистора и к соответствующему выходу устройства, а исток первого переключающего ЦДЛ-транзистора подключен к входу устройства, отличающеес  тем, что, с целью повышени  быстродействи  и уменьшени  потребл емой мощности, в него введены п ть дополнительных МДП-транзисторов, первый и второй дополнительные р-канальные МДП-транзисторы , соединенные параллельно, которые включены между шиной питани  и затвором первого переключающего ЩП-тpaнзиcтopa, а их затворы соответственно подключены к первому выходу устройства и к затвору первого переключающего МДП-транзистора, истоки третьего и четвертого дополнительных р-канальных МДТ-транзисторов подключены к шине питани , стоки - к истокам соответствующих нагрузочных МДП-транзисторов, а затворы - к затворам соответствующих переключающих МДП-транзисторов п тьм дополнительный п-канальннй ЦЦП-транзистор включен между затвором первого переключающего МДП-транзистора и входом устройства, а его затвор подключен к затвору второго переключающего МДП-транзистора и к общей шине, исток второго переключающего МДП-транзистора подключен к входу устройства.

Изобретение относитс  к вычисли тельной технике и может быть испол зовано дл  построени  устройств со гласовани  логических уровней ТТЛсхем с КМОП-схбмами, а также при переходе от логических уровней напр жений отрицательной пол рности к напр жени м положительной пол рности . Известно устройство согласовани  уровней, содержащее переключающие и нагрузочные транзисторы с перекрестными св з ми, а также дополнительный инвертор дл  согласовани  с однофазным сигналом ij . Недостатками этого устройства  вл ютс  низкое быстродействие и больша  потребл ема  мощность в ре жиме переключени , а также необходимость использовани  дополнительных инвертора и источника питани  дл  согласовани  с уровн ми входного сигнала. Наиболее к изобретению по технической сущности  вл етс  устройство согласовани  уровней напр жени , содержащее два р-канальных нагрузочных МДП-транзистора , затвор каждого из которых перекрестно подключен к стоку противоположного транзистора, и два п-канальных переключающих МДП-транзистора , сток каждого из которых подключен к стоку соответствующего нагрузочного МДП-транзистора и к соответствующему выходу устройства , исток первого переключающего МДП-транзистора подключен к входу устройства и к затвору второго переключающего МДП-транзистора, исток которого подключен к общей шине, истоки нагрузочных МДП транзисторов подключены к первой шине питани , а затвор первого переключающего МДП-транзистора - к второй шине питани  2 . Недостатками известного устройства  вл ютс  низкое быстродействие, больша  потребл ема  мощность, а также необходимость двух шин питани  с различными напр жени ми. Цель изобретени  - повьш1ение быстродействи  и уменьшение потребл емой мощности. Цель достигаетс  тем, что согласно первому варианту в устройство 3 согласовани  уровней напр жени , содержащее два р-канальных нагрузочных МДП-транзистора, затвор каждого из которых перекрестно подключен к стоку противоположного транзистора , и два п-канальных переключающих МДП-транзистора, сток каждого из которых подключен к сто ку соответствующего нагрузочного МДП-транзистора и к соответствующему выходу устройства, исток перво го переключающего МДП-транзистора подключен к входу устройства и к за твору второго переключающего МДПтранзистора , исток которогр подключен к общей шине, введены п ть дополнительных МДП-транзисторов, первый и второй дополнительные р-канал ные МДП-транзисторы, соединенные параллельно, которые включены между шиной питани  и затвором первого переключающего МДП-транзистора, а их затворы соответственно подключены к первому выходу устройства и к затвору первого переключающего МДПтранзистора , истоки третьего и четвертого дополнительных р-канал-ьных МДП-транзисторов подключены к шине питани , стоки - к истокам соответствующих нагрузочных МДП-транзисторов , а затворы - к затворам соответ ствующих переключающих МДП-транзисторов , п тый дополнительный п-канальный .МДП-транзистор включен между затвором первого переключающего МДП-транзистора и общей щиной, а его затвор подключен к входу устройства . Согласно второму варианту в устройство согласовани  уровней напр жени , содержащее два р-канальных нагрузочных МДП-транзистора, затвор каждого из которых перекрестно подключен к стоку противоположного тра зистора, и два п-канальных переключающих МДП-транзистора, сток каждого из которых подключен к стоку соответствующего нагрузочного МДПтранзистора и к соответствующему выходу устройства, а исток первого переключающего МДП-транзистора подключен к входу устройства, введены п ть дополнительных МДП-транзисторов , первый и второй дополнительные р-канальные МДП-транзисторы, соединенные параллельно, которое включены между шиной питани  и затвором первого переключающего МДП-тран 404 зистора, а их затворы, соответственно , подключены к первому выходу устройства и к затвору первого переключающего МДП-транзистора, истоки третьего и четвертого дополнительных р-канапьных МДП-транзисторов подключены к шине питани , стоки к истокам соответствующих нагрузочных МДП-транзисторов, а затворы к .затворам соответствующих переключающих МДП-транзисторов, п тый дополнительный п-канальный МДП-тр.анзистор включен между затвором первого переключающего МДП-транзистора и входом устройства, а его затвор подключен к затвору второго переключающего МДП-транзистора и к общей шине, исток второго переключающего МДП-транзистора подключен к входу устройства. На фиг, 1 представлена электричеока  принципиальна  схема устройства согласовани  низких уровней напр жений положительной пол рности с высокими уровн ми положительной . пол рности, например, ТТЛ-схем с КМОП-схемами (первый вариант); на фиг. 2 - электрическа  принципиальна  схема устройства согласоваНИН уровней напр жений отрицательной пол рности с уровн ми напр жений положительной пол рности (вто- рой вариант); на фиг. 3 и 4 j электрические принципиальные схемы устройств согласовани  по первому и второму вариантам, соответственно в которых исключены третий и-четвертый дополнительные р-канальные МДП-транзисторы и истоки нагрузочных МДП-транзисторов непосредствеино подключены к шине питани . В электрической схеме устройства согласовани  уровней напр жени  (фиг. 1) затвор каждого из двух, р-канальных нагрузочных МДП-транзисторов 1 и 2 перекрестно подключен к стоку противоположного транзистора , сток каждого из двух пканальных переключающих МДП-транзисторов 3 и 4 подключен к стоку соответствующего (I или 2) нагрузочного МДП-транзистора и к соответствующему (5 или 6) выходу устройства. Исток первого переключающего МДП-. транзистора 3 подключен к входу 7 устройства и к затвору второго переключающего МДП-транзистора 4, исток которого подключен к общей S тине 8. Первый и второй дополнительные р-канальные МДП-транзисторы 9 и 10, соединеннь1е параллельно , включены между шиной I1 питани  и затвором первого переключающего МДП-транзистора 3, а их затво ры соответственно подключены к пер вому выходу 5 и к затвору первого переключающего МДП-транзистора 3. Истоки третьего и четвертого допол нительных р-канальных МДП-транзисторов 12 и 13 подключены к шине 11 питани , стоки - к истокам соответствующих (1 и 2) нагрузочных ЬЩП-транзисторов, а затворы к затворам соответствующих (З и 4) переключающих МДП-транзисторов. П тый дополнительный п-канальный МДП-транзистор 14 включен между затвором первого переключающего МДП-транзистора 3 и общей шиной 8 а его затвор подключен к входу 7 устройства. , П тый дополнительный п-канальиый МДП-тр нзистор 14 (фиг, 2) вкл чен между затвором первого переклю чающего МДП-транзистора 3 и входом 7 устройства, а его затвор подключен к затвору второго переключающе п-канального МЦП-транзистора 4 и к обшей шине 8. Устройство по первому варианту работает следующим образом. При входном напр жении высокого уровн  переключающий транзистор 4 устанавливаетс  в провод щее состо ние и передает потенциал общей пшны 8 на выход 6, одновременно устанавлива  нагрузочньй транзистор 1 в провод щее состо ние, через который устанавливаетс  высо кий уровень напр жени  на выходе 5 При этом дополнительный транзистор 14 устанавливаетс  в провод щее со то ние и передает потенциал общей шины 8 к затворам дополнительного транзистора 12 и переключающего тр зистора 3, устанавлива  его в закр iToe состо ние, а дополнительный транзистор 12 - в провод щее состо ние. При входном напр жении низкого уровн  переключающий транзистор 4 крываетс , также закрываетс  допол нительный транзистор 14, при этом потенциал на затворе переключающего транзистора 3 стремитс  к потен алу шины 11 питани  и устанавлива06 ет переключающий транзистор 3 в про-вод щее состо ние, на выходе 5 устанавливаетс  низкий уровень напр жени  , дополнительный нагрузочный транзистор 12 закрываетс . На выходе 6 устанавливаетс  высокий уровень напр жени  через нагрузочный транзистор 2 и дополнительный транзистор 13, наход щиес  в провод щем состо НИИ . Кроме того, низкий потенциал,. поступающий с выхода 5 на затвор дополнительного транзистора 9 ускор ет повышение потенциала на затворе переключающего транзистора 3. Так как потенциал на затворе переключающего транзистора 3 стремитс  к максимальному положительному значению, то переключающий транзистор 3 устанавливаетс  в провод щее состо ние с минймальньм сопротивлением . Таким образом, благодар  ускор ющей св зи через дополнительный транзистор 9, снижаетс  сопротивление открытого переключающего транзистора 3 в момент переключени  и ускор етс  процесс переключени  сигнала на выходе 5. Кроме того, снижение сопротивлени  переключающего транзисторд 3 ускор ет услови  переключени  устройства, так как при этом снижаетс  суммарное сопротивление ; переключающей ветви, состо щей из сопротивлени  переключающего транзистора 3 и внутреннего сопротивлени  источника входного сигнала, Управление дополнительными транзисторами 12 и 13 позвол ет изменить сопротивление нагрузочных ветвей до начала переключени  по цеп м перекрестных св зей, поэтому уменьшаютс  сквозные токи и мощность потреблени  в режиме переключени , а также повышаетс  быстродействие. Благодар  использованию управл емых дополнительщих транзисторов 12 и 13 становитс  возможным увеличить крутизну транзисторов в нагрузочных ветв х и сделать ее соизмер емой с крутизной переключающих транзисторов 3 и 4, что в свою очередь повышает быстродействие и выравнивает процесс переключени  устройства из одного состо ни  в другое. Дополнительный транзистор 10 предназначен дл  фиксации начального потенциала на затворах переключающего транзистора 3 и дополниельного транзистора 12.

71

Устройство по второму варианту работает аналогичным образом.

При входном напр жении отрицательной пол рности высокого уровн  (отрицательна  логика) переключение устройства происходит через цепь переключающего транзистора 4. При входном напр жении низкого уровн  переключающий транзистор 4 и дополнительный транзистор 14 наход тс  в закрытом состо нии. При этом переключение устройства происходит через цепь переключающего транзистора 3, на затвор которого поступает потенциал шины 11 питани  через дополнительный транзистор 10, а через дополнительный транзистор

1389408

9 ускор етс  процесс установлени  этого потенциала, включение пере-г ключающего транзистора 3 и выключение дополнительного транзистора 12.

Таким образом, технико-экономический эффект заключаетс  в повьшении быстродействи  и уменьшении потребл емой мощности благодар  введению положительной обратной св зи

на дополнительных транзисторах , а также благодар  введению дополнительных транзисторов, которые позвол ют уменьшить мощность потреблени , ускорить процесс переключени  и повысить надежность в работе.

Фиг. 2

Claims (1)

1. Устройство согласования .уровней напряжения, содержащее два р-канапьных нагрузочных МДП-транзистора, затвор каждого из которых перекрестно подключен к стоку противоположного транзистора, и два η-канальных переключающих МДП-транзистора, сток каждого из которых подключен к стоку соответствующего нагрузочного ЦЦП-транзистора и к соответствующему выходу устройства, исток первого переключающего МДПтранзистора подключен к входу уст/ройства и к затвору второго п₽ре’ключающего МДП тр’анзистора, исток которого подключен к общей шине, отличающееся тем, что, с целью повышения быстродействия и уменьшения потребляемой мощности, в него введены пять дополнительных МДП-транзисторов, первый и второй дополнительные р-канальные МДП-транзисторы, соединенные параллельно, которые включены между шиной питания и затвором первого переключающего МДП-транзистора, а. их затворы соответственно подключены к первому выходу устройства и к затвору первого переключающего МДП-транзистора, истоки третьего и четвертого дополнительных р-канальных МДП-транзисторов подключены к шине питания, стоки - к истокам соответствующих нагрузочных МДП-транзисторов, а затворы - к затворам соответствующих переключающих МДП-транзисторов, пятый дополнительный п-канальный МДП-транзистор включен между затвором первого переключающего МДП-транзистора и общей шиной, а его затвор подключен к входу устройства.