KR930002408Y1 - 액정 드라이버 회로 - Google Patents

액정 드라이버 회로 Download PDF

Info

Publication number
KR930002408Y1
KR930002408Y1 KR2019900019697U KR900019697U KR930002408Y1 KR 930002408 Y1 KR930002408 Y1 KR 930002408Y1 KR 2019900019697 U KR2019900019697 U KR 2019900019697U KR 900019697 U KR900019697 U KR 900019697U KR 930002408 Y1 KR930002408 Y1 KR 930002408Y1
Authority
KR
South Korea
Prior art keywords
transistor
pmos transistor
output
nmos transistor
gate
Prior art date
Application number
KR2019900019697U
Other languages
English (en)
Other versions
KR920012996U (ko
Inventor
정수목
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019900019697U priority Critical patent/KR930002408Y1/ko
Publication of KR920012996U publication Critical patent/KR920012996U/ko
Application granted granted Critical
Publication of KR930002408Y1 publication Critical patent/KR930002408Y1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

내용 없음.

Description

액정 드라이버 회로
제1도는 종래의 액정드라이버 회로도.
제2도는 종래 회로에 따른 각부 파형도.
제3도는 본 고안에 따른 액정 드라이버 회로도.
제4도는 본 고안 회로에 따른 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1,2,3,6' : 피모오스 트랜지스터 4,5,6,3' : 엔모오스 트랜지스터
7 : 익스클루시브노아게이트 8 : 인버터
본 고안은 액정 구동용 드라이버에 관한 것으로 특히 출력단의 전압 강하를 줄이고 멀티레벨을 가지는 출력이 트랜지션 될때 스파이크를 감소시켜 디스플레이 품질을 향상시키도록한 액정 드라이버 회로에 관한 것이다.
종래의 액정 드라이버 회로는 제1도에서와 같이 디스플레이 데이타입력신호(iSEG)와 교류화신호(/DRVT)신호는 익스클루시브 노아게이트(7)의 입력으로 인가되고 익스클루시브 노아게이트(7)의 출력(SEGi)은 피모오스 트랜지스터(1)의 게이트로 인가되는 동시에 인버터(8)를 통해(BSEGi)피모오스 트랜지스터(2)의 게이트로 인가되고 피모오스 트랜지스터(1)의 드레인은 엔모오스 트랜지스터(4)의 드레인과 접속되어 엔모오스 트랜지스터(5)의 게이트와 연결되고 피모오스 트랜지스터(2) 드레인은 엔모오스 트랜지스터(5)의 드레인과 접속되어 피모오스 트랜지스터(3)의게이트와 엔모오스 트랜지스터(6)의 게이트 및 엔모오스 트랜지스터(4)의 게이트와 연결되고 피모오스 트랜지스터(3)의 소오스는 DV3D이고, 엔모오스 트랜지스터(4,5,6)의 소오스는 DV52로 되어 있는 구성이다.
상기 구성회로의 동작상태를 제2도의 타이밍도를 참조하여 설명하면 다음과 같다. 제2도(A)와 같은 디스플레이 데이타 입력신호(iSEG)와 제2도(B)와 같은 교류화신호(/DRVT)신호에 의해 익스클루시브 노아게이트(7)를 통해서는 제2도(E)와 같은 신호(SEGi)의 로직레벨이 결정되고 익스클루시브노아게이트(7)와 인버터(8)를 통해서는 제2도(F)에서와 같은 신호(BSEGi)의 로직레벨이 결정된다. 이값에 따라 노드A(피모오스 트랜지스터(1)와 엔모오스 트랜지스터(4)의 드레인과 엔모오스 트랜지스터(5)게이트와의 접속점)와 노드 B (피모오스 트랜지스터(2)와 엔모오스 트랜지스터(5)의 드레인과 엔모오스 트랜지스터(4,6)및 피오모스 트랜지스터(3)게이트와의 접속점)의 값(Mulit Level)이 아래의 *표와 같이 결정된다.
[표 1]
즉 노드 B의 값이 "1"이면 엔모오스 트랜지스터(6)가 턴-온되어 출력(SEG) 이 DV52로 되고 (/DRVT=0이면 SEG=V5, /DRVT=1이면 SEG=V2)노드B의 값이 V2이면 피모오스 트랜지스터(3)가 턴-온되어 SEG=1(/DRVT=1)이 되고 노드B의 값이 V5이면 피모오스 트랜지스터(3)가 턴-온되어 SEG=V3(/DRVT=0)이 된다. 그런데 상기와 같은 종래의 액정드라이버 회로는 드라이버단의 입력전원(DV3D, DV52)은 VDD, V2, V3, V5의 값을 가지게 되는데 이들 상호 관계는 VDD≥V2≥V3≥V5의 관계식을 만족하여야 하는데 V5는 약 OV의 값 혹은 음의 값을 가지게 되며 V2, V3는 적용소자에 따라 VDDV5사이에서 변환하게 된다. 이때 V3가 V5에 근접하고 V2가 VDD에 근접된 값을 가지면 V3,V2가 피모오스 트랜지스터(3)와 엔모오스 트랜지스터(6)를 지나면서 드롭(Drop)이 커지게 되고 또 멀티 레베를 가지는 출력(SEG)이 트랜지션시 스파이크(spike)가 발생하는 단점이 있었다.
본 발명은 이러한 단점을 해결하기 위해 안출된 것으로서 첨부도면을 참조하여 상세히 설명하면 다음과 같다. 디스플레이 데이타 입력신호(iSEG)와 교류화신호(/DRVT)가 익스클루시브 노아게이트(7)를 통해 익스클루시브노아되어 SEGi가 되고 인터(8)를 통해 인버팅되어 BSEGi가 되어 엔모오스 트랜지스터(4,5)의 게이트입력이 된다. 피모오스 트랜지스터(1)와 엔모오스 트랜지스터(4), 피모오스 트랜지스터(2)와 엔모오스 트랜지스터(5)의 드레인이 연결되어 각각 노드 A,B를 이루고 각각 피모오스 트랜지스터(1,2)의 게이트 입력이 되며 엔모오스 트랜지스터(4,5)의 소오스는 DV52에 연결된다. 노드B와 BSEGi는 출력의 전압 드롭을 줄이기 위하 트랜지션 게이트를 수성하는 피모오스 트랜지스터(3)와 엔모오스 트랜지스터(3'), 피모오스 트랜지스터(6)와 엔모오스 트랜지스터(6')에 각각 연결되어 드라이버 전압(DV3D, DV52)이 출력(SEG)되는 콘트롤 신호로 작용한다. 상기 구성회로의 동작상태를 제4도를 참조하여 설명하면, 먼저 디스플레이 데이타 입력신호(iSEG)와 교류화 신호(/DRVT)가 "0"일 경우는 익스클루시브 노아게이트(7)의 출력(BEGi)은 "1"이고 인버터(8)를 통해 반전된 신호(BSEGi)는 "0"이 되어 엔모오스 트랜지스터(4)가 턴-온되어 노드 A가 V5가 되고 피모오스 트랜지스터(2)가 턴-온된다. 따라서 노드B는 "1"로 된다. (피모오스 트랜지스터(1), 엔모오스 트랜지스터(5)는 "오프") 이때 드라이버 전압 DV3D, DV52는 각각 V3, V5값을 가진다. 그리고 노드 B가 1이므로 엔모오스 트랜지스터(6)가 턴-온되고 피모오스 트랜지스터(3,6')엔모오스 트랜지스터(3')는 오프되어 SEG(출력)는 V5값을 가진다.
두번째로 디스플레이 데이타 입력신호(iSEG)가 "0"이고, 교류화신호(/DRVT)가 "1"인 경우는 익스클루시브 노아게이트(7)의 출력 (SEGi)이 "0"이 되고 인버터(8)를 통해 반전된 신호(BSEi)가 "1"이 되어 엔모오스트랜지스터(5)가 턴-온이 되어 노드 B가 V2로 되고 피모오스 트랜지스터(1)가 "온"되어 노드 A가 "1"로 된다.
(엔모오스 트랜지스터(4), 피모오스 트랜지스터(2)가 오프)
드라이버 전압 DV3D, DV52는 각각 VDD,V2 값을 가진다.
노드 B가 0이므로 피모오스 트랜지스터(3)가 턴-온 되고, 엔모오스 트랜지스터(3',6), 피모오스 트랜지스터(6')는 턴 오프 되어 출력(SEG)은 VDD가 된다.
세번째로 디스플레이 데이타 입력신호(iSEG)가 "1"이고 교류화 신호(/DRVT)가 "0"인 경우는 익스클루시브 노아게이트(7)의 출력(SEGi)이 "0"이 되고 인버터(8)를 통해 반전된 신호(BSEGi)가 "l"이 되어 엔모오스 트랜지스터(5)가 턴-온되어 노드 B가 V5, 피모오스 트랜지스터(1)가 턴-온되어 노드 A가 1로 된다. (피모오스트랜지스터(2) 엔모오스 트랜지스터(4)는 오프) 드라이버 전압 DV3D, DV52는 각각 V3,V5값을 가진다.
그리고 노드 B가 0이므로 피모오스 트랜지스터(3)가 턴-온되고, BSEGi가 "1"이므로 엔모오스 트랜지스터(3')가 턴-온되어 V3가 트래지션을 지나 출력된다. (엔모오스 트랜지스터(5)와 피모오스 트랜지스터(6')는 "오프") 네번째로 디스플레이 데이타입력신호(iSEG)와 교류화신호(/DRVT)가 모두 "1"일때는 익스클루시브노아게이트(SEGi)는 "1", 인버터(8)를 통해 반전된 신호(BSEGi)가 "0"이 되어 엔모오스 트랜지스터(4)가 턴-온 되고 노드 A는 V2가 된다. 그러므로 피모오스 트랜지스터(2)가 턴-온되어 노드 가 "1"이 된다. (피모오스 트랜지스터(1)와 엔모오스 트랜지스터(5)는 오프)그리고 드라이버 전압 DV3D, DV52는 VDD, V2값을 가진다.
노드 B가 "1"이므로 엔모오스 트랜지스터(6)가 턴-온되고, BSECi가 0이므로 피모오스 트랜지스터(6')가 턴-온 되어 V2가 트랜지션 게이트를 거쳐 출력된다.(피모오스 트랜지스터(3)와 엔모오스 트랜지스터(3')는 "오프") 이를 표로 나타내면 다음과 같다.
[표 2]
따라서 VDD(+5V)≥V2≥V3≥V5(∼0)를 만족하는 V2, V3중 VDD에 근접한 V2, VSS에 근접한 V3인 경우 기존의 회로에서는 V2,V3에 대한 출력은 드롭이 되나 본 고안에서는 V2,V3가 출력될 경우 트랜지션 게이트를 구성되게 하여 전압 드롭을 감소시킬 수 있으며 또 본 고안은 출력(SEG)이 트랜지션시 스파이크를 감소시킬수 있으므로 디스플레이 품질 향상을 가능케 하는 효과가 있다.

Claims (3)

  1. 디스플레이 데이타 입력(iSEG)과 교류화신호(/DRVT)를 사용하고 피모오스 트랜지스터(1,2)와 엔모오스 트랜지스터(4,5)및 익스클루시브 노아게이트(7)와 인버터(8)를 통해 출력을 얻어내는 액정 드라이버 회로에 있어서, 출력단에 피모오스 트랜지스터(3)(6')와 엔모오스 트랜지스터(3')(6)으로 구성된 트랜지션 게이트를 연결하여 전압 드롭을 줄일 수 있도록 구성하는 것을 특징으로 하는 액정 드라이버 회로.
  2. 제1항에 있어서, 상기 피모오스 트랜지스터(2)와 엔모오스 트랜지스터(5)의 드레인 접속점 출력이 피모오스 트랜지스터(3)의 게이트 입력이 되고 인버터 (8)의 출력이 엔모오스 트랜지스터(3')의 게이트 입력이 되어 V3가 출력시 피모오스 트랜지스터(3)와 엔모오스 트랜지스터(3')가 동시에 턴-온되어 전압 드롭을 줄일수 있도록 구성한 것을 특징으로 하는 액정드라이버회로.
  3. 제1항에 있어서, 상기 피모오스 트랜지스터(2)와 엔모오스 트랜지스터(5)의 드레인 접속점이 출력이 엔모오스 트랜지스터(6)의 게이트 입력이 되고 인버터(8)의 출력이 피모오스 트랜지스터(6')의 게이트 입력이 되어 V2가 출력시 엔모오스 트랜지스터(6)와 피모오스 트랜지스터(6')가 동시에 턴-온되어 전압드롭을 줄일 수 있도록 구성한 것을 특징으로 하는 액정 드라이버 회로.
KR2019900019697U 1990-12-13 1990-12-13 액정 드라이버 회로 KR930002408Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900019697U KR930002408Y1 (ko) 1990-12-13 1990-12-13 액정 드라이버 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900019697U KR930002408Y1 (ko) 1990-12-13 1990-12-13 액정 드라이버 회로

Publications (2)

Publication Number Publication Date
KR920012996U KR920012996U (ko) 1992-07-25
KR930002408Y1 true KR930002408Y1 (ko) 1993-05-10

Family

ID=19306907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900019697U KR930002408Y1 (ko) 1990-12-13 1990-12-13 액정 드라이버 회로

Country Status (1)

Country Link
KR (1) KR930002408Y1 (ko)

Also Published As

Publication number Publication date
KR920012996U (ko) 1992-07-25

Similar Documents

Publication Publication Date Title
KR100218506B1 (ko) 액정 표시 장치용 레벨 시프트 회로
US7176741B2 (en) Level shift circuit
EP0698966B1 (en) MOS transistor switch without body effect
KR970076808A (ko) 레벨 변이 및 전압 보호용 출력 구동 회로
US7724045B2 (en) Output buffer circuit
JPH11274912A (ja) レベルシフト回路
US6262601B1 (en) Inverter for high voltage full swing output
JPH035692B2 (ko)
US5013937A (en) Complementary output circuit for logic circuit
JP3070373B2 (ja) レベルシフタ回路
KR910002127A (ko) 전원절환회로
US20070164805A1 (en) Level shift circuit
KR900005819B1 (ko) 3스테이트 부설 상보형 mos집적회로
JPH04150411A (ja) 二重電圧源インタフェース回路
JP3089552B2 (ja) レベルシフター
JPH09172367A (ja) レベルシフタ回路
KR930002408Y1 (ko) 액정 드라이버 회로
US6426658B1 (en) Buffers with reduced voltage input/output signals
JP3242325B2 (ja) 液晶表示装置
JP3211830B2 (ja) Ｃｍｏｓレベル・シフタ回路
KR100299050B1 (ko) 상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭
JPH0430765B2 (ko)
JP3194926B2 (ja) 液晶表示装置
KR100186345B1 (ko) 레벨시프트 회로
JPS5941196B2 (ja) 液晶駆動方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 13

EXPY Expiration of term