JP3242325B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3242325B2 JP3242325B2 JP19434296A JP19434296A JP3242325B2 JP 3242325 B2 JP3242325 B2 JP 3242325B2 JP 19434296 A JP19434296 A JP 19434296A JP 19434296 A JP19434296 A JP 19434296A JP 3242325 B2 JP3242325 B2 JP 3242325B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- liquid crystal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶駆動装置に関
し、例えばアクティブマトリックス構成の液晶表示装置
における信号線の駆動信号を形成するものに利用して有
効な技術に関するものである。
し、例えばアクティブマトリックス構成の液晶表示装置
における信号線の駆動信号を形成するものに利用して有
効な技術に関するものである。
【０００２】
【従来の技術】従来の液晶駆動回路においては、例えば
図４に示すように、ラインメモリ等の５Ｖ系の回路で形
成された表示データＤを、レベルシフタＬＶＣによって
ハイレベルが５Ｖでロウレベルが−２０Ｖのような信号
振幅に変換する。このレベル変換出力は、液晶の交流駆
動のための交流化信号Ｍとを受けるゲート回路Ｇ１及び
Ｇ２と、反転出力信号を受けるゲート回路Ｇ３からなる
デコーダ回路に供給され、出力回路を構成するＭＯＳＦ
ＥＴＱ１ないしＱ３のゲートに伝えられる。このような
駆動回路を備えた液晶ドライバとして、（株）日立製作
所から販売されている半導体集積回路装置『ＨＤ６１１
０４、ＨＤ６６１０６及びＨＤ６６１０７』（日立ＬＣ
ＤドライバＬＳＩデータブック、昭和６２年３月発行）
がある。またコントローラ回路から液晶駆動回路に交流
化信号Ｍを供給し、液晶表示素子を交流駆動すること
が、特開昭６２−３１８２５号公報に記載されてある。
図４に示すように、ラインメモリ等の５Ｖ系の回路で形
成された表示データＤを、レベルシフタＬＶＣによって
ハイレベルが５Ｖでロウレベルが−２０Ｖのような信号
振幅に変換する。このレベル変換出力は、液晶の交流駆
動のための交流化信号Ｍとを受けるゲート回路Ｇ１及び
Ｇ２と、反転出力信号を受けるゲート回路Ｇ３からなる
デコーダ回路に供給され、出力回路を構成するＭＯＳＦ
ＥＴＱ１ないしＱ３のゲートに伝えられる。このような
駆動回路を備えた液晶ドライバとして、（株）日立製作
所から販売されている半導体集積回路装置『ＨＤ６１１
０４、ＨＤ６６１０６及びＨＤ６６１０７』（日立ＬＣ
ＤドライバＬＳＩデータブック、昭和６２年３月発行）
がある。またコントローラ回路から液晶駆動回路に交流
化信号Ｍを供給し、液晶表示素子を交流駆動すること
が、特開昭６２−３１８２５号公報に記載されてある。
【０００３】
【発明が解決しようとする課題】上記の液晶駆動回路で
は、レベルシフタ以降の駆動電圧の電圧振幅について配
慮がなされておらず、高耐圧部のゲート耐圧、消費電流
の点で合理性に欠けるものである。例えば、ＭＯＳＦＥ
ＴＱ１についてみると、それがオン状態のときゲートと
ソースとの間には約２１Ｖもの高電圧がかかり、オフ状
態で出力が−１５Ｖのときには、ゲートとドレインとの
間に約２０Ｖもの高電圧がかかる。これにより、出力Ｍ
ＯＳＦＥＴＱ１ないしＱ３は、その素子構造を高耐圧化
する必要がある。また、デコーダ回路は、上記のような
５Ｖと−２０Ｖのような大振幅の信号を形成するもので
あり、その信号変化時に流れる比較的大きな貫通電流に
よって消費電流が増大する。
は、レベルシフタ以降の駆動電圧の電圧振幅について配
慮がなされておらず、高耐圧部のゲート耐圧、消費電流
の点で合理性に欠けるものである。例えば、ＭＯＳＦＥ
ＴＱ１についてみると、それがオン状態のときゲートと
ソースとの間には約２１Ｖもの高電圧がかかり、オフ状
態で出力が−１５Ｖのときには、ゲートとドレインとの
間に約２０Ｖもの高電圧がかかる。これにより、出力Ｍ
ＯＳＦＥＴＱ１ないしＱ３は、その素子構造を高耐圧化
する必要がある。また、デコーダ回路は、上記のような
５Ｖと−２０Ｖのような大振幅の信号を形成するもので
あり、その信号変化時に流れる比較的大きな貫通電流に
よって消費電流が増大する。
【０００４】本発明の目的は、出力ＭＯＳＦＥＴに加わ
る電圧を小さくした液晶駆動回路を提供するとともに、
低消費電力化を実現した液晶駆動装置を提供することに
ある。
る電圧を小さくした液晶駆動回路を提供するとともに、
低消費電力化を実現した液晶駆動装置を提供することに
ある。
【０００５】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面から明らか
になるであろう。
規な特徴は、本明細書の記述および添付図面から明らか
になるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、表示データを受けるレベル
変換回路と、このレベル変換回路の出力信号と交流化信
号とを受けるデコーダ回路と、このデコーダ回路の出力
信号を受けて液晶表示装置の信号線電極を駆動する出力
回路とを備えた液晶駆動回路において、上記レベル変換
回路及びその出力信号を受けるデコーダ回路の信号振幅
をそれぞれ上記液晶駆動電圧の正極性のオン電圧又はオ
フ電圧と負極性のオン電圧又はオフ電圧とのほぼ中央を
基準にした正極性及び負極性の２種類にする。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、表示データを受けるレベル
変換回路と、このレベル変換回路の出力信号と交流化信
号とを受けるデコーダ回路と、このデコーダ回路の出力
信号を受けて液晶表示装置の信号線電極を駆動する出力
回路とを備えた液晶駆動回路において、上記レベル変換
回路及びその出力信号を受けるデコーダ回路の信号振幅
をそれぞれ上記液晶駆動電圧の正極性のオン電圧又はオ
フ電圧と負極性のオン電圧又はオフ電圧とのほぼ中央を
基準にした正極性及び負極性の２種類にする。
【０００７】上記した手段によれば、レベルシフタによ
って形成される信号振幅が、出力信号振幅のほぼ半分に
低減でき、これに応じて出力ＭＯＳＦＥＴに加わる電圧
を小さくできるとともに、デコーダ回路やレベルシフタ
での消費電流を小さくできる。
って形成される信号振幅が、出力信号振幅のほぼ半分に
低減でき、これに応じて出力ＭＯＳＦＥＴに加わる電圧
を小さくできるとともに、デコーダ回路やレベルシフタ
での消費電流を小さくできる。
【０００８】
【発明の実施の形態】図１には、この発明に係る液晶駆
動回路の一実施例の回路図が示されている。同図の各回
路ブロック及び回路素子は、公知のＣＭＯＳ（相補型Ｍ
ＯＳ）集積回路の製造技術によって、特に制限されない
が、単結晶シリコンのような１個の半導体基板上におい
て形成される。
動回路の一実施例の回路図が示されている。同図の各回
路ブロック及び回路素子は、公知のＣＭＯＳ（相補型Ｍ
ＯＳ）集積回路の製造技術によって、特に制限されない
が、単結晶シリコンのような１個の半導体基板上におい
て形成される。
【０００９】以下、ＴＦＴアクティブマトリックスタイ
プの液晶駆動回路について説明する。
プの液晶駆動回路について説明する。
【００１０】本実施例では、出力ＭＯＳＦＥＴに加わる
電圧を小さくするために、次のような電圧に設定され
る。特に制限されないが、液晶のオフ電圧は、０Ｖのよ
うな接地電位にされる。そして、この接地電位を基準に
して、液晶に書き込まれる正極性の点燈レベルが＋８Ｖ
で、負極性の点燈レベルが−８Ｖのようにされる。そし
て、正及び負極性の非点燈レベルは０Ｖとされる。この
ような３値レベルによる液晶駆動信号に対応して、Ｐチ
ャンネル型の出力ＭＯＳＦＥＴＱ１と、Ｎチャンネル型
の出力ＭＯＳＦＥＴＱ２及びＱ３が設けられる。Ｐチャ
ンネル型の出力ＭＯＳＦＥＴＱ１は、そのソースが＋８
Ｖのような正極性の電圧端子Ｖ１に接続される。Ｎチャ
ンネル型の出力ＭＯＳＦＥＴＱ２は、そのソースが−８
Ｖのような負極性の電圧端子Ｖ２に接続される。そし
て、Ｎチャンネル型の出力ＭＯＳＦＥＴＱ３は、そのソ
ースが接地電位端子Ｖ３（０Ｖ）に接続される。
電圧を小さくするために、次のような電圧に設定され
る。特に制限されないが、液晶のオフ電圧は、０Ｖのよ
うな接地電位にされる。そして、この接地電位を基準に
して、液晶に書き込まれる正極性の点燈レベルが＋８Ｖ
で、負極性の点燈レベルが−８Ｖのようにされる。そし
て、正及び負極性の非点燈レベルは０Ｖとされる。この
ような３値レベルによる液晶駆動信号に対応して、Ｐチ
ャンネル型の出力ＭＯＳＦＥＴＱ１と、Ｎチャンネル型
の出力ＭＯＳＦＥＴＱ２及びＱ３が設けられる。Ｐチャ
ンネル型の出力ＭＯＳＦＥＴＱ１は、そのソースが＋８
Ｖのような正極性の電圧端子Ｖ１に接続される。Ｎチャ
ンネル型の出力ＭＯＳＦＥＴＱ２は、そのソースが−８
Ｖのような負極性の電圧端子Ｖ２に接続される。そし
て、Ｎチャンネル型の出力ＭＯＳＦＥＴＱ３は、そのソ
ースが接地電位端子Ｖ３（０Ｖ）に接続される。
【００１１】本実施例では、Ｐチャンネル型の出力ＭＯ
ＳＦＥＴＱ１をオン状態とオフ状態にさせるには、０Ｖ
のようなロウレベルと、１２Ｖのようなハイレベルを形
成すればよいことに着目し、言い換えるならば、上記の
正極性のオン電圧Ｖ１と負極性のオン電圧の中間電圧０
Ｖを基準にしてハイレベルが１２Ｖでロウレベルが０Ｖ
のような信号振幅の駆動電圧がそのゲートに供給され
る。このため、このＭＯＳＦＥＴＱ１のゲートに伝えら
れる駆動電圧を形成するゲート回路Ｇ１は、＋１２Ｖと
接地電位とを動作電圧とするＣＭＯＳ構成のナンド（Ｎ
ＡＮＤ）ゲート回路からなる。
ＳＦＥＴＱ１をオン状態とオフ状態にさせるには、０Ｖ
のようなロウレベルと、１２Ｖのようなハイレベルを形
成すればよいことに着目し、言い換えるならば、上記の
正極性のオン電圧Ｖ１と負極性のオン電圧の中間電圧０
Ｖを基準にしてハイレベルが１２Ｖでロウレベルが０Ｖ
のような信号振幅の駆動電圧がそのゲートに供給され
る。このため、このＭＯＳＦＥＴＱ１のゲートに伝えら
れる駆動電圧を形成するゲート回路Ｇ１は、＋１２Ｖと
接地電位とを動作電圧とするＣＭＯＳ構成のナンド（Ｎ
ＡＮＤ）ゲート回路からなる。
【００１２】このゲート回路Ｇ１は、その入力にライン
メモリ等からなる５Ｖ系の画素データＤを上記のような
１２Ｖ系の信号に変換するレベルシフタＬＶＣ１の非反
転出力信号Ｑと、同様なレベルシフタにより形成された
交流化信号Ｍ１とが供給される。ゲート回路Ｇ１は、表
示データＤ（レベルシフタＬＶＣ１の非反転出力信号
Ｑ）が点燈を意味する論理“１”で、かつ交流化信号Ｍ
１が正極性を指示するハイレベルの論理“１”のとき、
回路の接地電位のようなロウレベルとなってＰチャンネ
ル型の出力ＭＯＳＦＥＴＱ１をオン状態にする。これに
応じて、駆動出力信号Ｙは＋８Ｖのような正極性のハイ
レベル（点燈レベル）にされる。ゲート回路Ｇ１は、上
記表示データＤが点燈を意味する論理“１”のときでも
交流信号Ｍ１が負極性を指示するロウレベルの論理
“０”のとき、あるいは交流化信号Ｍ１が正極性を指示
するハイレベルのときでも、表示データＤが非点燈を意
味する論理“０”のときには、１２Ｖのようなハイレベ
ルの出力信号を形成してＰチャンネル型の出力ＭＯＳＦ
ＥＴＱ１をオフ状態にする。
メモリ等からなる５Ｖ系の画素データＤを上記のような
１２Ｖ系の信号に変換するレベルシフタＬＶＣ１の非反
転出力信号Ｑと、同様なレベルシフタにより形成された
交流化信号Ｍ１とが供給される。ゲート回路Ｇ１は、表
示データＤ（レベルシフタＬＶＣ１の非反転出力信号
Ｑ）が点燈を意味する論理“１”で、かつ交流化信号Ｍ
１が正極性を指示するハイレベルの論理“１”のとき、
回路の接地電位のようなロウレベルとなってＰチャンネ
ル型の出力ＭＯＳＦＥＴＱ１をオン状態にする。これに
応じて、駆動出力信号Ｙは＋８Ｖのような正極性のハイ
レベル（点燈レベル）にされる。ゲート回路Ｇ１は、上
記表示データＤが点燈を意味する論理“１”のときでも
交流信号Ｍ１が負極性を指示するロウレベルの論理
“０”のとき、あるいは交流化信号Ｍ１が正極性を指示
するハイレベルのときでも、表示データＤが非点燈を意
味する論理“０”のときには、１２Ｖのようなハイレベ
ルの出力信号を形成してＰチャンネル型の出力ＭＯＳＦ
ＥＴＱ１をオフ状態にする。
【００１３】Ｎチャンネル型の出力ＭＯＳＦＥＴＱ２を
オン状態とオフ状態にさせるには、基本的には接地電位
のようなハイレベルと−８Ｖ以下のロウレベルの信号を
形成すればよい。しかしながら、表示データＤは５Ｖ系
の信号であり、それから上記のような不連続的なレベル
に変換できない。そこで、５Ｖ系のハイレベルである５
Ｖを基準電位に採り、５Ｖのようなハイレベルと、−１
３Ｖのようなハイレベルを形成する。このため、このＭ
ＯＳＦＥＴＱ２のゲートに伝えられる駆動電圧を形成す
るゲート回路Ｇ２は、＋５Ｖと−１３Ｖとを動作電圧と
するＣＭＯＳ構成のノア（ＮＯＲ）ゲート回路からな
る。このゲート回路Ｇ２は、その入力にラインメモリ等
からなる５Ｖ系の画素データＤを上記のような振幅の信
号に変換するレベルシフタＬＶＣ２の反転出力信号バー
Ｑと、同様なレベルシフタにより形成された交流化信号
Ｍ２とが供給される。ゲート回路Ｇ２は、表示データＤ
が点燈を意味する論理“１”、すなわち、レベルシフタ
ＬＶＣ２の反転出力信号Ｑがロウレベルの論理“０”
で、かつ交流化信号Ｍ２が負極性を指示するロウレベル
の倫理“０”のとき、＋５Ｖのようなハイレベルとなっ
てＮチャンネル型の出力ＭＯＳＦＥＴＱ２をオン状態に
する。これに応じて、駆動出力信号Ｙは−８Ｖのような
負極性のハイレベル（点燈レベル）にされる。ゲート回
路Ｇ２は、上記表示データＤが点燈を意味する論理
“１”のときでも交流化信号Ｍ２が正極性を指示するハ
イレベルの論理“１”のとき、あるいは交流化信号Ｍ２
が負極性を指示するロウレベルのときでも、表示データ
Ｄが非点燈を意味する論理“０”のときには、−１３Ｖ
のようなロウレベルの出力信号を形成してＮチャンネル
型の出力ＭＯＳＦＥＴＱ２をオフ状態にする。
オン状態とオフ状態にさせるには、基本的には接地電位
のようなハイレベルと−８Ｖ以下のロウレベルの信号を
形成すればよい。しかしながら、表示データＤは５Ｖ系
の信号であり、それから上記のような不連続的なレベル
に変換できない。そこで、５Ｖ系のハイレベルである５
Ｖを基準電位に採り、５Ｖのようなハイレベルと、−１
３Ｖのようなハイレベルを形成する。このため、このＭ
ＯＳＦＥＴＱ２のゲートに伝えられる駆動電圧を形成す
るゲート回路Ｇ２は、＋５Ｖと−１３Ｖとを動作電圧と
するＣＭＯＳ構成のノア（ＮＯＲ）ゲート回路からな
る。このゲート回路Ｇ２は、その入力にラインメモリ等
からなる５Ｖ系の画素データＤを上記のような振幅の信
号に変換するレベルシフタＬＶＣ２の反転出力信号バー
Ｑと、同様なレベルシフタにより形成された交流化信号
Ｍ２とが供給される。ゲート回路Ｇ２は、表示データＤ
が点燈を意味する論理“１”、すなわち、レベルシフタ
ＬＶＣ２の反転出力信号Ｑがロウレベルの論理“０”
で、かつ交流化信号Ｍ２が負極性を指示するロウレベル
の倫理“０”のとき、＋５Ｖのようなハイレベルとなっ
てＮチャンネル型の出力ＭＯＳＦＥＴＱ２をオン状態に
する。これに応じて、駆動出力信号Ｙは−８Ｖのような
負極性のハイレベル（点燈レベル）にされる。ゲート回
路Ｇ２は、上記表示データＤが点燈を意味する論理
“１”のときでも交流化信号Ｍ２が正極性を指示するハ
イレベルの論理“１”のとき、あるいは交流化信号Ｍ２
が負極性を指示するロウレベルのときでも、表示データ
Ｄが非点燈を意味する論理“０”のときには、−１３Ｖ
のようなロウレベルの出力信号を形成してＮチャンネル
型の出力ＭＯＳＦＥＴＱ２をオフ状態にする。
【００１４】Ｎチャンネル型の出力ＭＯＳＦＥＴＱ３を
オン状態とオフ状態にさせるには、上記ＮチャンネルＭ
ＯＳＦＥＴＱ２と同じ信号振幅の駆動信号を用いること
はできる。このため、ＭＯＳＦＥＴＱ３のゲートに伝え
られる駆動電圧を形成するゲート回路Ｇ３は、＋５Ｖと
−１３Ｖとを動作電圧とするＣＭＯＳ構成のインバータ
回路からなる。このゲート回路Ｇ３は、正及び負極性に
対応した非点燈を指示する駆動信号を形成する。それ
故、ゲート回路Ｇ３は、その入力にラインメモリ等から
なる５Ｖ系の画素データＤを上記のような振幅の信号に
変換するレベルシフタＬＶＣ２の非反転出力信号Ｑを受
けて、それが非点燈を意味するロウレベルなら、交流化
信号Ｍには無関係に＋５Ｖのようなハイレベルの出力信
号を形成してＮチャンネル型の出力ＭＯＳＦＥＴＱ３を
オン状態にする。これに応じて、駆動出力信号Ｙは接地
電位のようなロウレベル（非点燈レベル）にされる。こ
の実施例では、正及び負の非点燈レベルを共通の接地電
位とするものであるから、上記のように交流化信号Ｍ２
には無関係に表示データＤを受けるレベルシフタＬＶＣ
２の非反転出力Ｑのみによって上記出力ＭＯＳＦＥＴＱ
３のスイッチ制御を行うようにするものである。
オン状態とオフ状態にさせるには、上記ＮチャンネルＭ
ＯＳＦＥＴＱ２と同じ信号振幅の駆動信号を用いること
はできる。このため、ＭＯＳＦＥＴＱ３のゲートに伝え
られる駆動電圧を形成するゲート回路Ｇ３は、＋５Ｖと
−１３Ｖとを動作電圧とするＣＭＯＳ構成のインバータ
回路からなる。このゲート回路Ｇ３は、正及び負極性に
対応した非点燈を指示する駆動信号を形成する。それ
故、ゲート回路Ｇ３は、その入力にラインメモリ等から
なる５Ｖ系の画素データＤを上記のような振幅の信号に
変換するレベルシフタＬＶＣ２の非反転出力信号Ｑを受
けて、それが非点燈を意味するロウレベルなら、交流化
信号Ｍには無関係に＋５Ｖのようなハイレベルの出力信
号を形成してＮチャンネル型の出力ＭＯＳＦＥＴＱ３を
オン状態にする。これに応じて、駆動出力信号Ｙは接地
電位のようなロウレベル（非点燈レベル）にされる。こ
の実施例では、正及び負の非点燈レベルを共通の接地電
位とするものであるから、上記のように交流化信号Ｍ２
には無関係に表示データＤを受けるレベルシフタＬＶＣ
２の非反転出力Ｑのみによって上記出力ＭＯＳＦＥＴＱ
３のスイッチ制御を行うようにするものである。
【００１５】図２には、レベルシフタの一実施例の回路
図が示されている。この実施例では、前記図１に示した
ように５Ｖ系の信号を１２Ｖ系の信号に変換するレベル
シフタが例として示されている。すなわち、５Ｖ系の信
号Ｄは、そのソースが接地電位０Ｖに結合されたＮチャ
ンネルＭＯＳＦＥＴＱ５のゲートに供給される。上記信
号Ｄは、５Ｖ系のインバータ回路Ｎにより反転されて、
上記同様にソースが接地電位０Ｖに結合されたＮチャン
ネルＭＯＳＦＥＴＱ７のゲートに供給される。これによ
り、ＭＯＳＦＥＴＱ５とＱ７は、信号Ｄのハイレベルと
ロウレベルに応じて相補的にオン状態される。これらの
ＭＯＳＦＥＴＱ５とＱ７のドレインには、そのゲートと
ドレインとが交差接続されたラッチ形態のＰチャンネル
ＭＯＳＦＥＴＱ４とＱ６が設けられる。これらのＰチャ
ンネルＭＯＳＦＥＴＱ４とＱ６のソースには、１２Ｖの
ような動作電圧が供給される。
図が示されている。この実施例では、前記図１に示した
ように５Ｖ系の信号を１２Ｖ系の信号に変換するレベル
シフタが例として示されている。すなわち、５Ｖ系の信
号Ｄは、そのソースが接地電位０Ｖに結合されたＮチャ
ンネルＭＯＳＦＥＴＱ５のゲートに供給される。上記信
号Ｄは、５Ｖ系のインバータ回路Ｎにより反転されて、
上記同様にソースが接地電位０Ｖに結合されたＮチャン
ネルＭＯＳＦＥＴＱ７のゲートに供給される。これによ
り、ＭＯＳＦＥＴＱ５とＱ７は、信号Ｄのハイレベルと
ロウレベルに応じて相補的にオン状態される。これらの
ＭＯＳＦＥＴＱ５とＱ７のドレインには、そのゲートと
ドレインとが交差接続されたラッチ形態のＰチャンネル
ＭＯＳＦＥＴＱ４とＱ６が設けられる。これらのＰチャ
ンネルＭＯＳＦＥＴＱ４とＱ６のソースには、１２Ｖの
ような動作電圧が供給される。
【００１６】本実施例のレベル変換動作は、次の通りで
ある。信号Ｄがハイレベルのとき、ＮチャンネルＭＯＳ
ＦＥＴＱ５がオン状態に、ＮチャンネルＭＯＳＦＥＴＱ
７がオフ状態になっている。それ故、ＰチャンネルＭＯ
ＳＦＥＴＱ４がオフ状態に、ＰチャンネルＭＯＳＦＥＴ
Ｑ６がオン状態になる。このとき、非反転出力Ｑからは
ＮチャンネルＭＯＳＦＥＴＱ５のオン状態による回路の
接地電位のようなロウレベルが出力され、反転出力バー
ＱからはＰチャンネルＭＯＳＦＥＴＱ６のオン状態によ
る１２Ｖのようなハイレベルが出力される。
ある。信号Ｄがハイレベルのとき、ＮチャンネルＭＯＳ
ＦＥＴＱ５がオン状態に、ＮチャンネルＭＯＳＦＥＴＱ
７がオフ状態になっている。それ故、ＰチャンネルＭＯ
ＳＦＥＴＱ４がオフ状態に、ＰチャンネルＭＯＳＦＥＴ
Ｑ６がオン状態になる。このとき、非反転出力Ｑからは
ＮチャンネルＭＯＳＦＥＴＱ５のオン状態による回路の
接地電位のようなロウレベルが出力され、反転出力バー
ＱからはＰチャンネルＭＯＳＦＥＴＱ６のオン状態によ
る１２Ｖのようなハイレベルが出力される。
【００１７】信号Ｄがハイレベルからロウレベルに変化
すると、ＮチャンネルＭＯＳＦＥＴＱ５がオフ状態に、
ＰチャンネルＭＯＳＦＥＴＱ７がオン状態に切り換えら
れる。ＮチャンネルＭＯＳＦＥＴＱ７は、Ｐチャンネル
ＭＯＳＦＥＴＱ６に対してコンダクタンスが大きく設定
されているから、非反転出力Ｑは上記のようなハイレベ
ルからロウレベルに変化する。この信号Ｑのロウレベル
への変化に応じてＰチャンネルＭＯＳＦＥＴＱ４がオフ
状態からオン状態になり、反転出力バーＱをロウレベル
からハイレベルに引き上げる。この結果、Ｐチャンネル
ＭＯＳＦＥＴＱ６はオフ状態に切り換えられる。これに
より、出力信号上記の状態から逆転して反転出力バーＱ
が１２Ｖのようなハイレベルに、非反転出力Ｑが接地電
位のようなロウレベルに変化する。
すると、ＮチャンネルＭＯＳＦＥＴＱ５がオフ状態に、
ＰチャンネルＭＯＳＦＥＴＱ７がオン状態に切り換えら
れる。ＮチャンネルＭＯＳＦＥＴＱ７は、Ｐチャンネル
ＭＯＳＦＥＴＱ６に対してコンダクタンスが大きく設定
されているから、非反転出力Ｑは上記のようなハイレベ
ルからロウレベルに変化する。この信号Ｑのロウレベル
への変化に応じてＰチャンネルＭＯＳＦＥＴＱ４がオフ
状態からオン状態になり、反転出力バーＱをロウレベル
からハイレベルに引き上げる。この結果、Ｐチャンネル
ＭＯＳＦＥＴＱ６はオフ状態に切り換えられる。これに
より、出力信号上記の状態から逆転して反転出力バーＱ
が１２Ｖのようなハイレベルに、非反転出力Ｑが接地電
位のようなロウレベルに変化する。
【００１８】なお、上記レベルシフタＬＶＣ２のように
５Ｖと０Ｖのような５Ｖ系の信号を５Ｖと−１３Ｖのよ
うな信号に変換する場合には、上記信号ＤによりＰチャ
ンネルＭＯＳＦＥＴを相補的にスイッチ制御し、そのド
レインにラッチ形態のＮチャンネルＭＯＳＦＥＴを設け
る構成とすればよい。この場合には、上記実施例とは逆
にＰチャンネルＭＯＳＦＥＴのコンダクタンスがＮチャ
ンネルＭＯＳＦＥＴのコンダクタンスに比べて大きく設
定される。
５Ｖと０Ｖのような５Ｖ系の信号を５Ｖと−１３Ｖのよ
うな信号に変換する場合には、上記信号ＤによりＰチャ
ンネルＭＯＳＦＥＴを相補的にスイッチ制御し、そのド
レインにラッチ形態のＮチャンネルＭＯＳＦＥＴを設け
る構成とすればよい。この場合には、上記実施例とは逆
にＰチャンネルＭＯＳＦＥＴのコンダクタンスがＮチャ
ンネルＭＯＳＦＥＴのコンダクタンスに比べて大きく設
定される。
【００１９】本実施例の液晶駆動回路では、出力ＭＯＳ
ＦＥＴのゲートとソース又はドレイン間に印加される電
圧は、１３Ｖないし７Ｖと従来の回路に比べて大幅に低
減できるから、高耐圧部でのゲート耐圧負担を軽減で
き、信頼性の向上につながる。
ＦＥＴのゲートとソース又はドレイン間に印加される電
圧は、１３Ｖないし７Ｖと従来の回路に比べて大幅に低
減できるから、高耐圧部でのゲート耐圧負担を軽減で
き、信頼性の向上につながる。
【００２０】ただし、出力段ＭＯＳＦＥＴでオフ状態に
あるＭＯＳＦＥＴについては、そのゲートとドレイン間
にはいぜんとして２１Ｖ ないし２０Ｖ の高電圧が印加
されている。
あるＭＯＳＦＥＴについては、そのゲートとドレイン間
にはいぜんとして２１Ｖ ないし２０Ｖ の高電圧が印加
されている。
【００２１】レベルシフタ及びその出力信号を解読して
出力ＭＯＳＦＥＴのスイッチング制御信号を形成するデ
コーダにおいて、その動作電圧が上記のように低減でき
る。ＣＭＯＳ回路の消費電力は、ゲートの電圧振幅の二
乗に比例することから、消費電力を前記のような従来回
路に比べて約６０％もの低減を図ることができる。
出力ＭＯＳＦＥＴのスイッチング制御信号を形成するデ
コーダにおいて、その動作電圧が上記のように低減でき
る。ＣＭＯＳ回路の消費電力は、ゲートの電圧振幅の二
乗に比例することから、消費電力を前記のような従来回
路に比べて約６０％もの低減を図ることができる。
【００２２】上記の実施例から得られる作用の効果は、
下記の通りである。すなわち、 （１）表示データを受けるレベル変換回路と、このレベ
ル変換回路の出力信号と交流化信号とを受けるデコーダ
回路と、このデコーダ回路の出力信号を受けて液晶表示
装置の信号線電極を駆動する出力回路とを備えた液晶駆
動回路において、上記レベル変換回路及びその出力信号
を受けるデコーダ回路の信号振幅をそれぞれ上記液晶駆
動電圧の正極性のオン電圧と負極性のオン電圧とのほぼ
中央を基準にした正極性及び負極性の２種類にすること
により、レベルシフタによって形成される信号振幅が、
出力信号振幅のほぼ半分に低減でき、これに応じて出力
ＭＯＳＦＥＴのゲートに加わる電圧を小さくできるとと
もに、デコーダ回路やレベルシフタでの消費電流を小さ
くできるという効果が得られる。
下記の通りである。すなわち、 （１）表示データを受けるレベル変換回路と、このレベ
ル変換回路の出力信号と交流化信号とを受けるデコーダ
回路と、このデコーダ回路の出力信号を受けて液晶表示
装置の信号線電極を駆動する出力回路とを備えた液晶駆
動回路において、上記レベル変換回路及びその出力信号
を受けるデコーダ回路の信号振幅をそれぞれ上記液晶駆
動電圧の正極性のオン電圧と負極性のオン電圧とのほぼ
中央を基準にした正極性及び負極性の２種類にすること
により、レベルシフタによって形成される信号振幅が、
出力信号振幅のほぼ半分に低減でき、これに応じて出力
ＭＯＳＦＥＴのゲートに加わる電圧を小さくできるとと
もに、デコーダ回路やレベルシフタでの消費電流を小さ
くできるという効果が得られる。
【００２３】（２）上記（１）により、ゲート電圧を小
さくしてから高信頼性の駆動回路とすることができると
いう効果が得られる。
さくしてから高信頼性の駆動回路とすることができると
いう効果が得られる。
【００２４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本願発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
液晶の駆動電圧は、図３に示すように４値からなる信号
としてもよい。すなわち、正極性のオン電圧＋ＯＮ（Ｖ
１）、正極性のオフ状態＋ＯＦＦ（Ｖ２）、負極性のオ
ン電圧−ＯＮ（Ｖ３）、負極性のオフ状態−ＯＦＦ（Ｖ
４）である。すなわち、このようなレベル設定のときに
は、非点燈のときにも液晶には＋ＯＦＦと−ＯＦＦの交
流信号を供給するものである。
例に基づき具体的に説明したが、本願発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
液晶の駆動電圧は、図３に示すように４値からなる信号
としてもよい。すなわち、正極性のオン電圧＋ＯＮ（Ｖ
１）、正極性のオフ状態＋ＯＦＦ（Ｖ２）、負極性のオ
ン電圧−ＯＮ（Ｖ３）、負極性のオフ状態−ＯＦＦ（Ｖ
４）である。すなわち、このようなレベル設定のときに
は、非点燈のときにも液晶には＋ＯＦＦと−ＯＦＦの交
流信号を供給するものである。
【００２５】また、駆動電圧の中心は、前記実施例のよ
うに接地電位である必要なない。正及び負極性のオン電
圧又はオフ電圧のほぼ中央に接地されるものであればよ
い。ただし、この場合、前記のような５Ｖと０Ｖの２値
データＤから、ハイレベルとロウレベルの双方共レベル
シフタする必要が生じることがある。
うに接地電位である必要なない。正及び負極性のオン電
圧又はオフ電圧のほぼ中央に接地されるものであればよ
い。ただし、この場合、前記のような５Ｖと０Ｖの２値
データＤから、ハイレベルとロウレベルの双方共レベル
シフタする必要が生じることがある。
【００２６】本発明は、前記のようなアクティブマトリ
ックス構成の液晶表示装置の他、単純マトリックス構成
の液晶表示装置にも同様に適用できるものである。
ックス構成の液晶表示装置の他、単純マトリックス構成
の液晶表示装置にも同様に適用できるものである。
【００２７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、表示データを受けるレベル
変換回路と、このレベル変換回路の出力信号と交流化信
号とを受けるデコーダ回路と、このデコーダ回路の出力
信号を受けて液晶表示装置の信号線電極を駆動する出力
回路とを備えた液晶駆動回路において、上記レベル変換
回路及びその出力信号を受けるデコーダ回路の信号振幅
をそれぞれ上記液晶駆動電圧の正極性のオン電圧又はオ
フ電圧と負極性のオン電圧又はオフ電圧とのほぼ中央を
基準にした正極性及び負極性の２種類にすることによ
り、レベルシフタによって形成される信号振幅が、出力
信号振幅のほぼ半分に低減できるものとなり、出力回路
の高信頼性とレベルシフタ及びデコーダの低消費電力化
が図られる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、表示データを受けるレベル
変換回路と、このレベル変換回路の出力信号と交流化信
号とを受けるデコーダ回路と、このデコーダ回路の出力
信号を受けて液晶表示装置の信号線電極を駆動する出力
回路とを備えた液晶駆動回路において、上記レベル変換
回路及びその出力信号を受けるデコーダ回路の信号振幅
をそれぞれ上記液晶駆動電圧の正極性のオン電圧又はオ
フ電圧と負極性のオン電圧又はオフ電圧とのほぼ中央を
基準にした正極性及び負極性の２種類にすることによ
り、レベルシフタによって形成される信号振幅が、出力
信号振幅のほぼ半分に低減できるものとなり、出力回路
の高信頼性とレベルシフタ及びデコーダの低消費電力化
が図られる。
【図面の簡単な説明】
【図１】本発明に係る液晶駆動回路の一実施例を示す回
路図。
路図。
【図２】レベルシフタの一実施例を示す回路図。
【図３】本発明に係る液晶駆動回路の他の一実施例を示
す出力信号のレベル設定図。
す出力信号のレベル設定図。
【図４】従来技術の一例を示す回路図。
ＬＶＣ〜ＬＶＣ２・・レベルシフタ、Ｇ１〜Ｇ３・・ゲ
ート回路（デコーダ）、Ｎ・・インバータ回路
ート回路（デコーダ）、Ｎ・・インバータ回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580
Claims (1)
- 【請求項１】液晶表示素子と、 該液晶表示素子を駆動する駆動回路と、 該駆動回路に電圧を供給する電源回路からなる液晶表示
装置において、 上記液晶表示素子は、正極性及び負極性の液晶駆動信号
で駆動され、 上記駆動回路は表示データを受け該表示データより振幅
が大きい第１の出力信号を出力する第１のレベルシフタ
と、 上記表示データを受け該表示データより振幅が大きい第
２の出力信号を出力する第２のレベルシフタと、 上記第１のレベルシフタの第１の出力信号を受け、第１
の信号振幅を有する第１の駆動電圧を出力する第１のデ
コーダと、 上記第２のレベルシフタの第２の出力信号を受け、第２
の信号振幅を有する第２の駆動電圧を出力する第２のデ
コーダと、 上記第１のデコーダから上記第１の駆動電圧を受け上記
液晶表示素子を駆動する正極性の液晶駆動信号を出力す
る第１の出力回路と、 上記第２のデコーダから上記第２の駆動電圧を受け上記
液晶表示素子を駆動する負極性の液晶駆動信号を出力す
る第２の出力回路とを有し、 上記第１のデコーダの動作電圧のハイレベルは上記第１
の信号振幅のハイレベルであり、 上記第１のデコーダの動作電圧のロウレベルは上記第１
の信号振幅のロウレベルであり、 上記第２のデコーダの動作電圧のハイレベルは上記第２
の信号振幅のハイレベルであり、 上記第２のデコーダの動作電圧のロウレベルは上記第２
の信号振幅のロウレベルであり、 上記第１の信号振幅のハイレベルは上記第２の信号振幅
のハイレベルよりも高く、 上記第２の信号振幅のロウレベルは上記第１の信号振幅
のロウレベルよりも低く、 上記第１のデコーダには第1の交流化信号が入力し、 上記第２のデコーダには第２の交流化信号が入力し、 上記第1の交流化信号が正極性を指示する信号レベルの
場合に上記第１の出力回路から正極性の液晶駆動信号が
出力し、 上記第2の交流化信号が負極性を指示する信号レベルの
場合に上記第２の出力回路から負極性の液晶駆動信号が
出力する ことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19434296A JP3242325B2 (ja) | 1996-07-24 | 1996-07-24 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19434296A JP3242325B2 (ja) | 1996-07-24 | 1996-07-24 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18877589A Division JP3194926B2 (ja) | 1989-07-24 | 1989-07-24 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH096295A JPH096295A (ja) | 1997-01-10 |
| JP3242325B2 true JP3242325B2 (ja) | 2001-12-25 |
Family
ID=16322999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19434296A Expired - Lifetime JP3242325B2 (ja) | 1996-07-24 | 1996-07-24 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3242325B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396161B1 (ko) * | 1997-11-01 | 2003-11-17 | 엘지.필립스 엘시디 주식회사 | 레벨쉬프터장치 |
| JP2001274676A (ja) * | 2000-01-19 | 2001-10-05 | Sharp Corp | レベルシフト回路および画像表示装置 |
| KR100555528B1 (ko) | 2003-11-13 | 2006-03-03 | 삼성전자주식회사 | Ａｓｇ 박막 액정 표시 장치 패널의 게이트 라인을구동하는 클럭 신호 및 반전 클럭 신호 전압 레벨을제어하는 레벨 쉬프터 회로 및 전압 레벨 제어 방법 |
| JP4116001B2 (ja) | 2005-01-31 | 2008-07-09 | シャープ株式会社 | レベルシフタ回路及びそれを用いた表示素子駆動回路 |
| US8368455B2 (en) * | 2007-12-31 | 2013-02-05 | Korea Institute Of Geoscience & Mineral Resources | Apparatus and method for automatic control of current electrodes for electrical resistivity survey |
| JP2011112894A (ja) * | 2009-11-27 | 2011-06-09 | Seiko Epson Corp | レベル変換回路、電気光学装置および電子機器 |
-
1996
- 1996-07-24 JP JP19434296A patent/JP3242325B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH096295A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950007462B1 (ko) | 멀티모드 입력회로 | |
| US7800426B2 (en) | Two voltage input level shifter with switches for core power off application | |
| JP4831657B2 (ja) | 液晶表示駆動用半導体集積回路 | |
| EP0341740A2 (en) | Complementary output circuit for logic circuit | |
| JP3899092B2 (ja) | パワーゲーティング技術、回路および集積回路装置 | |
| JP3580532B2 (ja) | 電圧レベルシフタおよびポリシリコンディスプレイ | |
| JP3242325B2 (ja) | 液晶表示装置 | |
| US6960953B2 (en) | Semiconductor circuit device | |
| US6806757B2 (en) | Level shift circuit | |
| JP3194926B2 (ja) | 液晶表示装置 | |
| EP1360765B1 (en) | Buffers with reduced voltage input/output signals | |
| US7002373B2 (en) | TFT LCD gate driver circuit with two-transistion output level shifter | |
| US6501298B1 (en) | Level-shifting circuitry having “low” output during disable mode | |
| JP4048232B2 (ja) | レベルシフト回路 | |
| JP2000049584A (ja) | レベルシフト回路を備えた電圧出力回路 | |
| JP3992776B2 (ja) | 液晶表示装置の駆動回路 | |
| KR0159221B1 (ko) | 전류구동 능력이 큰 게이트 드라이버회로 | |
| JPH0767068B2 (ja) | レベルシフタ回路 | |
| JP4173608B2 (ja) | 入出力制御回路およびマイクロコンピュータ | |
| JP3425926B2 (ja) | 出力回路 | |
| JPH05713B2 (ja) | ||
| JP4803711B2 (ja) | Ｓｔｎ−ｌｃｄパネル用の駆動回路 | |
| JP2002314400A (ja) | 信号レベル変換回路、信号レベル変換装置、および画像表示応用機器 | |
| JP2858503B2 (ja) | Ｍｏｓ型半導体集積回路 | |
| JPH0537343A (ja) | 双方向バツフア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |