JP4803711B2 - Ｓｔｎ−ｌｃｄパネル用の駆動回路 - Google Patents

Ｓｔｎ−ｌｃｄパネル用の駆動回路 Download PDF

Info

Publication number
JP4803711B2
JP4803711B2 JP2005243810A JP2005243810A JP4803711B2 JP 4803711 B2 JP4803711 B2 JP 4803711B2 JP 2005243810 A JP2005243810 A JP 2005243810A JP 2005243810 A JP2005243810 A JP 2005243810A JP 4803711 B2 JP4803711 B2 JP 4803711B2
Authority
JP
Japan
Prior art keywords
output
signal
inverted
transistors
field signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005243810A
Other languages
English (en)
Other versions
JP2007057881A (ja
Inventor
真也 山瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2005243810A priority Critical patent/JP4803711B2/ja
Priority to CN2006101055562A priority patent/CN1920931B/zh
Priority to TW095129819A priority patent/TWI344627B/zh
Priority to KR1020060080240A priority patent/KR100766689B1/ko
Priority to US11/509,632 priority patent/US7683879B2/en
Publication of JP2007057881A publication Critical patent/JP2007057881A/ja
Application granted granted Critical
Publication of JP4803711B2 publication Critical patent/JP4803711B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)

Description

本発明は、液晶駆動回路に関し、特にＳＴＮ−ＬＣＤパネル（ＳＴＮ−ＬＣＤは、超ねじれネマチィック液晶）用の駆動回路に関する。
一般に、ＳＴＮ−ＬＣＤパネル用の駆動回路はコモンドライバとセグメントドライバの２つに分類される。コモンドライバ及びセグメントドライバは、多ビットの駆動信号をそれぞれ対応するデータライン（ロウライン又はカラムライン）に出力するものであり、１ビット当たり４個の出力トランジスタを備え、これらの出力トランジスタの中の１個をオンさせ、他の出力トランジスタをオフさせることにより、Ｖ１，Ｖ２，Ｖ３，Ｖ４の４個の駆動電圧のいずれか１個の駆動電圧を出力する。ロウラインとカラムラインの交差点には液晶容量が形成されており、この液晶容量に前記駆動電圧が印加されることにより、ドットマトリクスの液晶表示が行われる。
図４はコモンドライバの１ビットの出力制御回路を示す回路図である。このコモンドライバは、そのソースに第１の駆動電圧Ｖ１が印加された第１の出力トランジスタＴＲ１、そのソースに第２の駆動電圧Ｖ２が印加された第２の出力トランジスタＴＲ２、そのソースに第３の駆動電圧Ｖ３が印加された第３の出力トランジスタＴＲ３及びそのソースに第４の駆動電圧Ｖ４が印加された第４の出力トランジスタＴＲ４を備える。これら４つの出力トランジスタＴＲ１〜ＴＲ４のドレインは出力端子Ｐに共通接続されている。第１及び第３の出力トランジスタＴＲ１，ＴＲ３はＰチャネル型ＭＯＳトランジスタであり、第２及び第４の出力トランジスタＴＲ２，ＴＲ４はＮチャネル型ＭＯＳトランジスタである。
また、第１の出力トランジスタＴＲ１のゲート電圧は第１のＮＡＮＤ回路５０の出力によって制御され、第２の出力トランジスタＴＲ２のゲート電圧は第２のＮＡＮＤ回路５１の出力によって制御され、第３の出力トランジスタＴＲ３のゲート電圧は第１のＮＯＲ回路５２の出力によって制御され、第４の出力トランジスタＴＲ４のゲート電圧は第２のＮＯＲ回路５３の出力によって制御されている。
そして、第１のＮＡＮＤ回路５０には表示信号であるドット信号ＤＡ、及びフィールド信号ＤＦが入力され、第２のＮＡＮＤ回路５１にはドット信号ＤＡを反転した反転ドット信号ＤＡＢ及びフィールド信号ＤＦを反転した反転フィールド信号ＤＦＢが入力されている。第１のＮＯＲ回路５２にはドット信号ＤＡ及び反転フィールド信号ＤＦＢが入力され、第２のＮＯＲ回路５３には反転ドット信号ＤＡＢ及びフィールド信号ＤＦが入力されている。
このコモンドライバの真理値表を表２に示す。セグメントドライバについてもコモンドライバと同じの出力制御回路の構成を有しているが、ＤＦＢ＝ＤＦと設定される。
Figure 0004803711
 特開平１１−５１０６２２号公報
しかしながら、従来の液晶駆動回路は２つのＮＡＮＤ回路（第１及び第２のＮＡＮＤ回路５０，５１）と２つのＮＯＲ回路（第１及び第２のＮＯＲ回路５２，５３）によって出力トランジスタのオンオフ制御を行っていたため、この出力制御回路部分のトランジスタ数が１６個と多かった。そのため、駆動回路のＬＳＩのチップサイズが大きくなるという問題があった。特に、駆動電圧が３０Ｖ〜４０Ｖという高電圧であることから、出力トランジスタだけでなく、ＮＡＮＤ回路やＮＯＲ回路を構成するトランジスタについても占有面積の大きい高耐圧トランジスタで設計する必要があり、トランジスタ数の増加はチップサイズへ大きな影響を与える。
また、ドット信号ＤＡとフィールド信号ＤＦの遷移（ロウからハイへの遷移、あるいはハイからロウへの遷移）に伴い、ＮＡＮＤ回路やＮＯＲ回路及び出力トランジスタの貫通電流や充放電電流が非常に大きくなり、消費電力の増大や、駆動電圧の電圧変動を招いていた。
そこで、本発明のＳＴＮ−ＬＣＤパネル用の駆動回路は、ソースにそれぞれ４個の駆動電圧が印加され、ドレインが１個の出力端子に互いに共通接続された４個の出力トランジスタと、ドット信号及びその反転信号である反転ドット信号に応じて、前記第４個の出力トランジスタの中から、２個の出力トランジスタを選択し、さらにフィールド信号及びその反転信号である反転フィールド信号に応じて、前記ドット信号及び前記反転ドット信号に応じて選択された２個の出力トランジスタの中から、１個の出力トランジスタを選択して前記４個の駆動電圧の中から、１個の駆動電圧を前記出力端子に出力する複数の制御トランジスタから成る出力制御回路とを備え、前記出力制御回路は、前記４個の出力トランジスタの各ゲートに接続され、前記ドット信号及び前記反転ドット信号に応じて相補的にオンする一対の制御トランジスタを備え、前記一対の制御トランジスタの一方がオンすると対応する出力トランジスタをオフさせ、前記一対の制御トランジスタの他方がオンすると対応する出力トランジスタのゲートに前記フィールド信号又は前記反転フィールド信号を印加するようにしたことを特徴とするものである。
さらに、前記フィールド信号又は前記反転フィールド信号が遷移する時に、前記出力トランジスタに貫通電流が流れるのを防止するように、前記フィールド信号又は前記反転フィールド信号の立ち上がり又は立ち下がりのタイミングを調整したことを特徴とするものである。
本発明の液晶駆動回路によれば、出力制御回路を、ＮＡＮＤ回路やＮＯＲ回路を用いることなく、複数の制御トランジスタだけで構成しているので、従来に比してトランジスタ数を大幅に削減することができる。また、フィールド信号又は反転フィールド信号が遷移する時に、フィールド信号又は反転フィールド信号の立ち上がり又は立ち下がりのタイミングを調整したので、出力トランジスタに貫通電流が流れるのを防止し、消費電力の低減及び駆動電圧の安定化を図ることができる。
次に、本発明の実施形態について図面を参照しながら説明する。図１は、ドットマトリクス型のＳＴＮ−ＬＣＤパネルの構成を示す図である。このＳＴＮ−ＬＣＤパネルでは、表示領域１００の周辺にコモンドライバＣＤとセグメントドライバＳＤが配置されている。コモンドライバＣＤは同じ回路構成の複数のコモンドライバ・ユニットＣＤＵを有している。各コモンドライバ・ユニットＣＤＵにはドット信号ＤＡ及び、各コモンドライバ・ユニットＣＤに共通のフィールド信号ＤＦ及び反転フィールド信号ＤＦＢが供給されている。セグメントドライバＳＤも同じ回路構成の複数のセグメントドライバ・ユニットＳＤＵを有しているが、フィールド信号ＤＦと反転フィールド信号ＤＦＢとが同一信号となるように設定されている。
コモンドライバ・ユニットＣＤＵの出力信号は、それぞれ対応するロウライン１０に出力され、セグメントドライバ・ユニットＳＤＵの出力信号は、それぞれ対応するカラムライン１１に出力される。ロウライン１０とカラムライン１１の各交差点には液晶容量ＬＣが形成されており、各交差点におけるロウライン１０とカラムライン１１の電圧に応じて、黒又は白の液晶表示が行われる。
図２は、コモンドライバＣＤの１つのコモンドライバ・ユニットＣＤＵの回路図である。第１乃至第４の出力トランジスタＴＲ１〜ＴＲ４のドレインは出力端子Ｐに共通接続されている。第１の出力トランジスタＴＲ１のソースに第１の駆動電圧Ｖ１が印加され、第２の出力トランジスタＴＲ２のソースに第２の駆動電圧Ｖ２が印加され、第３の出力トランジスタＴＲ３ソースに第３の駆動電圧Ｖ３が印加され、第４の出力トランジスタＴＲ４のソースに第４の駆動電圧Ｖ４が印加されている。第１及び第３の出力トランジスタＴＲ１，ＴＲ３はＰチャネル型ＭＯＳトランジスタであり、第２及び第４の出力トランジスタＴＲ２，ＴＲ４はＮチャネル型ＭＯＳトランジスタである。これら４つの出力トランジスタＴＲ１〜ＴＲ４のドレインは出力端子Ｐに共通接続されている。
そして、これらの第１乃至第４の出力トランジスタＴＲ１〜ＴＲ４の中、１つのトランジスタだけをオンさせる出力制御回路１２が設けられている。出力制御回路１２は８つの制御トランジスタで構成されている。第１の出力トランジスタＴＲ１のゲートには第１の制御トランジスタＴＲＰ１と第２の制御トランジスタＴＲＰ２のドレインが共通接続されている。第１の制御トランジスタＴＲＰ１のゲートにはドット信号ＤＡが印加され、そのソースには電源電圧Ｖｄｄが印加されている。第２の制御トランジスタＴＲＰ２のゲートには反転ドット信号ＤＡＢが印加され、そのソースにはフィールド信号ＤＦｐが印加されている。
第３の出力トランジスタＴＲ３のゲートには第３の制御トランジスタＴＲＰ３と第４の制御トランジスタＴＲＰ４のドレインが共通接続されている。第３の制御トランジスタＴＲＰ３のゲートには反転ドット信号ＤＡＢが印加され、そのソースには電源電圧Ｖｄｄが印加されている。第４の制御トランジスタＴＲＰ４のゲートにはドット信号ＤＡが印加され、そのソースには反転フィールド信号ＤＦＢｐが印加されている。ここで、第１乃至第４の制御トランジスタＴＲＰ１，ＴＲＰ２，ＴＲＰ３，ＴＲＰ４はＰチャネル型ＭＯＳトランジスタである。また、電源電圧Ｖｄｄは第１及び第３の駆動電圧Ｖ１，Ｖ３と同じか、それより高い電圧である。
第２の出力トランジスタＴＲ２のゲートには第５の制御トランジスタＴＲＮ１と第６の制御トランジスタＴＲＮ２のドレインが共通接続されている。第５の制御トランジスタＴＲＮ１のゲートには反転ドット信号ＤＡＢが印加され、そのソースには接地電圧Ｖｓｓが印加されている。第６の制御トランジスタＴＲＮ２のゲートにはドット信号ＤＡが印加され、そのソースにはフィールド信号ＤＦｎが印加されている。
第４の出力トランジスタＴＲ４のゲートには第７の制御トランジスタＴＲＮ３と第８の制御トランジスタＴＲＮ４のドレインが共通接続されている。第７の制御トランジスタＴＲＮ３のゲートにはドット信号ＤＡが印加され、そのソースには接地電圧Ｖｓｓが印加されている。第８の制御トランジスタＴＲＮ４のゲートには反転ドット信号ＤＡＢが印加され、そのソースには反転フィールド信号ＤＦＢｎが印加されている。
ここで、第５乃至第８の制御トランジスタＴＲＮ１，ＴＲＮ２，ＴＲＮ３，ＴＲＮ４はＮチャネル型ＭＯＳトランジスタである。また、接地電圧Ｖｓｓは第２及び第４の駆動電圧Ｖ２，Ｖ４と同じか、それより低い電圧である。
また、フィールド信号ＤＦｐ，ＤＦｎ及び反転フィールド信号ＤＦＢｐ，ＤＦＢｎを発生するフィールド信号発生回路１３が設けられている。ＤＦｐ，ＤＦｎは同じ論理値であり、ＤＦＢｐ，ＤＦＢｎは同じ論理値であるが、出力トランジスタの貫通電流を防止するために、後述するようにそれらの信号の立ち下がり、立ち上がりが調整されている。
次に、上述したコモンドライバ・ユニットＣＤＵの動作について図３を参照しながら説明する。論理的には、ドット信号ＤＡに応じて、第１乃至第４の出力トランジスタＴＲ１〜ＴＲ４の中、２つ出力トランジスタが選択され、その２つの出力トランジスタの中から、フィールド信号ＤＦの論理により１つが選択されることになる。
ドット信号ＤＡがロウ（Ｌ＝Ｖｓｓ）の時、ＴＲＰ１はオン、ＴＲＰ２はオフとなるので、第１の出力トランジスタＴＲ１のゲート電圧はハイ（Ｈ＝Ｖｄｄ）となり、第１の出力トランジスタＴＲ１はオフとなる。またＴＲＰ３はオフ、ＴＲＰ４はオンとなるので、第３の出力トランジスタＴＲ３のゲート電圧はＤＦＢｐとなる。また、ＴＲＮ４はオン、ＴＲＮ３はオフとなるので、第４の出力トランジスタＴＲ４のゲート電圧はＤＦＢｎとなる。また、ＴＲＮ２はオフ、ＴＲＮ１はオンとなるので、第２の出力トランジスタＴＲ２のゲート電圧はロウとなり、第２の出力トランジスタＴＲ２はオフとなる。したがって、図３（ａ）に示すように、ドット信号ＤＡがロウ（Ｌ＝Ｖｓｓ）の時は、ＴＲ１及びＴＲ２がオフし、ＴＲ３のゲート電圧はＤＦＢｐとなり、ＴＲ４のゲート電圧はＤＦＢｎとなる。すなわち、ＤＦＢｐとＤＦＢｎは同じ論理値ＤＦＢなので、結局、ＤＦＢの信号論理により、駆動電圧Ｖ３かＶ４が選択され、出力端子Ｐに出力されることになる。
次に、ドット信号ＤＡがハイ（Ｈ＝Ｖｄｄ）の時、ＴＲＰ１はオフ、ＴＲＰ２はオンとなるので、第１の出力トランジスタＴＲ１のゲート電圧はＤＦｐとなる。またＴＲＰ３はオン、ＴＲＰ４はオフとなるので、第３の出力トランジスタＴＲ３のゲート電圧はハイとなり、第３の出力トランジスタＴＲ３はオフとなる。また、ＴＲＮ４はオフ、ＴＲＮ３はオンとなるので、第４の出力トランジスタＴＲ４のゲート電圧はロウとなり、第４の出力トランジスタＴＲ４はオフとなる。また、ＴＲＮ２はオン、ＴＲＮ１はオフとなるので、第２の出力トランジスタＴＲ２のゲート電圧はＤＦｎとなる。したがって、図３（ｂ）に示すように、ドット信号ＤＡがハイ（Ｌ＝Ｖｄｄ）の時は、ＴＲ３及びＴＲ４がオフし、ＴＲ１のゲート電圧はＤＦｐとなり、ＴＲ２のゲート電圧はＤＦｎとなる。すなわち、ＤＦｐとＤＦｎは同じ論理値ＤＦなので、結局、ＤＦの信号論理により、駆動電圧Ｖ１かＶ２が選択され、出力端子Ｐに出力されることになる。
以上の論理により、コモンドライバ・ユニットＣＤＵの真理値表は表１の通りになる。なお、セグメント・ドライバユニットＳＤＵについては、フィールド信号ＤＦと反転フィールド信号ＤＦＢとが同一信号となるように設定される。
Figure 0004803711
次に、各信号のタイミングを考えると、第１乃至第４の出力トランジスタＴＲ１〜ＴＲ４のゲート電圧の遷移は、フィールド信号ＤＦの信号能力、制御トランジスタＴＲＰ２，ＴＲＰ４，ＴＲＮ２，ＴＲＮ４のドライブ能力及び第１乃至第４の出力トランジスタＴＲ１〜ＴＲ４のゲート容量と配線容量により定まる。この中で、支配的な要素はフィールド信号ＤＦの信号能力である。そこで、ＤＦｐ，ＤＦＢｐの立ち上がりとＤＦｎ，ＤＦＢｎの立ち下がりを急峻にして、各出力トランジスタがオンからオフに遷移にするのを早め、ＤＦｐ，ＤＦＢｐの立ち下がりとＤＦｎ，ＤＦＢｎの立ち上がりを緩やかにして、各出力トランジスタがオフからオンに遷移にするのを遅らせることにより、各出力トランジスタに貫通電流が流れるのを防止することができる。
また、フィールド信号発生回路１３により、ドット信号ＤＡの遷移期間の間、ＤＦｐ＝ＤＦＢｐ＝ハイ（Ｈ）、ＤＦｎ＝ＤＦＢｎ＝ロウ（Ｌ）に固定することにより、出力トランジスタＴＲ１〜ＴＲ４をオフさせることにより、ドット信号ＤＡの遷移期間での貫通電流の発生を防止することも可能である。
本発明の実施形態に係るドットマトリクス型のＳＴＮ−ＬＣＤパネルの構成を示す図である。 本発明の実施形態に係るコモンドライバＣＤの１つのコモンドライバ・ユニットＣＤＵの回路図である。 本発明の実施形態に係るコモンドライバＣＤの１つのコモンドライバ・ユニットＣＤＵの動作説明図である。 従来のコモンドライバの１ビットの出力制御回路を示す回路図である。
符号の説明
１０ ロウライン １１ カラムライン
ＣＤ コモンドライバ ＳＤＵ セグメントドライバ
１２ 出力制御回路 １３ フィールド信号発生回路
Ｐ 出力端子

Claims (3)

  1. ソースにそれぞれ４個の駆動電圧が印加され、ドレインが１個の出力端子に互いに共通接続された４個の出力トランジスタと、
    ドット信号及びその反転信号である反転ドット信号に応じて、前記第４個の出力トランジスタの中から、２個の出力トランジスタを選択し、さらにフィールド信号及びその反転信号である反転フィールド信号に応じて、前記ドット信号及び前記反転ドット信号に応じて選択された２個の出力トランジスタの中から、１個の出力トランジスタを選択して前記４個の駆動電圧の中から、１個の駆動電圧を前記出力端子に出力する複数の制御トランジスタから成る出力制御回路とを備え、
    前記出力制御回路は、前記４個の出力トランジスタの各ゲートに接続され、前記ドット信号及び前記反転ドット信号に応じて相補的にオンする一対の制御トランジスタを備え、前記一対の制御トランジスタの一方がオンすると対応する出力トランジスタをオフさせ、前記一対の制御トランジスタの他方がオンすると対応する出力トランジスタのゲートに前記フィールド信号又は前記反転フィールド信号を印加するようにしたことを特徴とするＳＴＮ−ＬＣＤパネル用の駆動回路。
  2. 前記フィールド信号又は前記反転フィールド信号が遷移する時に、前記出力トランジスタに貫通電流が流れるのを防止するように、前記フィールド信号又は前記反転フィールド信号の立ち上がり又は立ち下がりのタイミングを調整したことを特徴とする請求項１に記載のＳＴＮ−ＬＣＤパネル用の駆動回路。
  3. 前記ドット信号の遷移期間に前記フィールド信号又は前記反転フィールド信号の論理を前記４個の出力トランジスタをオフさせるように固定することを特徴とする請求項１又は２に記載のＳＴＮ−ＬＣＤパネル用の駆動回路。
JP2005243810A 2005-08-25 2005-08-25 Ｓｔｎ−ｌｃｄパネル用の駆動回路 Expired - Fee Related JP4803711B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005243810A JP4803711B2 (ja) 2005-08-25 2005-08-25 Ｓｔｎ−ｌｃｄパネル用の駆動回路
CN2006101055562A CN1920931B (zh) 2005-08-25 2006-07-18 液晶驱动电路
TW095129819A TWI344627B (en) 2005-08-25 2006-08-14 Liquid crystal drive circuit
KR1020060080240A KR100766689B1 (ko) 2005-08-25 2006-08-24 액정 구동 회로
US11/509,632 US7683879B2 (en) 2005-08-25 2006-08-25 Liquid crystal display drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005243810A JP4803711B2 (ja) 2005-08-25 2005-08-25 Ｓｔｎ−ｌｃｄパネル用の駆動回路

Publications (2)

Publication Number Publication Date
JP2007057881A JP2007057881A (ja) 2007-03-08
JP4803711B2 true JP4803711B2 (ja) 2011-10-26

Family

ID=37778646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005243810A Expired - Fee Related JP4803711B2 (ja) 2005-08-25 2005-08-25 Ｓｔｎ−ｌｃｄパネル用の駆動回路

Country Status (5)

Country Link
US (1) US7683879B2 (ja)
JP (1) JP4803711B2 (ja)
KR (1) KR100766689B1 (ja)
CN (1) CN1920931B (ja)
TW (1) TWI344627B (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243581B2 (ja) * 1992-01-31 2002-01-07 キヤノン株式会社 アクティブマトリクス液晶光バルブ
DE69311930T2 (de) * 1992-01-31 1997-11-20 Canon Kk Flüssigkristall-Lichtventil mit aktiver Matrix und Treiberschaltung
JP3105074B2 (ja) * 1992-05-29 2000-10-30 株式会社東芝 電圧切換回路
KR100188081B1 (ko) 1995-02-24 1999-06-01 김광호 액정 표시 장치를 구동하기 위한 출력 회로
JP3208296B2 (ja) * 1995-09-12 2001-09-10 シャープ株式会社 多値電圧出力回路および液晶駆動回路
KR970076456A (ko) 1996-05-15 1997-12-12 엄길용 펄스 폭 변조를 이용한 다중 라인 선택 전압 인가 방식의 큰휨 네마틱 액정 표시기(stn-lcd) 구동 회로
JP3758545B2 (ja) * 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
JP4100407B2 (ja) * 2004-12-16 2008-06-11 日本電気株式会社 出力回路及びデジタルアナログ回路並びに表示装置

Also Published As

Publication number Publication date
US20070046598A1 (en) 2007-03-01
TWI344627B (en) 2011-07-01
CN1920931A (zh) 2007-02-28
JP2007057881A (ja) 2007-03-08
US7683879B2 (en) 2010-03-23
CN1920931B (zh) 2010-06-30
KR20070024392A (ko) 2007-03-02
KR100766689B1 (ko) 2007-10-12
TW200709152A (en) 2007-03-01

Similar Documents

Publication Publication Date Title
US7636412B2 (en) Shift register circuit and image display apparatus equipped with the same
JP4990034B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
US7443944B2 (en) Shift register, image display apparatus containing the same and signal generation circuit
US6483889B2 (en) Shift register circuit
JP3851302B2 (ja) バッファー回路及びこれを利用したアクティブマトリックス表示装置
US20070035505A1 (en) Shift register circuit
JP2007317288A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP3512763B2 (ja) 薄膜トランジスタ液晶表示装置のゲートドライバに用いられるシングルエンド型高電圧レベルシフタ
US20070115243A1 (en) Precharging circuits for a signal line of an Liquid Crystal Display (LCD) in which the precharge voltage is based on the magnitude of a gray-scale voltage corresponding to image data and related LCD systems, drivers, and methods
JP2008268261A (ja) 表示装置
US6778627B2 (en) Shift-register circuit
US20080186266A1 (en) Display driver ic having embedded memory
JP2009188749A (ja) インバータ回路、シフトレジスタ回路、否定論理和回路、否定論理積回路
JPH09244585A (ja) ラッチ機能付きレベルシフタ回路
KR0181641B1 (ko) 다치 전압 출력 회로 및 액정 구동 회로
US20060208996A1 (en) Semiconductor circuit
JP4803711B2 (ja) Ｓｔｎ−ｌｃｄパネル用の駆動回路
US7002373B2 (en) TFT LCD gate driver circuit with two-transistion output level shifter
US6430078B1 (en) Low-voltage digital ROM circuit and method
KR100707022B1 (ko) 액정표시장치
JPH096295A (ja) 液晶表示装置
JP3265291B2 (ja) 出力バッファ回路および半導体集積回路
KR100597061B1 (ko) 2 전이 출력 레벨 시프터를 구비한 ｔｆｔ ｌｃｄ 게이트드라이버
JP2024047798A (ja) 出力バッファ回路、チャージポンプ装置、表示駆動装置及び表示装置
JP2002314400A (ja) 信号レベル変換回路、信号レベル変換装置、および画像表示応用機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080729

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees