KR960012859A - 푸시풀 브리지 증폭기를 포함하는 전압 신호 선로 구동기 - Google Patents
푸시풀 브리지 증폭기를 포함하는 전압 신호 선로 구동기 Download PDFInfo
- Publication number
- KR960012859A KR960012859A KR1019950032610A KR19950032610A KR960012859A KR 960012859 A KR960012859 A KR 960012859A KR 1019950032610 A KR1019950032610 A KR 1019950032610A KR 19950032610 A KR19950032610 A KR 19950032610A KR 960012859 A KR960012859 A KR 960012859A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- circuit
- transistors
- bridge
- coupled
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
Abstract
간단히 말해서, 본 발명의 한실시예에 따라, 전압 신호 선로 구동기(예를 들어900)는 한 로드(예를 들어 115)에 연결되게 적응된 푸시풀 브리지 증폭기 회로를 포함한다. 이 브리지 회로는 전기 신호에 의해 구동되게 적응되어 있다. 이 전압 신호 선로 구동기(예를 들어900)는 이 브리지 회로가 전기 신호에 의존하여 브리지회로의 신호 경로에 연결되게 적응된 전자 회로 소자를 포함하여 이로드(예를 들어 155)를 넘어 바람직하지 않은 출력 전압 신호 진폭 변경을 감소 시키는 것을 특징으로 한다.
본 발명의 다른 실시예에 따라, 직접 회로가 각가 제1 및 제2의 단자(예를 들어110,12)를 가지는 로드(예를 들어 115)에 연결되게 적응되는 푸시플 브리지 증폭기 회로를 포함한다. 두개의 증폭기 구성물(예를 들어 405,505) 및 두개의 트랜지스터(예를 들어 600,700)는 연결되어 푸시풀 브리지 증폭기 회로를 형성한다. 이 증폭기 구성물들 (예를 들어 405,505)은 전기 신호에 의해 구동되게 적응되어 있고, 각 구성물은 이 로드(예를 들어 115)의 각 단자((예를 들어 110,12)중 하나에 연결되게 신호 접합을 갖는다. 각 트랜지스터(예를들어 600,700)는 파워 서플라이, 예를 들어 전압원에 이 로드(예를 들어 115)의 각 단자(예를 들어 110,120)중 하나를 연결시키는데 적응된다. 이 집적 회로는 이 브리지 회로가 연결되는 전자 회로 소자(예를 들어 300)를 포함하여 두개의 트랜지스터 중 적어도 하나 때문에 이 로드를 넘어 바람직하지 않는 출력 전압 신호 진폭 변경을 적어도 부분적으로 상쇄시킨다. 본 발명의 또 다른 실시예에 따라, 연결된 두 개의 증폭기 구성물(예를 들어 405,505) 및 두개의 트랜지스터(예를 들어 600,700)를 포함하여 푸시플 브리지 증폭기 회로를 형성하는 전압 신호 선로 구동기(예를 들어 900)의 추력 신호의 진폭에서 바람직하지 않은 변경을 감소시키는 방법은 이 방법이 이 브리지 회로에 입력 신호와 전기 제어 신호를 제공하여 두개의 트랜지스터 중 적어도 하나가 입력 신호에 의존하여 이것을 넘어 전압 강하를 가지며; 또한 두개의 트랜지스터(예를 들어 600,700)중 적어도 하나를 넘어 전압 강하 때문에 출력 신호와 일부를 적어도 부분적으로 상쇄시키는 극성 및 크기를 가지는 브리지 회로에서 전압 강하를 만드는 단계를 포함하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 전압 신호 선로 구동기의 실시에 의해 만들어지는 전압 신호 펄스에 의해 만나게 되는 DSI펄스 형상 템플레이트를 보여주는 그림.
제3도는 제1도에 도시된 본 발명에 따른 전압 신호 선로 구동기의 실시예에 할당된 전기 신호를 보여주는 타이밍 다이어그램.
Claims (10)
- 로드(예를 들어 115) 결합되게 적응되어 있는 푸시플 브리지 증폭기 회로와, 전기 신호에 의해 구동되게 적응되어 있는 상기 브리지 회로를 포함하는 전압 신호 선로 구동기(900)에 있어서, 상기 브리지 회로가 브리지 회로 동작 동안 로드(115) 양단에 발생하는 바람직하지 않는 출력 전압 신호 진폭 변경을 줄이기 위해 전기 신호에 의존하는 상기 브리지 회로에서의 신호 경로에 결합되게 적응되어 있는 전자 회로 소자(300)를 포함하는 것을 특징으로 하는 전압 신호 선로 구동기.
- 제1항에 있어서, 상기 브리지 회로가 파워 서프라이에 결합되게 적응되고 있고, 상기 전자 소자(300)는 이 파원서플라이와 전기 신호 사이의 상기 브리지 회로에서 결합되게 적응되고 있는 것을 특징으로 하는 전압 신호 선로 구동기.
- 제1항에 있어서, 상기 브리지회로가 푸시풀 브리지 증폭기 회로를 형성하기 위해 결합된 두개의 증폭기 구성물(405,505) 및 두개의 트랜지스터(700,600)을 포함하는 것을 특징으로 하는 전압 신호 선로 구동기.
- 제3항에 있어서, 상기 전자 회로 소자(300)가 트랜지스터(300)를 포함하는 것을 특징으로 하는 전압 신호 선로 구동기.
- 제2항에 있어서, 상기 파워 서플라이가 3볼트 직류 파워 서플라이를 포함하는 것을 특징으로 하는 전압신호 선로 구동기.
- 각각 제1 및 제2의 단자(110,120)을 가지는 로드(115)에 결합되게 적응되어 있는 푸시플 브리지 증폭기 회로와, 상기 푸시플 브리지 증폭기 회로를 형성항기 위해 결합된 두개의 트랜지스터(600,700) 및 두개의 증폭기 구성물(600,700)을 포함항며, 상기 증폭기 구성물(405,505)는 전기 신호에 구동되게 적응되어 있으며, 각각의 구성물은 로드(115)의 각 단자(110,120)중 하나에 결합된 신호 결합을 가지며 상기 트랜지스터(600,700) 각각은 파워 서플라이에 로드의 각 단자(110,120)의 하나에 결합되게 적응되어 있는, 집적회로에 있어서,상기 브리지 회로는 상기 트랜지스터 (600,700)중 적어도 하나로 인해 생기는 로드(115) 양단의 바람직하지 않은 출력 전압 신호 진폭 변경을 적어도 부분적으로 상쇄시키기 위해 결합된 전자 회로 소자(300)를 포하하는 것을 특징으로 하는 집적 회로.
- 푸시플 브리지 증폭기 회로를 형성하기 위해 결합된 두개의 증폭기 구성물 (405,505)와 두개의 트랜지스터 (600,700)을 포함하는 전압신호선로 구동기 (900)의 출력 신호의 진폭에서 바람직하지 않는 변경을 줄이는 방법에 있어서, 상기 두 트랜지스터(600,700)중 적어도 하나가 입력 신호에 따라 그 양단에 전압 강하를 가지도록 입력 신호와 전기 신호를 브리지 회로에 제공하는 단계와; 상기 두 트랜지스터 (600,700)중 적어도 하나의 양단의 전압 강하로 인한 출력신호의 일부를 적어도 부분적으로 상쇄하기 위해 크기 및 극성을 갖는 상기 브리지 회로에서 전압 강화를 생성하는 단계를 포함하는 것을 특징으로 하는 바람직하지 않는 변형 감소 방법.
- 제7항에 있어서, 트랜지스터(600,700) 각각은 전류 밀도를 가지며, 상기 브리지 회로에서 전압 강하를 생성하는 단계는 상기 두 트랜지스터(600,700)중 적어도 하나를 통하는 전류 밀도를 상기 전압 신호 선로 구동기(900)의 입력 신호에 의존하여 신호 경로에 결합된 트랜지스터(300)를 통하는 전류 밀도와 실질적으로 매칭시키는 단계를 포함하는 것을 특징으로 하는 바랍직하지 않은 변형 감소 방법.
- 제8항에 있어서, 상기 두개의 트랜지스터(600,700) 각각은CMOP p-채널 반도체 장치(600,700)을 포함하며; 입력 신호와 전기 제어 신호를 제공하는 단계는 상기 두개의 CMOP p-채널 반도체 장치(600,700)중 적어도 하나가 입력 신호에 의존하여 그 양단에 전압 강하를 가지도록 하기 위해 상기 브리지 회로에 입력 신호와 전기 제어 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 바람직하지 않은 변형 감소 방법.
- 제9항에 있어서, 입력 신호에 의존하는 신호 경로에서 결합된 상기 트랜지스터(300)는 은CMOP p-채널 반도체 장치(300)를 포함하는 것을 특징으로 하는 바람직하지 않은 변형 감소 방법.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31572394A | 1994-09-30 | 1994-09-30 | |
US315,723 | 1994-09-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960012859A true KR960012859A (ko) | 1996-04-20 |
Family
ID=23225763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950032610A KR960012859A (ko) | 1994-09-30 | 1995-09-29 | 푸시풀 브리지 증폭기를 포함하는 전압 신호 선로 구동기 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5631595A (ko) |
JP (1) | JPH08125457A (ko) |
KR (1) | KR960012859A (ko) |
CN (1) | CN1142710A (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3204132B2 (ja) * | 1996-11-29 | 2001-09-04 | ヤマハ株式会社 | 駆動回路 |
JP2000268309A (ja) * | 1999-03-19 | 2000-09-29 | Mitsubishi Electric Corp | 書き込み電流駆動回路 |
US6400190B1 (en) * | 1999-05-07 | 2002-06-04 | Texas Instruments Incorporated | Controlled current undershoot circuit |
US6275078B1 (en) * | 2000-02-04 | 2001-08-14 | Stmicroelectronics, Inc. | Self-adjustable impendance line driver |
US6229396B1 (en) * | 2000-02-04 | 2001-05-08 | Stmicroelectronics, Inc. | Controlled impedance transformer line driver |
US6323733B1 (en) | 2000-03-30 | 2001-11-27 | Nortel Networks Limited | High efficiency dual supply power amplifier |
US6784702B1 (en) * | 2003-05-05 | 2004-08-31 | Winbond Electronics Corporation | Driver circuit with dynamically adjusting output current and input current-limiting function |
CN1306703C (zh) * | 2004-04-30 | 2007-03-21 | 华为技术有限公司 | 线驱动器及其控制输出信号的方法 |
US7339427B2 (en) * | 2005-12-02 | 2008-03-04 | Sigc Semiconductor (Europe) Limited | Analogue power control in a saturated amplifier |
US7635998B1 (en) * | 2008-07-10 | 2009-12-22 | Freescale Semiconductor, Inc. | Pre-driver for bridge circuit |
DE102014226719B3 (de) * | 2014-12-19 | 2016-03-31 | Dialog Semiconductor (Uk) Limited | Leistungsumsetzer mit Fähigkeit für negativen Strom und niedrigem Ruhestromverbrauch |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4403198A (en) * | 1981-03-27 | 1983-09-06 | General Electric Company | Biasing circuit for MOSFET power amplifiers |
US4569011A (en) * | 1983-11-14 | 1986-02-04 | Tandem Computers Incorporated | Constant current drive for switching power supply |
JPS60190010A (ja) * | 1984-03-12 | 1985-09-27 | Sony Corp | パルス幅変調信号による制御回路 |
US5272393A (en) * | 1987-11-24 | 1993-12-21 | Hitachi, Ltd. | Voltage converter of semiconductor device |
US4910477A (en) * | 1989-03-27 | 1990-03-20 | Elantec | Bridge-type linear amplifier with wide dynamic range and high efficiency |
US5057701A (en) * | 1990-02-13 | 1991-10-15 | Hewlett-Packard Company | High speed low skew clock circuit |
US5191297A (en) * | 1991-07-25 | 1993-03-02 | Iomega Corporation | Transconductance amplifier having sensfets which drive a load with linearly proportional current |
US5408150A (en) * | 1992-06-04 | 1995-04-18 | Linear Technology Corporation | Circuit for driving two power mosfets in a half-bridge configuration |
-
1995
- 1995-09-27 CN CN95117394A patent/CN1142710A/zh active Pending
- 1995-09-29 KR KR1019950032610A patent/KR960012859A/ko not_active Application Discontinuation
- 1995-09-29 JP JP7275118A patent/JPH08125457A/ja active Pending
-
1996
- 1996-02-27 US US08/607,619 patent/US5631595A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08125457A (ja) | 1996-05-17 |
US5631595A (en) | 1997-05-20 |
CN1142710A (zh) | 1997-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950012313A (ko) | 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터 | |
US4749882A (en) | Apparatus and method for applying rapid transient signals to components on a printed circuit board | |
KR950004746A (ko) | 지연 회로 | |
KR950010340A (ko) | 정 전류 발생 장치 | |
KR930007094A (ko) | 멀티모드 입력회로 | |
KR960012859A (ko) | 푸시풀 브리지 증폭기를 포함하는 전압 신호 선로 구동기 | |
US6242980B1 (en) | Differential amplifier circuit | |
KR950007285A (ko) | 플립플롭형 증폭 회로 | |
KR890013769A (ko) | 중간전위생성회로 | |
KR890007430A (ko) | 반도체 장치의 출력회로 | |
KR880002318A (ko) | 리카버리 타임을 단축 개선한 차동 증폭기 회로 | |
KR940010532A (ko) | 인터페이스회로 | |
KR900013718A (ko) | 수직 퓨즈 어레이용 고속 ecl입력 버퍼 | |
KR880006850A (ko) | 3스테이트 부설 상보형 mos집적회로 | |
KR940004833A (ko) | 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법 | |
KR940023028A (ko) | 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로 | |
EP1360765B1 (en) | Buffers with reduced voltage input/output signals | |
KR970031312A (ko) | 3-상태회로의 출력 안정화회로 | |
KR950012459A (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 | |
KR910002083A (ko) | 출력회로 | |
KR970003257A (ko) | 반도체 메모리 장치 | |
JPH0254615A (ja) | 出力バッファ回路 | |
JPH03258115A (ja) | インバータ回路装置 | |
KR900008808A (ko) | 전자식 전화기 셋트 | |
KR950022109A (ko) | 반도체 소자의 노이즈 특성 강화회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |