KR900013718A - 수직 퓨즈 어레이용 고속 ecl입력 버퍼 - Google Patents

수직 퓨즈 어레이용 고속 ecl입력 버퍼 Download PDF

Info

Publication number
KR900013718A
KR900013718A KR1019900001263A KR900001263A KR900013718A KR 900013718 A KR900013718 A KR 900013718A KR 1019900001263 A KR1019900001263 A KR 1019900001263A KR 900001263 A KR900001263 A KR 900001263A KR 900013718 A KR900013718 A KR 900013718A
Authority
KR
South Korea
Prior art keywords
transistor
control terminal
pull
current
control
Prior art date
Application number
KR1019900001263A
Other languages
English (en)
Inventor
케네드 워러 윌리암
마이클 루이치 토마스
Original Assignee
존 지.웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지.웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지.웨브
Publication of KR900013718A publication Critical patent/KR900013718A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01825—Coupling arrangements, impedance matching circuits
    • H03K19/01831—Coupling arrangements, impedance matching circuits with at least one differential stage

Abstract

내용 없음

Description

수직 퓨즈 어레이용 고속 ECL입력 버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 따라 제작된 신규한 입력 버퍼의 한 실시예에 대한 개략적인 다이어 그램.

Claims (26)

  1. 입력신호를 입력하는 입력단자, 상기 입력신호의 함수로서 출력신호를 제공하는 출력단자, 풀업 공급원과 상기 출력 단자사이에 연결되는 풀업수단, 풀다운 공급원과 상기 출력단자사이에 연결되는 풀다운 수단, 풀다운 제어 수단을 포함하며, 상기 풀다운 제어 수단은 제1전류원, 상기 입력 신호에 응답하여 동작하며 상기 전류원에 연결된 제1전류 조종단자 및 풀다운 제어 신호를 상기 풀다운 수단으로 제공하는 제2전류 조종단자를 지니는 스위치 수단으로 이루어지는 것을 특징으로 하는 회로.
  2. 제1항에 있어서, 상기 풀다운 수단은 상기 출력단자에 연결된 제1전류 조종리도, 상기 풀다운 공급원에 연결된 제2전류 조종 리드 및 상기 풀다운 제어 신호를 입력하는 제어단자를 지니는 제1트랜지스터로 이루어지는 것을 특징으로 하는 회로.
  3. 제2항에 있어서, 상기 풀다운 제어수단의 스위치 수단은 상기 제1 전류원에 연결된 제1전류 조정리드, 상기 제1트랜지스터의 제어단자에 연결된 제2전류 조종리드 및 제어단자를 지니는 제2트랜지스터, 상기 제2 트랜지스터의 제어 단자에 연결된 바이어스 수단, 상기 제2트랜지스터의 제1전류 조종리드에 상기 입력신호를 연결시키는 수단으로 이루어지는 것을 특징으로 하는 회로.
  4. 제3항에 있어서, 상기 바이어스 수단은 전압 공급원에 연결된 제1단자, 상기 제2전류원에 연결되고 상기 제2트랜지스터의 제어 단자에 연결된 제2단자 및 바이어스 전압에 연결된 제어단자를 지니는 제3트랜지스터 및 제2전류원으로 이루어지는 것을 특징으로 하는 회로.
  5. 제3항에 있어서, 상기 풀다운 제어수단은 전류원에 공통으로 연결된 제1전류 단자를 각기 지니는 트랜지스터쌍을 포함하며, 상기 트랜지스터 쌍중 제1트랜지스터는 상기 입력 단자에 연결된 제어 단자를 지니고, 상기 트랜지스터쌍중 제2트랜지스터는 상기 풀다운 수단의 제어 단자에 연결된 제2전류 조종단자 및 바이어스 전위에 접속된 제어 단자를 지니는 것을 특징으로 하는 회로.
  6. 제3항에 있어서, 상기 풀다운 수단의 제어 단자에 연결되며, 상기 풀다운 제어수단이 상기 제2트랜지스터의 제어 단자를 풀다운하고 있지 않은 경우 상기 풀다운 수단의 제어단자를 풀업하도록 제공되는 부가적인 수단을 포함하는 회로.
  7. 제6항에 있어서, 상기 부가적인 수단은 전압 공급원에 연결된 제1전류 조종단자, 상기 제1트랜지스터의 제어 단자에 연결된 제2전류 조종단자 및 상기 입력 신호의 함수인 제어 신호를 입력하도록 연결된 제어 단자를 지니는 플업 트랜지스터를 포함하는 회로.
  8. 제7항에 있어서, 상기 부가적인 수단은 제3전류원에 공통으로 연결된 제1전류 조종단자를 각기 지니는 트랜지스터싸을 포함하며 상기 트랜지스터싸의 제1트랜지스터는 상기 입력 단자에 연결된 제어 다자를 지니고, 상기 트랜지스터쌍의 제2트랜지스터는 상기 부가적인 수단의 제어단자에 연결된 제2전류 조종단자 및 바이어스 전위에 연결된 제어 단자를 지니는 것을 특징으로 하는 회로.
  9. 제3항에 있어서, 상기 풀다운 제어수다은 전류원에 공통으로 연결된 제1전류 조종단자를 각기 지니는 제1트랜지스터쌍을 포함하며, 상기 제1트랜지스터쌍중 제1트랜지스터는 상기 입력 단자에 연결된 제어단자를 지니고, 상기 제1트랜지스터쌍의 제2트랜지스터는 상기 풀다운 사둔의 제어 단자에 연결된 제2전류 조종단자 및 바이어스 전위에 접속된 제어단자를 포함하는 것을 특징으로하며, 상기 풀다운 수단의 제어단자에 연결되고 상기 풀다운 제어수단이 상기 제2트랜지스터의 제어단자를 풀다운하고 있지 않는 경우 상기 풀다운 수단의 제어 단자를 풀업하도록 제공되는 부가적인 수단을 포함하는 것을 특징으로 하는 회로로서, 상기 부가적이 수단은 전압 공급원에 연결된 제1전류다자, 상기 제1트랜지스터의 제어단자에 연결된 제2전류 조종단자 및 상기 입력 신호의 함수인 제어 신호를 입력하도록 연결된 제어 단자를 지니는 풀업 트랜지스터, 제3전류원에 공통으로 연결된 제1전류 조종단자를 각기 지니는 제2트랜지스터쌍으로 이루어지며, 상기 제2트랜지스터쌍중 제1트랜지스터는 상기 입력 단자에 연결된 제어 단자를 지니고, 상기 제2트랜지스터쌍중 제2트랜지스터는 상기 부가적인 수단의 제어단자에 연결된 제2전류조종단자 및 바이어스 전위에 연결된 제어 단자를 지니는 것을 특징으로하는 회로.
  10. 제9항에 있어서, 상기 제1 및 제2트랜지스터쌍중 제2트랜지스터의 제어단자가 동일한 바이어스 전위에 연결되는 회로.
  11. 제10항에 있어서, 상기 풀업 수단이 상기 풀업 공급원에 접속된 제1전류 조종리드, 상기 출력 단자에 접속된 제2전류 조종리드 및 제어단자를 지니는 트랜지스터로 이루어지는 회로.
  12. 제11항에 있어서, 상기 입력 신호에 응답하며 상기 풀업 수단 트랜지스터의 제어 단자에 접속된 출력 리드를 지니는 것을 특지으로하는 회로.
  13. 제12항에 있어서, 상기 풀업 제어수단은 전류원에 공통으로 연결된 제1전류 조종 단자를 각기 지니는 트랜지스터쌍을 포함하며, 상기 트랜지스터쌍중 제1트랜지스터는 상기 입력 단자에 연결된 제어단자를 지니며, 상기 트랜지스터쌍의 제2트랜지스터는 상기 풀업 수단 트랜지스터의 제어 단자에 연결된 제2전류 조종 단자를 지니는 것을 특징으로하는 회로.
  14. 입력 신호를 입력하는 입력 단자, 상보 출력 신호를 상기 입력 신호의 함수로서 제공하는 상보 출력 단자쌍, 풀업 공급원과 상기 출력단자중 각기 하나 사이에 각기 연결되는 풀업 수단쌍, 풀다운 공급원과 상기 출력단자중 각기 하나 사이에 각기 연결되는 풀다운 수단쌍, 이상(異相)을 조종하는 풀다운 제어 수단쌍을 포함하며, 상기 풀다운 제어 수단쌍 각각은 제1전류원, 상기 입력신호에 응답하여 동작하며 상기 전류원에 연결된 제1전류 조종단자 및 풀다운 제어신호를 상기 풀다운 수단중 관련된 수단으로 제공하는 제2전류 조종단자를 포함하는 것을 특징으로 하는 회로.
  15. 제14항에 있어서, 상기 각각의 풀다운 수단은 상기 출력 단자중 각기 하나에 연결된 제1전률 조종 리드, 상기 풀다운 공급원에 연결된 제2전류 조종리드 및 상기 풀다운 베어신호중 각기 하나를 입력하는 제어단자를 포함하는 회로.
  16. 제15항에 있어서, 상기 각각의 풀다운 제어수단의 스위치 수단은 상기 제1전류원에 연결된 제1전류 조종리드, 상기 제1트랜지스터의 제어 단자에 연결된 제2전류조종 리드 및 제어단자를 지니는 제2트랜지스터, 상기 제2트랜지스터의 제어 단자에 연결된 바이어스 수단, 상기 제2트랜지스터의 제1전류 조종리드에 상기 입력 신호를 연결하는 수단을 포함하는 회로.
  17. 제16항에 있어서, 상기 바이어스 수단은 전압 공급원에 연결된 제1단자, 상기 제2전류원에 연결되고 상기 제2트랜지스터의 제어 단자에 연결된 제2단자 및 바이어스 전압에 연결된 제어단자를 지니는 제3트랜지스터 및 제2전류원을 포함하는 것을 특징으로 하는 회로.
  18. 제16항에 있어서, 상기 각각의 풀다운 제어 수단은 전류원에 공통으로 연결된 제1전류 조종 단자를 각기 지니는 트랜지스터쌍을 포함하며, 상기 트랜지스터 쌍중 제1트랜지스터는 상기 입력 단자에 연결된 제어 단자를 지니고, 상기 크랜지스터쌍중 제2트랜지스터는 상기 풀다운 수단의 제어 단자에 연결된 제2전류 조종단자 및 바이어스전위에 접속된 제어단자를 지니는 것을 특징을 하는 회로.
  19. 제16항에 있어서, 상기 풀다운 수단중 각기 하나에 제어단자에 각기 연결되며, 상기 풀다운 제어 수단이 상기 제2트랜지스터의 제어 단자를 풀다운하고있지 않는 경우 상기 풀다운 수단의 제어단자를 풀업하도록 제공되는 부가적인 수단 집합을 포함하는 회로.
  20. 제19항에 있어서, 상기 각각의 부가적인 수단은 전압 공급원에 연결된 제1전류 조종단자, 상기 제1트랜지스터의 제어 단자에 연결된 제2전류 조종단자 및 상기 입력 신호의 함수인 제어신호를 입력하도록 연결된 제어 단자를 지니는 풀업 트랜지스터를 포함하는 회로.
  21. 제20항에 있어서, 상기 각각의 부가적인 수단은 제3전류원에 공통으로 연결된 제1전류 조종 단자를 각기 지니는 트랜지스터 쌍을 포함하며, 상기 트랜지스터쌍중 제1트랜지스터는 상기 입력 단자에 연결된 제1전류 조종 단자를 지니고, 상기 트랜지스터 쌍중 제2트랜지스터는 상기 부가적인 수단의 제어 단자에 연결된 제2전류 조종 단자 및 바이어스 전위에 연결된 제어 단자를 지니는 것을 특징으로 하는 회로.
  22. 제16항에 있어서, 각각의 풀다운 제어수단은 전류원에 공통으로 연결된 제1전류 조종 단자를 각기 지니는 제1트랜지스터쌍을 포함하며, 상기 제1트랜지스터쌍중 제1트랜지스터는 상기 입력단자에 연결된 제어 단자를 지니고, 상기 제1트랜지스터 쌍중 제2트랜지스터는 상기 관련된 풀다운 수단 사용의 제어 단자에 연결된 제2전류 조종단자 및 바이어스 전위에 접속된 제어단자를 지니는 것을 특징으로 하며, 상기 관련된 풀다운 수단중 하나의 제어 단자에 각기 연결되고, 상기 풀다운 제어 수단이 상기 제2트랜지스터의 제어단자를 풀다운하고있지 않는 경우 상기 풀다운 수단의 제어 단자를 풀다운하도록 제공하는 부가적인 수단쌍을 포함하는 것을 특징으로 하는 회로로서, 상기 부가적인 수단 각각은 전압 공급원에 연결된 제1전류 조종단자, 상기 제1트랜지스터의 제어단자에 연결된 제2전류 조종단자 및 상기 입력 신호의 함수인 제어 신호를 입력하도록 연결된 제어 단자를 지니는 풀업 트랜지스터, 제3전류원에 공통으로 연결된 제1전류 조종 단자를 각기 지니는 제2트랜지스터쌍을 포함하며, 상기 제2트랜지스터쌍중 제1트랜지스터가 상기 입력 단자에 연결된 제어 단자를 지니고, 상기 제2트랜지스터쌍중 제2트랜지스터가 상기 부가적인 수단의 제어단자에 연결된 제2전류 조종단자 및 바비어스 전위에 연결된 제어단자를 지니는 것을 특징으로 하는 회로.
  23. 제22항에 있어서, 상기 제1 및 제2트랜지스터쌍중 제2트랜지스터의 제어 단자는 동일한 바이어스 전위에 연결되는 것을 특징으로 하는 회로.
  24. 제23항에 있어서, 상기 풀업 수단은 상기 풀업 공급원에 접속된 제1전류 조종리드, 상기 관련된 출력 단자 중 하나에 접속된 제2전류 조종 리드 및 제어단자를 포함하는 회로.
  25. 제24항에 있어서, 상기 입력 신호에 각기 응답하며 상기 관련된 풀업수단중 하나의 트랜지스터 제어단자에 접속된 출력 리드를 지니는 풀업 제어수단쌍으로 이루어지는 것을 특징으로 하는 회로.
  26. 제25항에 있어서, 상기 풀업 제어 수단 각각은 전류원에 공통으로 연결된 제1전류 조종단자를 각기 지니는 트랜지스터쌍을 포함하며, 상기 트랜지스터 쌍중 제1트랜지스터는 상기 입력단자에 연결된 제어단자를 지니고, 상기 트랜지스터 쌍중 제2트랜지스터는 상기 풀업수단 트랜지스터의 제어 단자에 연결된 제2전류 조종단자 및 바이어스 전위에 연결된 제어 단자를 지니는 것을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900001263A 1989-02-03 1990-02-02 수직 퓨즈 어레이용 고속 ecl입력 버퍼 KR900013718A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US306,780 1989-02-03
US07/306,780 US4980582A (en) 1989-02-03 1989-02-03 High speed ECL input buffer for vertical fuse arrays

Publications (1)

Publication Number Publication Date
KR900013718A true KR900013718A (ko) 1990-09-06

Family

ID=23186807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900001263A KR900013718A (ko) 1989-02-03 1990-02-02 수직 퓨즈 어레이용 고속 ecl입력 버퍼

Country Status (5)

Country Link
US (1) US4980582A (ko)
EP (1) EP0381120A3 (ko)
JP (1) JPH02238713A (ko)
KR (1) KR900013718A (ko)
CA (1) CA1318367C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068552A (en) * 1990-09-10 1991-11-26 Kabushiki Kaisha Toshiba Voltage follower circuit having improved dynamic range
USRE34771E (en) * 1989-09-11 1994-11-01 Kabushiki Kaisha Toshiba Voltage follower circuit having improved dynamic range
US5248909A (en) * 1990-01-09 1993-09-28 Fujitsu Limited ECL-TO-GaAs level converting circuit
US5043602A (en) * 1990-03-26 1991-08-27 Motorola, Inc. High speed logic circuit with reduced quiescent current
US5192880A (en) * 1990-11-13 1993-03-09 Nec Corporation High-speed emitter coupled logic circuit with large current driving capability
JPH04372165A (ja) * 1991-06-20 1992-12-25 Nec Corp ドライバ回路
DE4236430C1 (de) * 1992-10-28 1994-02-17 Siemens Ag Schaltstufe in Stromschaltertechnik
US6140718A (en) * 1994-09-07 2000-10-31 Texas Instruments Incorporated Complimentary driver circuit with shared voltage breakdown protection
US6489640B1 (en) 2000-10-06 2002-12-03 National Semiconductor Corporation Integrated circuit with fuse element and contact pad
WO2002073805A1 (en) * 2001-03-14 2002-09-19 Koninklijke Philips Electronics N.V. A current mode device and a communication arrangement comprising current mode devices
US11502681B2 (en) 2018-12-04 2022-11-15 Rambus Inc. Method and system for balancing power-supply loading

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4289978A (en) * 1979-10-05 1981-09-15 International Business Machines Corp. Complementary transistor inverting emitter follower circuit
DE3332982A1 (de) * 1983-09-13 1985-03-28 Siemens AG, 1000 Berlin und 8000 München Ecl-kompatibler diodendecoder
JPH0720059B2 (ja) * 1984-05-23 1995-03-06 株式会社日立製作所 トランジスタ回路
JPS6119226A (ja) * 1984-07-05 1986-01-28 Hitachi Ltd レベル変換回路
US4841176A (en) * 1986-05-29 1989-06-20 National Semiconductor Corporation Output disable control circuit for ECL programmable array logic device
FR2599911B1 (fr) * 1986-06-06 1988-08-12 Radiotechnique Compelec Circuit convertisseur de niveaux logiques a trois etats
JPS6342215A (ja) * 1986-08-07 1988-02-23 Canon Inc 電子機器

Also Published As

Publication number Publication date
EP0381120A3 (en) 1990-11-28
EP0381120A2 (en) 1990-08-08
CA1318367C (en) 1993-05-25
JPH02238713A (ja) 1990-09-21
US4980582A (en) 1990-12-25

Similar Documents

Publication Publication Date Title
US4996443A (en) Integrated circuit for level shift
KR880006848A (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
KR950022130A (ko) 다중 전압시스템용 출력 버퍼회로, 입력 버퍼회로 및 양방향 버퍼회로
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR890013862A (ko) 전압레벨 변환회로
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR880001108A (ko) Cmos 입력회로
KR910008953A (ko) 캐패시턴스 디바이스 구동용 cmos 집적 회로
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR900013718A (ko) 수직 퓨즈 어레이용 고속 ecl입력 버퍼
KR920000177A (ko) 반도체 집적회로장치
KR890005992A (ko) 상보신호 출력회로
JPS6472606A (en) High speed current amplification buffer circuit
KR940008262A (ko) 시모스(cmos)입력단
KR910009083B1 (ko) 반도체장치의 출력회로
KR930018822A (ko) 저전력 레벨 변환기
KR890013769A (ko) 중간전위생성회로
KR880002325A (ko) Cmost 입력 버퍼
KR910003925A (ko) Ecl/cml 의사-레일 회로, 차단 드라이버 회로 및 래치 회로
KR970028930A (ko) 바이 모오스로 이루어진 정전압 발생회로
KR910019344A (ko) 접지 되튀기 격리회로
KR970701948A (ko) 신호 수신 및 신호 처리 유니트(signal peceiving and signal processing unit)
KR930005023A (ko) 반도체 메모리의 고속 센싱장치
KR910003930A (ko) 전압 자동 중계기 및 그 회로
KR890012445A (ko) 푸시-풀 출력회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid