DE3332982A1 - Ecl-kompatibler diodendecoder - Google Patents

Description

• ECL-kompatibler Diodendecoder
• Die Erfindung bezieht sich auf einen-Decoder nach dem Oberbegriff des Patentanspruchs 1.
• Decoder der angegebenen Art sollen zur Verarbeitung von Signalen geeignet sein, die nach Signalhub und Pegellage für ECL-Schaltungen typisch sind. Sie können unabhängig von ihrer tatsächlichen Ausführung als matrixartig ausgebildete Schaltungsanordnungen mit paarweise vorgesehenen, gegensinnig angesteuerten Zeilenleitungen und mit diese kreuzenden Spaltenleitungen angesehen werden. Die Spaltenleitungen sind über Widerstände mit dem kollektorseitigen Versorgungspotential verbunden. Gemäß der Decodiervorschrift sind bestimmte Zeilen-und Spaltenleitungen über Dioden verbunden. Häufig handelt es sich dabei um eine 1 aus 2n-Decodierung, wobei n die Zahl der Bits einer an den Decodereingängen anliegenden, binär codierten Information, beispielsweise einer Adresse, ist.
• Zur gegenphasigen Ansteuerung der Zeilenleitungspaare dienen Singangsverstärker, die als Differenzverstärker mit emittergekoppelten Transistoren ausgebildet sind.
• Solche Decoder besitzen die unangenehme Eigenschaft, daß auf einer Spaltenleitung die Dauer einer ansteigenden Signalflanke ein mehrfaches der Dauer einer abfallenden Signalflanke beträgt. Dem entsprechen große Unterschiede der Signallaufzeiten Der Erfindung liegt die Aufgabe zugrunde, Maßnahmen anzugeben mit denen die längere Signallaufzeit für Signalflanken der einen Art an die kürzere Signallaufzeit für Signalflanken der anderen Art angeglichen und damit die Schalt- geschwindigkeit des Decoders insgesamt erhöht wird Diese Aufgabe wird gemäß der Erfindung durch die Merkmale im kennzeichnenden Teil des Patentanspruchs 1 gelöst.
• Im folgenden wird die Erfindung anhand eines in Fi.G3 der Zeichnung dargestellten Ausführungsbeispiels näher beschrieben. Darüberhinaus zeigt die Zeichnung in FIG.1 das Schema eines Diodendecoders, FIG.2 die Schaltung eines gebräuchlichen Eingangsverstärkers.
• Bei dem Decoder nach FIG.1 liegen die Bits einer binär codierten Eingangsinformation an den Eingängen A1 bis An der Eingangsverstärker V1 bis Vn an. Mit den nichtinvertierenden bzw. mit den invertierenden Ausgängen der Ein gangsverstärker V1 bis Vn sind Zeilenleitungen der De= codiermatrix L1 bzw. L1 bis Ln bzw. 7n verbunden. Senkrecht zu den Zeilenleitungen L1 bis 7 verlauEen Spa7 n tenleitungen Q1 bis Qm, die über Widerstände R1 bis Rm an das kollektorseitige Versorgungspotential Vcc angel bunden sind.
• Die Spaltenleitungen Q1 bis Qm sind mit den Zeilenleitungen L1 bis Ln über Dioden verbunden. Die Verteilung der Dioden richtet sich nach dem gewünschten Decodierergebnis, das beispielsweise in einem häufig vorkommenden Einsatzfall des Decoders als Adressdecoder eine 1 aus 2n-Decodierung sein soll. In diesem Fall, der wegen seiner Übersichtlichkeit den folgenden Ausführungen zugrundeliegt, sind m = 2n Spaltenleitungen vorhanden, von denen bei allen möglichen Bitkombinationen der Eingangsinformation immer nur eine Spaltenleitung Qj (j = 100Om) den hohen Signalpegel H führt, während an allen anderen Spaltenleitungen der tiefe SignalpeçlL anliegt. Wie schon erwähnt wurde, dauert der Übergang vom tiefen zum hohen Signalpegel auf einer Spaltenleitung etwa 2-3 mal so lange wie ein Übergang in der entgegengesetzten Richtung.
• Der Grund für die störende Eigenart der Decoder wird klar, wenn man den in FIG.2 dargestellten Schaltungsaufbau der bisher gebräuchlichen Eingangsverstärker in Verbindung mit FIG.1 betrachtet. Der Eingangsverstärker nach FIG.2 enthält einen Differenzverstärker mit den Transistoren Ti. und T2, deren Emitter gemeinsam mit einer Konstantstromquelle zur Lieferung eines Stroms I1 verbunden sind. An die Kollektoren der Transistoren T1 und T2 sind Zeilenleitungen Li bzw. Li ( i = O...n) angeschlossen.
• 1 1 Die Basis des Transistors T2 liegt an einem festen Potential VBB Die Basis des Transistors T1 wird durch das mit Hilfe eines Emitterfolger aus einem Transistor T3, einer Diode Di und einer Konstantstromquelle für einen Strom I2 pegelverschobene Eingangssignal A. gesteuert.
• Beispielsweise ist für A. = H der Transistor T2 des Differenzverstärkers gesperrt. Wäre nun allein die an den Kollektor dieses Transistors angeschlossene Zeilenleitung Li über eine Diode mit einer Spaltenleitung verbunden, dann würde diese Spaltenleitung das hohe Signalpotential annehmen, weil alle Spaltenleitungen über Widerstände R. an das kollektorseitige Versorgungspoten-3 tial Vcc angeschlossen sind.
• Man sieht hieraus, daß der Eingangsverstärker unter den angegebenen Voraussetzungen den Übergang zum hohen Signalpotential auf der Spaltenleitung Qj zwar ermöglicht, aber darüberhinaus nichts zur Erhöhung des Signalpotentials beiträgt. Das gilt entsprechend für alle Ausgänge von Eingangsverstärkern, die beispielsweise in einem der 1 aus 2n-Decoder mit/gerade betrachteten Spaltenleitung Qj über Dioden verbunden sind, so daß hier nicht nur Kapazität der Spaltenleitung Qj , sondern auch die Srnirte der Kapazitäten aller beteiligten n Zeilenleitungen allein ueber den Widerstand R. umgeladen werden muß. Dagegen wird 3 bei einem Ubergang vom hohen zum niederen SignaRpotential auf einer Spaltenleitung jede Zeilenleitung, die den gleichen Übergang erfährt, einzeln über die gonstantstrom quelle des angeschlossenen Differenzverstär3Xers umgeladen.
• Der angegebene störende Effekt wird erfindungsgemäß mit Hilfe von Eincangsverstärkern vermieden, deren Schaltungsaufbau in FIG. 3 dargestellt ist. Der Eingangsverstärker nach FIG.3 enthält neben dem über einem Emitterfolger mit dem Transistor T3, der Diode Dl und dem Generator für den Konstantstrom I2 angesteuerten Differenzverstärker mit den Transistoren T1 und T2 einen weiteren, über den gleichen Emitterfolger angesteuerten Differenzverstärker mit den Transistoren T4 und T5. Die Kollektoren der Transistoren T4 und T5 sind mit dem kollektorseitigen Versorgungspotential VCc über Widerstände Ral und Ra2 und mit den Basis elektroden von Transistoren T6 und T7 in Emitterfolgerschaltung verbunden. Der weitere Differenzverstärker wird mit einem Konstantstrom I3 gespeist, der etwa 5% bis 10% des Stroms I1 für den ersten Differenzverstärker beträgt Die Emitter der in Emitterfolgerschaltung betriebenen Trans sistoren T6 und T7 sind an die Zeilenleitungen L. bzw.
• L. angeschlossen. Damit wird beispielsweise bei einem eingangssignal A. = H die Zeilenleitung Li allein durch den 1 1 Eingangsverstärker, genauer ausgedrückt durch den Transistor T7 auf ein Potential angehoben, das dem Versorgungspotential vermindert um eine Diodenspannung entspricht.
• Die Umladung der Kapazität einer Zeilenleitung erfolgt somit auch bei einer Potentialerhöhung mit kleiner Zeitkonstante.
• 3 Figuren 2 Patentansprüche - L e e r s e i t e -

Claims (2)

1. Patentansprüche 1. ECL-kompatibler Decoder, insbesondere Adressdecoder, mit einer Mehrzahl von paarweise angeordneteng über Eingangsverstärker gegenphasig angesteuerten Zeilenleitungen und mit Spaltenleitungen, die über Widerstände mit dem kollektorseitigen Versorgungspotential verbunden sind, wobei entsprechend dem zu erzielenden Decodierergebnis bestimmte Zeilen-und Spaltenleitungen über Dioden verbunden sind und wobei die Eingangsverstärker einen konstant stromgespeisten Differenzverstärker mit einem Paar VOil emittergekoppelten Transistoren aufweisen und die Kollektoren der Transistoren mit den Zeilenleitungen ver bunden sind, d a d u r c h g e k e n n z e i c h n e t, daß jeder Eingangsverstärker (V1 bis V) einen zweiten Ronstantstrongespeisten Differenzverstärker mit einem Paar von emittergekoppelten Transistoren (T4, T5) enthält, daß die Kollektoren dieser Transistoren (T4, T5) über Kollektorarbeitswiderstände (Ral, Ra2) mit dem kollektorseitigen Versorgungspotential (sec) und mit den Basisanschlüssen weiterer Transistoren (T6 T7) in Emitterfolgerschaltung verbunden sind und daß die Emitter der weiteren Transistoren (T6, T7) mit den ZeilenleitungenL1 bis 7n ) verbunden sind.
2. 2. Decoder nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß der Speisestrom (13) für den zweiten Differenzverstärker (T4, T5) etwa 5% bis 10% des Speiu sestroms (I1) für den ersten Differenzverstärker (T1, T2) beträgt.