KR910003930A - 전압 자동 중계기 및 그 회로 - Google Patents

전압 자동 중계기 및 그 회로 Download PDF

Info

Publication number
KR910003930A
KR910003930A KR1019900009620A KR900009620A KR910003930A KR 910003930 A KR910003930 A KR 910003930A KR 1019900009620 A KR1019900009620 A KR 1019900009620A KR 900009620 A KR900009620 A KR 900009620A KR 910003930 A KR910003930 A KR 910003930A
Authority
KR
South Korea
Prior art keywords
transistor
base
power supply
collector
outputs
Prior art date
Application number
KR1019900009620A
Other languages
English (en)
Other versions
KR0155995B1 (ko
Inventor
디. 선드스트롬 레이
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR910003930A publication Critical patent/KR910003930A/ko
Application granted granted Critical
Publication of KR0155995B1 publication Critical patent/KR0155995B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K6/00—Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01812—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00353—Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

내용 없음.

Description

전압 자동 중계기 및 그 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 양호한 실시예를 설명하는 개략 다이어그램.

Claims (3)

  1. 입력단에 응답하여 제1 및 제2의 차동적으로 관련된 전류를 제공하기 위해 제1 및 제2 출력을 가지는 입력단을 구비하며 거기서 제1 및 제2 전압은 상기 제1 및 제2의 차등적으로 관계된 전류에 응답한 제1 및 제2 출력에서 발생하며; 소정의 크기로 상기 제1 및 제2의 차동적으로 관계된 전류의 전체합을 제한하기 위해 상기 입력단에 연결된 전류 공급 수단과; 거기에서 발생된 상기 제1 및 제2 전압을 제한하기 위해 상기 입력단의 상기 제1 및 제2 출력에 연결된 클램핑 수단과; 상기 입력단의 제1 및 제2 출력 각각에 연결되고 제1 및 제2 제어 신호를 제공하기 위해 거기에서 발생된 상기 제1 및 제2 전압에 응답하는 제1 및 제2 스위칭 수단과, 상기 제1 및 제2 출력신호 레벨을 제공하기 위해 상기 제1 및 제2 제어 신호 각각에 응답하는 출력단을 구비하며 거기서 상기 제1 및 제2의 차동적으로 관계된 전류에 부과된 제한은 상기 제l 및 제2 제어 신호의 동시 단정을 금지하는 회로.
  2. 출력 신호로부터 발생하고 차동 입력 신호를 수신하기 위한 전압 자동 중계기에 있어서, 제1 및 제2 전압이 차동 입력 신호에 응답하여 발생하는 한 제1 및 제2 출력을 가지는 입력단과; 베이스, 에미터 및 콜렉터를 가지는 제1트랜지스터를 구비하여, 상기 베이스는 상기 입력단의 제1 출력에 연결되며, 상기 에미터는 제2 전원 공급부 전도체에 연결되며, 제1 제어 신호가 상기 제1트랜지스터의 콜렉터에서 발생하는 한 상기 제1트랜지스터의 콜렉터와 제1 전원 공급 전도체 사이에 연결딘 제1 저항과; 베이스, 에미터 및 콜렉터를 가지는 제2 트랜지스러를 구비하며, 상기 베이스는 상기 입력단의 제2 출력에 연결되고, 상기 에미터는 제2 전원 공급 전도체에 연결되며; 제2 제어 신호가 상기 제2 트랜지스터의 콜렉터에서 발생하는한 상기 제2 트랜지스터의 콜렉터와 상기 제1 전원공급 전도체 사이에 연결된 제2 저항과; 상기 제1 및 제2 트랜지스터가 거기에서 동시에 전도되는 것을 억제하는 차동 입력 신호의 변이 동안 상기 제3 및 제4 트랜지스터의 빠른 베이스 충진을 체공하는한 출력 신호 발생을 위해 각각의 제1 및 제2 제어 신호에 응답하여 상기 제1 및 제2 전원 공급 전도체 사이에 직렬로 연결된 제3 및 제4 트랜지스터를 가지는 출력단을 구비하는 진압 자동 중계기.
  3. 제2항에 있어서, 발생된 제1 및 제2 전압을 제한하기 위해 상기 입력단의 제1 및 제2 출력에 연결된 클램핑 수단과; 상기 제3의 트랜기스터의 베이스 방전비를 조절하기 위해 상기 제1 트랜지스터의 베이스 및 상기 제1 전원 공급 전도체 사이에 연결된 제3 저항과; 상기 제4 트랜지스터의 베이스 방전비를 조절하기 위해 상기 제1 트랜지스터의 베이스 및 제1 전원 공급 전도체 사이에 연결된 제4 저항을 구비하는 전압 자동 중계기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900009620A 1989-07-03 1990-06-28 전압 트랜슬레이터 및 그 회로 KR0155995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/374,722 US4998029A (en) 1989-07-03 1989-07-03 Dual supply ECL to TTL translator
US374,722 1989-07-03

Publications (2)

Publication Number Publication Date
KR910003930A true KR910003930A (ko) 1991-02-28
KR0155995B1 KR0155995B1 (ko) 1998-12-15

Family

ID=23477961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009620A KR0155995B1 (ko) 1989-07-03 1990-06-28 전압 트랜슬레이터 및 그 회로

Country Status (4)

Country Link
US (1) US4998029A (ko)
EP (1) EP0406609A3 (ko)
JP (1) JPH0342909A (ko)
KR (1) KR0155995B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0379121A (ja) * 1989-08-23 1991-04-04 Hitachi Ltd 半導体集積回路装置
US5216296A (en) * 1989-09-18 1993-06-01 Fujitsu Limited Logic circuit having sharper falling edge transition
KR930003010B1 (ko) * 1990-08-10 1993-04-16 삼성전자 주식회사 Mos 드라이버회로
JP2528028B2 (ja) * 1990-08-22 1996-08-28 三菱電機株式会社 レベル変換回路
EP0590818A3 (en) * 1992-10-02 1994-05-11 Nat Semiconductor Corp Ecl-to-bicmos/cmos translator
JP2734426B2 (ja) * 1995-09-20 1998-03-30 日本電気株式会社 レベル変換回路
DE10039438C2 (de) * 2000-08-11 2002-06-20 Infineon Technologies Ag Zweistufiger Operationsverstärker

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974402A (en) * 1975-03-26 1976-08-10 Honeywell Information Systems, Inc. Logic level translator
JPS5636230A (en) * 1979-09-03 1981-04-09 Hitachi Ltd Level converting circuit
US4356409A (en) * 1979-06-29 1982-10-26 Hitachi, Ltd. Level conversion circuit
JPS5922414B2 (ja) * 1980-10-08 1984-05-26 富士通株式会社 ラインドライバ回路
FR2599911B1 (fr) * 1986-06-06 1988-08-12 Radiotechnique Compelec Circuit convertisseur de niveaux logiques a trois etats

Also Published As

Publication number Publication date
US4998029A (en) 1991-03-05
JPH0342909A (ja) 1991-02-25
EP0406609A3 (en) 1991-12-11
KR0155995B1 (ko) 1998-12-15
EP0406609A2 (en) 1991-01-09

Similar Documents

Publication Publication Date Title
KR870009238A (ko) 고전압검출회로
KR850700193A (ko) 다 레벨입력전압 수신용 입력버퍼회로
KR920020521A (ko) 반도체집적회로
KR910003917A (ko) 증폭기 회로
US5250854A (en) Bitline pull-up circuit operable in a low-resistance test mode
KR890011217A (ko) 논리 회로
KR920000177A (ko) 반도체 집적회로장치
KR890005992A (ko) 상보신호 출력회로
KR870008315A (ko) 시프트레지스터를 사용한 메모리장치
KR880001109A (ko) 집적논리회로
KR850700197A (ko) 변환기 회로
KR930010834A (ko) 기준 전류 루프
KR910003930A (ko) 전압 자동 중계기 및 그 회로
KR970701452A (ko) 전력 반도체 스위치(A power semiconductor switch)
KR900019315A (ko) 전압 레벨 전환 회로
KR900001117A (ko) 자동 이득 제어회로
KR900013718A (ko) 수직 퓨즈 어레이용 고속 ecl입력 버퍼
KR970028930A (ko) 바이 모오스로 이루어진 정전압 발생회로
KR920020831A (ko) 차동 증폭기
KR860009555A (ko) 저전압 디지탈 투 아날로그 변환기용 입력레벨 시프트 회로
KR880005743A (ko) 비교기
JPS54102961A (en) Electronic circuit
KR930003543A (ko) 전류 거울 회로
KR890012445A (ko) 푸시-풀 출력회로
KR900015449A (ko) 리액턴스 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120628

Year of fee payment: 15

EXPY Expiration of term