KR870008315A - 시프트레지스터를 사용한 메모리장치 - Google Patents

시프트레지스터를 사용한 메모리장치 Download PDF

Info

Publication number
KR870008315A
KR870008315A KR870001315A KR870001315A KR870008315A KR 870008315 A KR870008315 A KR 870008315A KR 870001315 A KR870001315 A KR 870001315A KR 870001315 A KR870001315 A KR 870001315A KR 870008315 A KR870008315 A KR 870008315A
Authority
KR
South Korea
Prior art keywords
pair
signals
circuit
fixed voltage
shift register
Prior art date
Application number
KR870001315A
Other languages
English (en)
Other versions
KR910001532B1 (ko
Inventor
토시오 니시모도
히데끼 가와이
마사루 후지이
기요또 오오다
Original Assignee
후지모도 카즈오
마쯔시다덴시 고오교오 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지모도 카즈오, 마쯔시다덴시 고오교오 가부시기가이샤 filed Critical 후지모도 카즈오
Publication of KR870008315A publication Critical patent/KR870008315A/ko
Application granted granted Critical
Publication of KR910001532B1 publication Critical patent/KR910001532B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Shift Register Type Memory (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

시프트레지스터를 사용한 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 일실시예의 반도체메모리장치에 적용되는 시프트 레지스터의 블록도.
제 2 도는 본 발명의 시프트레지스터의 1스테이지의 구성을 도시한 회로도.
제 3 도는 본 발명의 시프트레지스터에 적용되어서 클록(ø1)(ø2)(ø3)을 발생하는 클록발생기의 블록도.

Claims (7)

  1. 적어도 한개의 메모리어레이와, 서로 반대 위상을 가진 한쌍의 입력신호를 전송하는 적어도 한 개의 입출력회로와, 복수의 클록펄스를 발생하는 적어도 한개의 클록발생회로와, 상기 클록펄스의 제어하에서 상기 한쌍의 입력신호를 비교하고 상기 비교결과에 의해서 한쌍의 고정전압신호를 만드는 비교회로를 가진 스테이지가 복수개 직렬로 접속된 적어도 한개의 시프트레지스터와, 상기 시프트레지스터의 상기 스테이지와 상기 메모리어레이 사이의 전송신호를 상기 클록펄스에 의해서 제어하는 복수의 스위칭회로로 이루어진 것을 특징으로 하는 메모리장치.
  2. 제 1 항에 있어서, 상기 한쌍의 고정전압 신호는 각각 Vcc전압과 접지전압인 것을 특징으로 하는 메모리장치.
  3. 서로 반대위상을 가진 한쌍의 신호를 전송하는 복수의 스테이지로 구성되고, 각 스테이지는 상기 한쌍의 신호를 전송하는 2개의 입력단자와, 상기 한쌍의 신호를 비교하고 상기 비교결과에 의해서 한쌍의 고정전압신호를 만들기 위하여 상기 입력단자에 결합된 비교회로와, 다음 스테이지에 상기 한쌍의 고정전압신호를 전송하기 위하여 상기 비교회로에 응답하는 2개의 출력단자로 이루어진 것을 특징으로 하는 시프트레지스터.
  4. 제 3 항에 있어서, 상기 각 스테이지는, 상기 한쌍의 고정전압 신호를 수신하고 고임피이던스 상태로부터 저임피이던스상태로 임피이던스를 바꾸는 버퍼회로와, 전기적 래치기능에 의해서 상기 한쌍의 고정전압 신호를 유지하는 래치회로로 이루어진 것을 특징으로 하는 시프트 레지스터.
  5. 제 4 항에 있어서, 상기 각 스테이지는, 상기 래치회로에 접속된 펌프회로로 이루어진 것을 특징으로 하는 시프트 레지스터.
  6. 제 3 항에 있어서, 상기 한쌍의 고정전압신호는 각각 Vcc전압과 접지전압인 것을 특징으로 하는 시프트 레지스터.
  7. 서로 반대위상을 가진 한쌍의 입력신호가 인가되며, 상기 입력신호를 비교하고, 상기 비교결과에 의해서 한쌍의 고정전압신호를 만드는 비교회로와, 상기 한쌍의 고정전압신호를 수신하고 고임피이던스로부터 저임피이던스로 임피이던스를 바꾸는 버퍼회로와, 전기적 래치기능에 의해서 상기 한쌍의 고정전압신호를 유지하는 패치회로로 구성된 것을 특징으로 하는 시프트 레지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870001315A 1986-02-18 1987-02-18 시프트레지스터를 사용한 메모리장치 KR910001532B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-34673 1986-02-18
JP34673 1986-02-18
JP61034673A JPH0754638B2 (ja) 1986-02-18 1986-02-18 シフトレジスタ

Publications (2)

Publication Number Publication Date
KR870008315A true KR870008315A (ko) 1987-09-25
KR910001532B1 KR910001532B1 (ko) 1991-03-15

Family

ID=12420944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870001315A KR910001532B1 (ko) 1986-02-18 1987-02-18 시프트레지스터를 사용한 메모리장치

Country Status (3)

Country Link
US (1) US4845670A (ko)
JP (1) JPH0754638B2 (ko)
KR (1) KR910001532B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960036312A (ko) * 1995-03-06 1996-10-28 에릭 피. 헤르만 시프트 레지스터

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8901200D0 (en) * 1989-01-19 1989-03-15 Eev Ltd Camera using imaging array
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
DE9117296U1 (de) * 1990-04-18 2000-04-06 Rambus Inc., Mountain View, Calif. Integrierte E/A-Schaltung unter Verwendung einer Hochleistungs-Bus-Schnittstelle
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
JP2675685B2 (ja) * 1990-05-14 1997-11-12 株式会社日立製作所 管式熱交換器用洗浄体捕集装置
USRE38482E1 (en) 1992-05-28 2004-03-30 Rambus Inc. Delay stage circuitry for a ring oscillator
EP2727114B1 (en) 2011-06-28 2020-04-22 Hewlett-Packard Enterprise Development LP Shiftable memory
DE112011105774B4 (de) 2011-10-27 2019-02-28 Hewlett Packard Enterprise Development Lp Verschiebbarer Speicher, der In-Memory-Datenstrukturen unterstützt
KR101847684B1 (ko) * 2011-10-27 2018-04-10 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 링 레지스터를 사용하는 시프트 가능형 메모리
WO2013062561A1 (en) 2011-10-27 2013-05-02 Hewlett-Packard Development Company, L.P. Shiftable memory supporting atomic operation
US8854860B2 (en) 2011-10-28 2014-10-07 Hewlett-Packard Development Company, L.P. Metal-insulator transition latch
KR101634191B1 (ko) 2011-10-28 2016-07-08 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 금속-절연체 상전이 플립-플롭
US9589623B2 (en) 2012-01-30 2017-03-07 Hewlett Packard Enterprise Development Lp Word shift static random access memory (WS-SRAM)
US9431074B2 (en) 2012-03-02 2016-08-30 Hewlett Packard Enterprise Development Lp Shiftable memory supporting bimodal storage
US9542307B2 (en) 2012-03-02 2017-01-10 Hewlett Packard Enterprise Development Lp Shiftable memory defragmentation
US8819376B2 (en) 2012-04-23 2014-08-26 Hewlett-Packard Development Company, L. P. Merging arrays using shiftable memory
CN104246892B (zh) 2012-07-10 2017-04-12 慧与发展有限责任合伙企业 列表排序静态随机存取存储器
RU2634227C2 (ru) * 2016-03-23 2017-10-24 Борис Иванович Крыжановский Способ хранения и использования двоичной информации

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3586523T2 (de) * 1984-10-17 1993-01-07 Fujitsu Ltd Halbleiterspeicheranordnung mit einer seriellen dateneingangs- und ausgangsschaltung.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960036312A (ko) * 1995-03-06 1996-10-28 에릭 피. 헤르만 시프트 레지스터

Also Published As

Publication number Publication date
KR910001532B1 (ko) 1991-03-15
US4845670A (en) 1989-07-04
JPH0754638B2 (ja) 1995-06-07
JPS62192098A (ja) 1987-08-22

Similar Documents

Publication Publication Date Title
KR870008315A (ko) 시프트레지스터를 사용한 메모리장치
US5237209A (en) Bipolar voltage doubler circuit
KR880011799A (ko) 데이터출력 버퍼회로 및 전위변동 감축방법
KR920008768A (ko) 반도체기억장치
KR920022285A (ko) 출력 버퍼 회로
KR880002184A (ko) 테스트 회로를 갖는 반도체 장치
KR880008342A (ko) 반도체 집적회로
KR930009432B1 (ko) 디지탈/아나로그 변환기용 전류소자
KR870006724A (ko) 스위칭 회로
KR970031341A (ko) 클록신호에 의하여 제어되는 레벨변환회로(level conversion circuit controlled by colck signal)
KR870009238A (ko) 고전압검출회로
KR900013523A (ko) 반도체 기억장치
KR890005992A (ko) 상보신호 출력회로
KR920015385A (ko) 쌍방향 입출력단자용 바운더리 스캔셀
KR870009528A (ko) 버퍼회로
KR860009420A (ko) 내부회로의 동작모드 스위칭 기능을 갖는 반도체 집적회로
KR890010903A (ko) 고집적도 메모리용 모드 선택회로
KR920005474A (ko) 위상 시프트된 클럭 신호 발생 장치
EP0176255A2 (en) Phase modulated pulse logic for gallium arsenide
RU2103831C1 (ru) Устройство коммутации широкополосных сигналов
KR890007430A (ko) 반도체 장치의 출력회로
KR890010922A (ko) Dc 테스트 기능을 갖춘 반도체 집적회로
KR940010532A (ko) 인터페이스회로
KR880014748A (ko) 전류 발생회로
KR960012016A (ko) 신호 변환 장치를 갖고 있는 어드레스 입력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040310

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee