KR930009432B1 - 디지탈/아나로그 변환기용 전류소자 - Google Patents

디지탈/아나로그 변환기용 전류소자 Download PDF

Info

Publication number
KR930009432B1
KR930009432B1 KR1019910025763A KR910025763A KR930009432B1 KR 930009432 B1 KR930009432 B1 KR 930009432B1 KR 1019910025763 A KR1019910025763 A KR 1019910025763A KR 910025763 A KR910025763 A KR 910025763A KR 930009432 B1 KR930009432 B1 KR 930009432B1
Authority
KR
South Korea
Prior art keywords
type mos
mos transistor
current
input signal
mos transistors
Prior art date
Application number
KR1019910025763A
Other languages
English (en)
Other versions
KR930015369A (ko
Inventor
차권호
권오봉
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019910025763A priority Critical patent/KR930009432B1/ko
Priority to US07/998,050 priority patent/US5331322A/en
Priority to TW081110544A priority patent/TW251398B/zh
Publication of KR930015369A publication Critical patent/KR930015369A/ko
Application granted granted Critical
Publication of KR930009432B1 publication Critical patent/KR930009432B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches

Abstract

내용 없음.

Description

디지탈/아나로그 변환기용 전류소자
제 1 도는 종래의 디지탈/아나로그 변환기용 전류소자의 회로도.
제 2 도는 종래의 디지탈/아나로그 변환기용 전류소자의 회로도.
제 3 도는 본 발명의 디지탈/아나로그 변환기용 전류소자의 회로도.
* 도면의 주요부분에 대한 부호의 설명
M1-M3, M5, M6 : P형 모스 트랜지스터
M4, M7, M8 : N형 모스 트랜지스터
본 발명은 디지탈 신호를 아나로그 신호로 변환하는 변환기에 있어서 전류스위치원의 역할을 하는 전류 소자에 관한 것이다.
디지탈 신호를 아나로그 신호로 변환하는 디지탈/아나로그 변환기는 디지탈 신호를 일정한 신호의 집단으로 분리하여 디지탈 신호값에 해당하는 출력전류를 생성하기 위한 부분과 상기 디지탈 값에 따라 최적화된 출력전류를 생성하는 부분으로 구성된다.
전류 스위칭소자의 전류 스위칭소자의 형태에 따른 디지탈/아나로그 변환기의 주요 동작 특성을 살펴보면 다음과 같다.
A . 선형성(Linearity) : 전류 스위칭 소자의 대칭적 스위칭 동작에 의해 좌우되며, 또한 전류원의 출력 임피던스에 영향을 받게 된다. 여기서, 대칭적 스위칭동작은 전류원간의 매칭에 영향을 받게 되므로 차동형의 전류소자가 이에 적합하다.
B. 글리치(Glitch) : 전류소자원의 온,오프를 결정하는 디지탈 입력신호와 불완전한 동기에 의해 좌우되는데, 이는 각 전류 소자원에 도달하게 되는 디지탈 입력신호를 생성하는 디코딩회로와 관련되며, 차동형 전류 스위치소자의 비대칭적인 스위칭이 발생하게 된다. 이를 위해 차동형을 구성하는 인버터의 성능을 고려해야 한다.
C. 동작속도 : 전류 스위치소자의 동작속도는 출력노드에서의 부유 커패시터에 영향을 받게 되는데, 이의 영향을 줄이기 위하여 공통 소스 부유 커패시턴스를 최소화하여 스위칭회복시간을 최소화하여야 한다.
제 1 도는 종래의 디지탈/아나로그 변환기의 기본이 되는 전류 스위치 원의 역할을 하는 전류소자의 회로도를 도시한 것이다.
종래의 전류소자는 3개의 P형 모스 트랜지스터(M1-M3)으로 구성하였는데, 소오스 단자에 전원전압(Vdd)이 인가되는 P형 모스 트랜지스터(M1)의 게이트 단자에는 전압(Vcmp)가 인가되고, 드레인 단자는 P형 모스 트랜지스터(M2, M3)의 소오스 단자에 접속되며, 디지탈입력신호(Di)와 기준전압(Vref)이 각각 게이트 단자에 인가되는 모스 트랜지스터(M2, M3)의 드레인 단자는 각각 접지(GND) 및 출력단(I)에 접속되도록 구성되었다.
종래의 전류소자는 모스 트랜지스터(M1)의 게이트에 공급되는 기준전압(Vcmp)에 따라 전류소자의 출력전류량(Iout)이 결정되고, 모스 트랜지스터(M2)의 게이트에는 전류 소자의 출력의 온,오프를 결정하는 디지탈 입력(Di)이 들어오며, 게이트에 일정한 기준전압(Vref)이 인가되는 모스 트랜지스터(M3)는 상기 모스 트랜지스터(M2)와 결합하여 출력 스위칭을 돕는 역할을 한다.
그러나, 상기한 바와같은 구성을 갖는 전류소자는, 여러 전류 스위치 소자들이 동시에 사용되는 구조에서는 각 전류 스위치소자의 온,오프 매칭이 용이하지 않게 되므로, 선형성등과 같은 동작 특성에 영향을 미치게 된다.
제 2 도는 종래의 디지탈/아나로그 변환기용 전류소자의 회로도를 도시한 것이다.
제 2 도의 전류소자는 제 1 도의 구성에서와 같이 3개의 P형 모스 트랜지스터(M1-M3) 및 하나의 인버터(IN1)로 구성되었다.
종래의 전류소자는 소오스 단자에 전원전압(Vdd)이 인가되는 모스 트랜지스터(M1)의 게이트단자에는 기준전압(Vref)이 인가되며, 드레인 단자는 모스 트랜지스터(M2, M3)의 소오스 단자에 접속되며, 게이트 단자에 디지탈 입력신호(Di) 및 반전 디지탈 입력신호가 각각 인가되는 모스 트랜지스터(M2, M3)의 드레인 단자로는 각각 반전출력신호 및 출력신호, (Iout)가 각각 출력되도록 구성되었다.
제 2 도의 종래의 전류소자는 제 1 도에서와 같이 출력신호(Iout)를 출력하는 모스 트랜지스터(M3)의 게이트 단자에 일정한 기준전압(Vref)를 인가하는 대신에, 모스 트랜지스터(M2)의 게이트에 인가되는 디지탈 입력신호(Di)를 인버터(IN1)를 통해 반전시켜 인가함으로써 모스 트랜지스터(M2, M3)의 스위칭 동작이 대칭되도록 하는 방식인데, 이런 방식을 차동형 방식이라 하자.
이러한 차동형의 구조를 갖는 디지탈 변환기에서는 모스 트랜지스터(M2, M3)의 대칭 동작이 중요하다. 제 2 도의 전류소자는 모스 트랜지스터(M3)의 게이트 단자에 인가되는 디지탈 입력신호(Di)를 반전시키기 위하여 인버터(IN1)를 사용하게 되는데, 모스 트랜지스터(M2, M3)가 완전히 대칭적으로 동작하기 위해서는 인버터(IN1)의 데이타 입력시간과 출력시간간에 지연차가 없어야 한다.
그러나, 인버터(IN1)의 입, 출력시간간에 지연차가 없도록 조절하는 것은 상당히 어려운 문제점이 있었다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 완전한 대칭동작이 수행되며, 설계가 용이한 디지탈/아나로그 변환기용 전류소자를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 전류공급형 P형 모스 트랜지스터(M1) 및 대칭적인 동작을 하는 P형 모스 트랜지스터(M2-M3)로 구성된 전류소자에 있어서, 디지탈 입력신호(Di)가 각각 게이트 단자에 인가되고 소오스 단자가 각각 전원단자(Vdd) 및 접지단자(GND)에 접속된 P형 및 N형 모스 트랜지스터(M5, M4)로 구성된 인버팅 수단 및 게이트단자에 디지탈 입력신호(Di)가 인가되고 소오스단자에 전원전압(Vdd)이 인가되는 N형 모스 트랜지스터(M7) 및 디지탈 입력 신호(Di)와 상기 제 1 인버팅 수단의 출력신호가 각각 게이트 단자에 인가되는 P형 및 N형 모스 트랜지스터(M6, M8)로 구성된 트랜스미션 수단으로 이루어져서, 상기 인버팅 수단 및 트랜스미션 수단의 출력신호가 각각 상기 P형 모스 트랜지스터(M2, M3)의 게이트 단자에 인가되도록 구성된 디지탈/아나로그 변환기용 전류소자를 제공한다.
이하 본 발명의 실시예를 첨부 도면에 의거하여 상세히 설명한다.
제 3 도는 본 발명의 디지탈/아나로그 변환기용 전류소자의 회로도를 도시한 것이다.
제 3 도에 도시되어 있는 바와같이, 본 발명의 디지탈/아나로그 변환기용 전류소자는 제 1 도 및 제 2 도에 도시된 바와같은 3개의 P형 모스 트랜지스터(M1-M3)로된 전류 소자동작을 하기 위한 기본 구성이며, P형 및 N형 모스 트랜지스터(M4-M8)는 상기 전류소자의 동작성능을 향상시키기 위한 부가적인 구성으로 이루어졌다.
본 발명의 전류소자는 기본동작용 P형 모스 트랜지스터(M1-M3)와, 디지탈 입력신호(Di)가 각각 게이트 단자에 인가되고 소오스 단자가 각각 전원단자(Vdd) 및 접지단자(GND)에 접속된 P형 및 N형 모스 트랜지스터(M5, M4)로 구성된 인버팅 수단 및 게이트단자에 디지탈 입력신호(Di)가 인가되고 소오스단자에 전원전압(Vdd)이 인가되는 N형 모스 트랜지스터(N7) 및 디지탈 입력신호(Di)와 상기 제 1 인버팅 수단의 출력신호가 각각 게이트 단자에 인가되는 P형 및 N형 모스 트랜지스터(M6, M8)로 구성된 트랜스미션 수단으로 이루어져서, 상기 인버팅 수단 및 트랜스미션 수단의 출력신호가 각각 P형 모스 트랜지스터(M2, M3)의 게이트 단자에 인가되도록 구성하였다.
상기한 바와같은 구성을 갖는 제 3 도의 디지탈/아나로그 변환기용 전류소자는 모스 트랜지스터(M1)에 의해 생성된 전류가 모스 트랜지스터(M2, M3)의 게이트에 인가되는 디지탈 입력신호(Di)에 따라 출력전류(Iout)로 공급되는데, 이러한 동작을 상세히 설명하면 다음과 같다.
먼저, 기본적인 전류소자의 동작을 하는 P형 모스 트랜지스터(M1)의 게이트의 기준 바이어스 전압이 되는 기준전압(Vref)에 따라 출력되는 전류의 풀 스케일(Full scale)량이 결정된다.
이때, 디지탈 입력신호(Di)가 하이상태일 경우에는 N형 모스 트랜지스터(M4)가 온되고 P형 모스 트랜지스터(M5)가 오프되어 입력신호(Di)는 반전되고, 반전된 로우상태의 신호가 P형 모스 트랜지스터(M2)의 게이트 단자에 인가되므로 모스 트랜지스터(M2)는 온된다.
따라서, 모스 트랜지스터(M1, M2)는 포화영역으로 들어가고, 출력 임피던스가 높은 캐스케이드 전류원(Cascade current source)을 구성한다.
이와 동시에, 하이 상태의 디지탈 입력신호(Di)에 의해 P형 모스트랜지스터(M6)가 오프되고 N형 모스 트랜지스터(M7)가 온된다. 그러므로, 하이상태의 신호가 P형 모스 트랜지스터(M3)에 인가되어 트랜지스터(M3)는 오프되게 된다.
즉, 출력의 온, 오프를 결정하는 모스 트랜지스터(M2, M3)는 본 발명의 구조에의해 대칭적인 동작이 가능하게 된다.
다음, 디지탈 입력신호(Di)가 로우상태인 경우에는, N형 모스 트랜지스터(M4)가 오프되고 P형 모스 트랜지스터(M5)가 온되어 입력신호(Di)가 반전되고, 따라서 하이상태의 신호가 P형 모스 트랜지스터(M2)의 게이트단자에 인가되므로 모스 트랜지스터(M2)는 오프된다.
이와 동시에, 로우상태의 입력신호(Di)에 의해 P형 모스 트랜지스터(M6)는 온되고 N형 모스 트랜지스터(M7)는 오프되며, 따라서 P형 모스 트랜지스터(M3)의 게이트에는 로우상태의 신호가 인가되므로 P형 모스 트랜지스터(M3)가 온되고, 이에 따라 모스 트랜지스터(M1, M3)는 포화영역으로 들어가게 된다.
이때, 모스 트랜지스터(M8)는 인버팅 수단의 출력신호 즉, 반전된 디지탈 입력신호(Di)를 전달받아 이미 온상태에 들어간 모스 트랜지스터(M3)의 게이트에 전압을 전달하여 모스 트랜지스터(M3)를 확실하게 온되도록 하는 역할을 한다.
이 경우에 있어서도, 상기 설명한 바와 마찬가지로 하이상태의 디지탈 입력신호(Di)가 인가될 때와 마찬가지로 모스 트랜지스터(M2, M3)가 대칭적으로 동작하게 된다.
본 발명의 전류소자 회로를 설계하는 경우, 각각의 모스 트랜지스터의 크기는 다음과 같다.
먼저, P형 모스 트랜지스터(M1)는 안정적인 전류를 공급하기 위하여 충분히 큰 크기로 설계하며, 대칭적인 스위칭동작을 하는 P형 모스 트랜지스터(M2, M3)는 셀의 스위칭동안의 방전과 피이드스루(Feedthrough)의 영향을 줄이기 위하여 최소의 채널길이를 갖도록 설계하여야 하고, 모스 트랜지스터(M4-M8)는 모스 트랜지스터(M2, M3)의 게이트 노드의 확산 용량을 줄이기 위하여 작은 크기로 설계하여야 한다.
본 발명의 전류 스위치소자는 이의 온, 오프를 결정하는 디지탈 입력 주변을 주변부가회로를 통하여 제 2 도의 모스 트랜지스터(M2, M3)에 대칭적인 신호가 거의 같은 시간에 도달하도록 하여 차동형의 장점을 살리면서도 이에 비해 보다 대칭적인 동작을 하며, 설계가 용이하다.
상기한 바와같은 본 발명의 디지탈/아나로그 변환기용 전류소자에 의하면, 고속의 디지탈/아나로그 변환기를 구현할 수 있으며, 또한 이러한 변환기가 포함된 시스템에로의 활용도 가능하다.

Claims (1)

  1. 전류공급용 P형 모스 트랜지스터(M1) 및 대칭적인 동작을 하는 P형 모스 트랜지스터(M2-M3)로 구성된 전류소자에 있어서, 디지탈 입력신호(Di)가 각각 게이트 단자에 인가되고 소오스 단자가 각각 전원단자(Vdd) 및 접지단자(GND)에 접속된 P형 및 N형 모스 트랜지스터(M5, M4)로 구성된 인버팅 수단 및 게이트단자에 디지탈 입력신호(Di)가 인가되고 소오스단자에 전원전압(Vdd)이 인가되는 N형 모스 트랜지스터(M7) 및 디지탈 입력신호(Di)와 상기 제 1 인버팅 수단의 출력신호가 각각 게이트 단자에 인가되는 P형 및 N형 모스 트랜지스터(M6, M8)로 구성된 트랜스미션 수단으로 이루어져서, 상기 인버팅 수단 및 트랜스미션 수단의 출력신호가 각각 상기 P형 모스 트랜지스터(M2, M3)의 게이트단자에 인가되도록 구성되어지는 것을 특징으로 하는 디지탈/아나로그 변환기용 전류소자.
KR1019910025763A 1991-12-31 1991-12-31 디지탈/아나로그 변환기용 전류소자 KR930009432B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910025763A KR930009432B1 (ko) 1991-12-31 1991-12-31 디지탈/아나로그 변환기용 전류소자
US07/998,050 US5331322A (en) 1991-12-31 1992-12-29 Current cell for digital-to-analog converter
TW081110544A TW251398B (ko) 1991-12-31 1992-12-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025763A KR930009432B1 (ko) 1991-12-31 1991-12-31 디지탈/아나로그 변환기용 전류소자

Publications (2)

Publication Number Publication Date
KR930015369A KR930015369A (ko) 1993-07-24
KR930009432B1 true KR930009432B1 (ko) 1993-10-04

Family

ID=19327244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025763A KR930009432B1 (ko) 1991-12-31 1991-12-31 디지탈/아나로그 변환기용 전류소자

Country Status (3)

Country Link
US (1) US5331322A (ko)
KR (1) KR930009432B1 (ko)
TW (1) TW251398B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450084A (en) * 1993-08-12 1995-09-12 Analog Devices, Incorporated D/A converter with differential switching circuit providing symmetrical switching
US5442352A (en) * 1994-01-14 1995-08-15 Motorola, Inc. Linear attenuator for current-mode digital-to-analog converter (DAC) or the like
US5452014A (en) * 1994-03-21 1995-09-19 Hewlett-Packard Company Video dac rise time control and supply noise suppression
US5745064A (en) * 1994-10-25 1998-04-28 Matsushita Electric Industrial Co., Ltd. D/A conversion device having multiple D/A converters with substantially equal voltages supplied thereto
JPH08149011A (ja) * 1994-11-18 1996-06-07 Mitsubishi Electric Corp 電流加算型ディジタル／アナログ変換器
JP2861843B2 (ja) * 1994-12-28 1999-02-24 日本電気株式会社 Ｄ／ａ変換装置
US5592166A (en) * 1995-06-02 1997-01-07 Advanced Micro Devices Inc. High speed CMOS D/A converter for wave synthesis in network
US5600321A (en) * 1995-06-07 1997-02-04 Advanced Micro Devices Inc. High speed, low power CMOS D/A converter for wave synthesis in network
US6160507A (en) * 1996-05-13 2000-12-12 Texas Instruments Incorporated Current bit cell and switched current network formed of such cells
US5798723A (en) * 1996-07-19 1998-08-25 National Semiconductor Corporation Accurate and precise current matching for low voltage CMOS digital to analog converters
US5945851A (en) * 1997-12-09 1999-08-31 Industrial Technology Research Institute Current source apparatus with bias switches
TW395096B (en) * 1998-08-13 2000-06-21 Winbond Electronics Corp Current switching circuit applying in a digital-to-analog converter and the method thereof
JP3209967B2 (ja) * 1998-11-04 2001-09-17 沖電気工業株式会社 電流セル及びこれを用いたディジタル／アナログ変換器
DE19933488A1 (de) * 1999-07-16 2000-11-16 Siemens Ag Stufe für einen Digital-Analog-Wandler
JP3494366B2 (ja) * 2000-08-04 2004-02-09 松下電器産業株式会社 Ｄａ変換器
KR100549872B1 (ko) * 2003-12-10 2006-02-06 삼성전자주식회사 차동 스위칭 회로 및 디지털 아날로그 변환기
US20060176198A1 (en) * 2005-02-08 2006-08-10 Noqsi Aerospace Ltd Digitization of video and other time bounded signals
KR100945873B1 (ko) * 2007-12-27 2010-03-05 주식회사 동부하이텍 디지털-아날로그 변환기에서의 전류 셀 회로
JP6511867B2 (ja) * 2015-03-03 2019-05-15 株式会社デンソー Ｄ／ａ変換回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384274A (en) * 1979-06-22 1983-05-17 American Microsystems, Inc. Current mirror digital to analog converter
DE2939455C2 (de) * 1979-09-28 1983-11-17 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in diesen entsprechende Analog-Signale, mit einem R-2R-Kettennetzwerk
EP0053193B1 (de) * 1980-11-27 1985-04-17 Deutsche ITT Industries GmbH Monolithisch integrierbares R-2R-Netzwerk
US4725813A (en) * 1985-04-22 1988-02-16 Nec Corporation MOS type circuit device
JPH0716163B2 (ja) * 1988-12-02 1995-02-22 三菱電機株式会社 冗長２進ｄ／ａ変換器およびそれを用いた冗長２進信号処理装置
US5148164A (en) * 1990-04-23 1992-09-15 Mitsubishi Denki Kabushiki Kaisha Current generating device for complementarily generating two currents of different magnitudes in response to one-bit data

Also Published As

Publication number Publication date
TW251398B (ko) 1995-07-11
KR930015369A (ko) 1993-07-24
US5331322A (en) 1994-07-19

Similar Documents

Publication Publication Date Title
KR930009432B1 (ko) 디지탈/아나로그 변환기용 전류소자
US4508983A (en) MOS Analog switch driven by complementary, minimally skewed clock signals
KR0153245B1 (ko) 프로그래머블 지연회로
US4649293A (en) Clocked comparator
US4922140A (en) CMOS/NMOS integrated circuit with supply voltage delay variation compensation
US4667178A (en) Digital to analog converter
US4581545A (en) Schmitt trigger circuit
EP0601935B1 (en) Controlled delay circuit
US4523107A (en) Switched capacitor comparator
US4864159A (en) ECL to CMOS transition amplifier
KR920000177A (ko) 반도체 집적회로장치
JPH0629826A (ja) レベル変換回路
JPH0325091B2 (ko)
US4705965A (en) Interference free D-type flip-flop
EP0200501A2 (en) Transition detector circuits
KR930004351B1 (ko) 레벨 변환회로
US5406142A (en) Level shifting low to high supply voltage interface circuit
EP0720300B1 (en) Digital/analog (D/A) converting device with unit current generating circuit having differential switching and reference voltage generating circuits
US4603264A (en) Schmitt trigger circuit with stable operation
KR950008957B1 (ko) 디지탈/아날로그 변환회로
JP2591981B2 (ja) アナログ電圧比較器
US5136293A (en) Differential current source type d/a converter
KR900003565B1 (ko) 부스(booth) 변환회로
JP2541244B2 (ja) クロック発生回路
JPH0766727A (ja) 電界効果トランジスタで構成されるアナログ信号のサンプリング回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee