RU2634227C2 - Способ хранения и использования двоичной информации - Google Patents

Способ хранения и использования двоичной информации Download PDF

Info

Publication number
RU2634227C2
RU2634227C2 RU2016110475A RU2016110475A RU2634227C2 RU 2634227 C2 RU2634227 C2 RU 2634227C2 RU 2016110475 A RU2016110475 A RU 2016110475A RU 2016110475 A RU2016110475 A RU 2016110475A RU 2634227 C2 RU2634227 C2 RU 2634227C2
Authority
RU
Russia
Prior art keywords
code
information
signal
shifts
control unit
Prior art date
Application number
RU2016110475A
Other languages
English (en)
Other versions
RU2016110475A (ru
Inventor
Борис Иванович Крыжановский
Original Assignee
Борис Иванович Крыжановский
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Борис Иванович Крыжановский filed Critical Борис Иванович Крыжановский
Priority to RU2016110475A priority Critical patent/RU2634227C2/ru
Publication of RU2016110475A publication Critical patent/RU2016110475A/ru
Application granted granted Critical
Publication of RU2634227C2 publication Critical patent/RU2634227C2/ru

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C21/00—Digital stores in which the information circulates continuously

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

Изобретение относится к области информатики и вычислительной техники и может быть использовано в качестве запоминающего устройства. Техническим результатом является обеспечение возможности оперативного запоминания и считывания произвольной n-разрядной информации. Способ содержит этапы, на которых записывают код исходного состояния комбинаторного запоминающего устройства (КЗУ), назначают направление сдвигов влево или вправо, а на дополнительном входе сумматора по модулю два назначают постоянно логический ноль или логическую единицу, при считывании из КЗУ конкретного кода одновременно с сигналом «обращение» в качестве адреса подают на вход блока управления (БУ) КЗУ и далее на счетчик чтения соответствующий код числа сдвигов, которое под управлением БУ при наличии сигнала «обращение» отсчитывается счетчиком чтения и осуществляется на CP, по завершении сдвигов БУ выдает сигнал «считывание», по которому с выходов CP считывают нужную информацию, затем БУ устанавливает в исходное состояние CP и элементы памяти для очередного считывания, для записи в КЗУ одновременно с сигналом «обращение» выдают в КЗУ код записываемой информации, БУ определяет адрес хранения этой информации, в качестве которого определяется число сдвигов CP из его исходного состояния с помощью счетчика записи, осуществляют сравнение кода записываемой информации с кодом CP, при отсутствии равенства модифицируют показание CP на один сдвиг и прибавляют единицу на счетчик записи до тех пор, пока не произойдет сравнение, являющееся завершением процесса записи информации, после чего БУ выдает в качестве адреса записанной информации код соответствующего числа сдвигов CP с выхода счетчика записи и одновременно с этим сигнал «запись». 1 ил.

Description

Изобретение относится к областям информатики и вычислительной техники и может быть использовано в качестве универсального запоминающего устройства.
Известен способ хранения и использования информации, описанный в изобретении «Запоминающее устройство» (см. патент на изобретение №1805500 по МПК G11C 19/00 от 06.04.1990 г.), характеризующийся применением комбинаторного запоминающего устройства (КЗУ), базирующегося на n-разрядном двоичном генераторе из сдвигового регистра (CP) и сумматора по модулю два, охваченных управляемыми обратными связями, вариант которых перед обращением к КЗУ назначают такой, чтобы среди генерируемых на выходах CP кодов были необходимые для пользователя коды.
Наиболее близким по технической сущности к заявляемому изобретению является способ, описанный в брошюре [Б.И. Крыжановский «Электронное колесо», М., «Знание», «Радиоэлектроника и связь», №5, 1991 г., рис. 10, стр. 25-27], характеризующийся применением комбинаторного запоминающего устройства (КЗУ), базирующегося на n-разрядном двоичном генераторе из сдвигового регистра (CP) и сумматора по модулю два, охваченных управляемыми обратными связями, вариант которых перед обращением к КЗУ назначают такой, чтобы среди генерируемых на выходах CP кодов были необходимые для пользователя коды, кроме того, для однозначного кодового взаимодействия с КЗУ на CP записывают код его исходного состояния и назначают направление сдвигов влево или вправо, а на дополнительном входе сумматора по модулю два назначают четное или нечетное суммирование, при необходимости считать из КЗУ конкретный код информации пользователь одновременно с сигналом «обращение» в качестве адреса подает на вход блока управления (БУ) КЗУ и далее на счетчик чтения соответствующий код числа сдвигов, которое под управлением БУ при наличии сигнала «обращение» отсчитывается и осуществляется на CP, по завершении сдвигов БУ выдает пользователю сигнал «считывание», по которому пользователь с выходов CP считывает нужную ему информацию, а затем БУ устанавливает в исходное состояние CP и свои элементы памяти для очередного считывания любого очередного кода информации.
Недостатком известных способов является невозможность оперативного запоминания произвольной n-разрядной информации.
Техническим результатом и целью настоящего изобретения является расширение функциональных возможностей известных способов, путем дополнительного обеспечения возможности оперативного запоминания и считывания произвольной n-разрядной информации.
Указанные технический результат и цель достигаются тем, что способ хранения и использования двоичной информации, характеризующийся применением комбинаторного запоминающего устройства (КЗУ), базирующегося на n-разрядном двоичном генераторе из сдвигового регистра (CP) и сумматора по модулю два, охваченных управляемыми обратными связями, вариант которых перед обращением к КЗУ назначают такой, чтобы среди генерируемых на выходах CP кодов были необходимые для пользователя коды, кроме того, для однозначного кодового взаимодействия с КЗУ на CP записывают код его исходного состояния и назначают направление сдвигов влево или вправо, а на дополнительном входе сумматора по модулю два назначают четное или нечетное суммирование, при необходимости считать из КЗУ конкретный код информации пользователь одновременно с сигналом «обращение» в качестве адреса подает на вход блока управления (БУ) КЗУ и далее на счетчик чтения соответствующий код числа сдвигов, которое под управлением БУ при наличии сигнала «обращение» отсчитывается и осуществляется на CP, по завершении сдвигов БУ выдает пользователю сигнал «считывание», по которому пользователь с выходов CP считывает нужную ему информацию, а затем БУ устанавливает в исходное состояние CP и свои элементы памяти для очередного считывания любого очередного кода информации, а также тем, что для записи в КЗУ оперативной произвольной n-разрядной двоичной информации пользователь одновременно с сигналом «обращение» выдает в КЗУ код записываемой информации, на основании чего БУ определяет адрес хранения этой информации, в качестве которого определяется с помощью счетчика записи число сдвигов CP из его исходного состояния, для этого осуществляют сравнение записываемой информации с кодом CP, при отсутствии сравнения модифицируют показание CP на один сдвиг и прибавляют единицу на счетчик числа сдвигов при записи (счетчик записи) до тех пор, пока не произойдет сравнение, являющееся завершением процесса записи информации, после чего БУ выдаете выхода счетчика записи пользователю в качестве адреса записанной информации код соответствующего числа сдвигов CP и одновременно с этим сигнал «запись», далее БУ устанавливает в исходное состояние КЗУ для осуществления очередной записи информации.
На фиг. 1 представлена структурная схема, поясняющая сущность заявленного способа.
На фиг. 1 показаны счетчик 1 чтения, первый элемент (эл) ИЛИ 2, эл НЕ 3, первый эл И 4, второй эл ИЛИ 5, триггер 6 чтения, второй и третий эл И 7 и 8, регистр 9 режима, первая задержка 10, электронное колесо 11 со сдвиговым регистром (CP) 12, сумматором 13 по модулю два, группой 14 эл И и группой 15 информационных выходов, блок 16 управления, вход 17 записи кода управления, вход 18 «сброса» устройства, выход 19 «считывание», группа 20 входов «Адрес чтение/режим», вход 21 «обращение», а также эл, обеспечивающие режим записи: регистр (Рг) 22 информации, схема сравнения (СхСр) 23, триггер 24 записи, счетчик 25 записи, четвертый и пятый элементы И 26 и 27, третий и четвертый эл ИЛИ 28 и 29, группа 30 входов записываемой информации, вход 31 сигнала записи информации, выход 32 сигнала «Адрес записи», группа 33 выходов кода адреса записанной информации и вторая задержка 34.
На фиг. 1 не показаны не имеющие принципиального значения в рамках рассматриваемого способа элементы и связи электропитания. Подробное описание электронного колеса 11 и его электрическая принципиальная схема приведены в указанной выше брошюре.
Способ осуществляется следующим образом.
Комбинаторная сущность способа состоит в том, что в КЗУ ни какая информация (ни постоянная, ни оперативная) не записывается, а при необходимости она (именно та, которая нужна пользователю) воспроизводится с помощью электронного колеса (ЭК). При этом и при чтении и при записи информации важное значение имеет режим работы (генерации) ЭК, который устанавливают после сигнала «сброс» 18 через входы 17 и 20 и регистр 9 режима (фиг. 1) и который определяет сочетание используемых обратных связей, охватывающих CP 12 и сумматор 13 по модулю два с помощью группы 14 эл И, направление сдвига и четность кодирования, а также исходное состояние CP 12, например, в простейшем случае - нулевое. От этого зависит полином кодирования или, говоря проще, - какая будет генерироваться двоичная последовательность, в т.ч. - вырожденные (в цепочке генерируемых кодов присутствуют не все возможные коды) и невырожденные (присутствуют все 2n кодов, где n - разрядность CP 12). При изощренном пользователе, стремящемся к высокоэффективному использованию КЗУ (повышение скорости обмена и т.д.) применяют и чередуют несколько различных режимов, в т.ч. - и с вырожденной генерацией. В простейшем случае достаточно одного режима, генерирующего все возможные коды, что допустимо в рамках данного изобретения, обеспечивающего и чтение и запись информации, например, режима, генерирующего следующую цепочку кодов в 6-разрядном ЭК 11 (CP 12), работающем при варианте обратных связей (ВОС)=6,5 разряды, ЧЕТ, ЛЕВ:
000000 - исходное состояние (далее после первого сдвига и т.д.)
1. 000001 17. 010011 33. 001001 49. 001101
2. 000010 18.100111 34. 010010 50. 011010
3. 000100 19. 001111 35.100101 51. 110101
4. 001000 20. 011110 36. 001011 52. 101010
5. 010000 21. 111101 37. 010110 53. 010101
6. 100001 22. 111010 38. 101101 54. 101011
7. 000011 23.110100 39.011011 55. 010111
8. 000110 24. 101000 40. 110111 56. 101111
9. 001100 25. 010001 41. 101110 57.011111
10. 011000 26. 100011 42. 011101 58. 111111
11. 110001 27. 000111 43. 111011 59.111110
12. 100010 28. 001110 44. 110110 60. 111100
13. 000101 29. 011100 45. 001100 61. 111000
14. 001010 30. 111001 46. 011001 62. 110000
15. 010100 31. 110010 47. 110011 63.100000
16. 101001 32. 100100 48. 100110 64. 000001 - начало нового цикла
Способ чтения
Пусть, например, указанный выше режим работы ЭК 11 уже установлен (через входы 20 и 17). Режим может не меняться длительное время, а может изменяться перед каждым обращением к КЗУ.
Итак, опираясь на факт присутствия в генерируемой кодовой цепочке всех возможных кодов, каждый из которых формируется в строго определенном месте этой цепочки после соответствующего синхротакта, задавая в качестве адреса чтения через вход 20 на счетчике 1 чтения (фиг. 1) соответствующий код числа синхротактов (сдвигов CP 12), с помощью блока 16 управления после поступления сигнала «обращение» 21 (в данной реализации в виде последовательности синхротактов) этот счетчик в разрешающем стробе триггера 6 отсчитает заданное число синхротактов. Одновременно с этим в том же стробе через эл И 8 и вход «С» ЭК 11 CP 12 совершит точно такое же число сдвигов, например, 6, в результате чего на информационном выходе 15 будет сформирован требуемый пользователю код 100001 (см. цепочку кодов). В завершении процедуры считывания данного кода при исчерпывающем.нулевом значении счетчика 1 с разрешения эл ИЛИ 2 и НЕ 3 и И 4 через выход 19 пользователю будет выдан сигнал «считывание» для того, чтобы он считал требуемый ему код с информационного выхода 15, а через эл ИЛИ 5 устанавливается в исходное состояние триггер 6. Аналогично считываются любые другие коды, имеющиеся в указанной выше генерируемой цепочке кодов.
Способ записи
Установка режима работы ЭК 11 осуществляется как и при чтении.
Для записи в КЗУ оперативной произвольной n-разрядной двоичной информации пользователь одновременно с сигналом 21 «обращение» выдает в КЗУ на регистр 22 информации через входы 30 код записываемой по сигналу 31 информации, на основании чего БУ 16 определяет адрес хранения этой информации, в качестве которого определяется число сдвигов CP 12 из его исходного состояния. Для этого осуществляют на схеме сравнения (СхСр) 23 сравнение кода записываемой информации, находящемся на регистре 22 информации с кодом CP 12, при отсутствии сравнения модифицируют показание CP 12 на один сдвиг и прибавляют единицу на счетчик 25 числа сдвигов при записи (счетчик записи) до тех пор, пока не произойдет сравнение, являющееся завершением процесса записи информации, после чего БУ 16 выдает с выхода счетчика 25 через выход 33 пользователю в качестве адреса записанной информации код соответствующего числа сдвигов CP 12 и одновременно с этим сигнал 32 «запись», далее БУ устанавливает в исходное состояние КЗУ для осуществления очередной записи информации, а также - считывания ее, которое одинаково для постоянной и оперативной информации.

Claims (1)

  1. Способ хранения и использования двоичной информации, характеризующийся применением комбинаторного запоминающего устройства (КЗУ), базирующегося на n-разрядном двоичном генераторе из сдвигового регистра (CP) и сумматора по модулю два, охваченных управляемыми обратными связями, вариант которых перед обращением к КЗУ назначают такой, чтобы среди генерируемых на выходах CP кодов были необходимые для пользователя коды, кроме того, для однозначного кодового взаимодействия с КЗУ на CP записывают код его исходного состояния и назначают направление сдвигов влево или вправо, а на дополнительном входе сумматора по модулю два назначают постоянно логический ноль или логическую единицу, при необходимости считать из КЗУ конкретный код информации пользователь одновременно с сигналом «обращение» в качестве адреса подает на вход блока управления (БУ) КЗУ и далее на счетчик чтения соответствующий код числа сдвигов, которое под управлением БУ при наличии сигнала «обращение» отсчитывается счетчиком чтения и осуществляется на CP, по завершении сдвигов БУ выдает пользователю сигнал «считывание», по которому пользователь с выходов CP считывает нужную ему информацию, а затем БУ устанавливает в исходное состояние CP и свои элементы памяти для очередного считывания любого очередного кода информации, отличающийся тем, что для записи в КЗУ оперативной произвольной n-разрядной двоичной информации пользователь одновременно с сигналом «обращение» выдает в КЗУ код записываемой информации, на основании чего БУ определяет адрес хранения этой информации, в качестве которого определяется число сдвигов CP из его исходного состояния с помощью счетчика записи, для этого осуществляют сравнение кода записываемой информации с кодом CP, при отсутствии равенства модифицируют показание CP на один сдвиг и прибавляют единицу на счетчик записи до тех пор, пока не произойдет сравнение, являющееся завершением процесса записи информации, после чего БУ выдает пользователю в качестве адреса записанной информации код соответствующего числа сдвигов CP с выхода счетчика записи и одновременно с этим сигнал «запись», далее БУ устанавливает в исходное состояние КЗУ для осуществления очередной записи информации.
RU2016110475A 2016-03-23 2016-03-23 Способ хранения и использования двоичной информации RU2634227C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016110475A RU2634227C2 (ru) 2016-03-23 2016-03-23 Способ хранения и использования двоичной информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016110475A RU2634227C2 (ru) 2016-03-23 2016-03-23 Способ хранения и использования двоичной информации

Publications (2)

Publication Number Publication Date
RU2016110475A RU2016110475A (ru) 2017-09-26
RU2634227C2 true RU2634227C2 (ru) 2017-10-24

Family

ID=59931031

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016110475A RU2634227C2 (ru) 2016-03-23 2016-03-23 Способ хранения и использования двоичной информации

Country Status (1)

Country Link
RU (1) RU2634227C2 (ru)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845670A (en) * 1986-02-18 1989-07-04 Matsushita Electronics Corporation Memory device using shift-register
RU34769U1 (ru) * 2003-08-22 2003-12-10 Открытое акционерное общество "Московский научно-исследовательский институт приборной автоматики" Устройство генерации заданных кодов
US7093084B1 (en) * 2002-12-03 2006-08-15 Altera Corporation Memory implementations of shift registers
US20140304467A1 (en) * 2011-10-27 2014-10-09 Matthew D. Pickett Shiftable memory employing ring registers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845670A (en) * 1986-02-18 1989-07-04 Matsushita Electronics Corporation Memory device using shift-register
US7093084B1 (en) * 2002-12-03 2006-08-15 Altera Corporation Memory implementations of shift registers
RU34769U1 (ru) * 2003-08-22 2003-12-10 Открытое акционерное общество "Московский научно-исследовательский институт приборной автоматики" Устройство генерации заданных кодов
US20140304467A1 (en) * 2011-10-27 2014-10-09 Matthew D. Pickett Shiftable memory employing ring registers

Also Published As

Publication number Publication date
RU2016110475A (ru) 2017-09-26

Similar Documents

Publication Publication Date Title
US11294640B2 (en) Random number generator
JP5813380B2 (ja) 半導体記憶装置
JP5913560B2 (ja) 低密度パリティチェック符号を使用する符号化および復号技法
TW201007737A (en) Method for page and block based scrambling in non-volatile memory
Yaakobi et al. Multiple error-correcting WOM-codes
WO2016060932A1 (en) Cryptographic hashing circuitry having improved scheduling efficiency
US9158500B2 (en) Device and method for processing data including generating a pseudo random number sequence
JPS5958558A (ja) 並列周期的冗長チエツク回路
CN102096609A (zh) 可编程循环冗余校验(crc)计算的指令集架构
WO2018205633A1 (zh) 循环冗余校验电路及其方法、装置以及芯片、电子设备
CN112800491B (zh) 具有数据安全机构的设备及其操作方法
US8732436B2 (en) Device for storing data by utilizing pseudorandom number sequence
Tseng et al. ReRAM-based pseudo-true random number generator With high throughput and unpredictability characteristics
RU2634227C2 (ru) Способ хранения и использования двоичной информации
EP2899639A1 (en) Nonvolatile memory and electronic device
US7865807B2 (en) Multi-valued check symbol calculation in error detection and correction
CN116170161B (zh) 基于铁电晶体管阵列的物理不可克隆函数电路及其应用
CN110287716B (zh) 数据存储方法及装置
US9424442B2 (en) Nonvolatile memory and electronic device
CN112466364B (zh) 存储器装置、写入方法以及读取方法
US6346896B1 (en) Decoding apparatus and method for deinterleaving data
JP2015019276A (ja) 記憶装置、ｃｒｃ生成装置およびｃｒｃ生成方法
CN102543182A (zh) 随机化电路、存储器控制单元、存储器、通信系统及方法
US11237800B2 (en) Time-shifted seed for random number generator
CN117955629A (zh) Dna存储中的加密编码方法、装置、电子设备及存储介质