CN112800491B - 具有数据安全机构的设备及其操作方法 - Google Patents

具有数据安全机构的设备及其操作方法 Download PDF

Info

Publication number
CN112800491B
CN112800491B CN202010826100.5A CN202010826100A CN112800491B CN 112800491 B CN112800491 B CN 112800491B CN 202010826100 A CN202010826100 A CN 202010826100A CN 112800491 B CN112800491 B CN 112800491B
Authority
CN
China
Prior art keywords
data
encoding
memory
encoded data
target data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010826100.5A
Other languages
English (en)
Other versions
CN112800491A (zh
Inventor
B·K·多兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112800491A publication Critical patent/CN112800491A/zh
Application granted granted Critical
Publication of CN112800491B publication Critical patent/CN112800491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2942—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30134—Register stacks; shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/34—Encoding or coding, e.g. Huffman coding or error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案涉及具有数据安全机构的设备及其操作方法。本发明描述与数据存储相关的方法、设备及系统。将旨在用于存储的数据与加扰密钥一起传达到存储器装置。使用所述加扰密钥对目标数据进行编码，并将所述经编码数据存储在所述存储器装置处。为进行读取操作，提供所述经编码数据而不是所述目标数据，且根据所述加扰密钥在所述存储器装置外部恢复所述目标数据。

Description

具有数据安全机构的设备及其操作方法
技术领域
所揭示实施例涉及设备，且确切来说涉及具有数据安全机构的设备及其操作方法。
背景技术
设备(例如处理器、存储器系统及/或其它电子设备)可包含经配置以存储及/或过程信息的一或多个半导体电路。举例来说，所述设备可包含存储器装置，例如易失性存储器装置、非易失性存储器装置或组合装置。例如动态随机存取存储器(DRAM)等存储器装置可利用电能来存储及存取数据。因此，包含主机的系统(例如，一或多个处理器及/或操作系统)可将数据写入到存储器装置及/或从所述存储器装置读取所存储数据。
发明内容
根据本发明的实施例，提供一种设备，所述设备包括：至少一个数据垫，其经配置以从主机接收初始数据，所述初始数据包含目标数据及加扰密钥；编码机构，其耦合到所述至少一个数据垫且经配置以基于根据所接收的所述加扰密钥对所接收的所述目标数据进行编码来产生经编码数据；及存储器阵列，其包含多个存储器单元，所述存储器阵列耦合到所述编码机构且经配置以存储所述经编码数据。
根据本发明的实施例，提供一种操作设备的方法，所述方法包括：从主机接收包含目标数据及加扰密钥的初始数据；基于根据所接收的所述加扰密钥对所接收的所述目标数据进行编码来产生经编码数据；及存储所述经编码数据。
根据本发明的实施例，提供一种设备，所述设备包括：主机；及存储器装置，其耦合到所述主机且经配置以：从所述主机接收包含目标数据及加扰密钥的初始数据，其中所述初始数据对应于针对所述目标数据的写入操作；基于根据所接收的所述加扰密钥对所接收的所述目标数据进行编码来产生经编码数据；且存储所述经编码数据。
附图说明
图1是根据本发明技术的实施例的设备的框图。
图2是根据本发明技术的实施例的另一设备的框图。
图3是图解说明操作根据本发明技术的实施例的设备的实例性方法的流程图。
图4是包含根据本发明技术的实施例的设备的系统的示意图。
具体实施方式
如下文更详细地描述，本文中所揭示的技术涉及例如用于计算系统、存储器系统、具有存储器装置的系统的设备、用于使所存储数据安全的相关方法等。设备(例如，存储器装置及/或包含存储器装置的系统)可从主机(例如处理器、存储器控制器)及/或在主机上实施的操作系统接收初始数据。在一些实施例中，初始数据(例如，写入突发)可包含位于初始数据中的预定部分处(例如，在写入突发开始部分及/或结束部分处)的加扰密钥。设备中可使用编码机构，例如经配置以根据预定方程式及/或过程对目标数据进行加扰、重新排序及/或改变以基于所接收初始数据产生经编码数据的电路。在一些实施例中，编码机构可包含用于根据加扰密钥来编码或改变初始数据内的目标写入数据的异或(XOR)及/或线性反馈移位寄存器(LFSR)。因此，存储器装置可产生并存储经编码数据而不是最初所接收的目标数据。在一些实施例中，存储器装置可在产生经编码数据之后弃置(例如，不存储及/或擦除)加扰密钥。
随后，在接收到针对初始数据的读取命令时，存储器装置可提供经编码数据而不是初始目标数据。主机可在发送初始数据之后跟踪原始目标数据的对应加扰密钥(例如，根据预定型式、对应数据存储位置)。在从存储器装置接收到经编码数据时，主机可使用加扰密钥对经编码数据进行解码以恢复并读取原始目标数据。
以前，非法活动(例如非法侵入、窃听等)发生在硬件层以上的级别。举例来说，黑客试图经由基于软件的方法(例如，通过复制/窃取密码、使用软件工具(例如，计算机蠕虫)等)在未经授权情况下存取地址中所存储的数据。然而，最近发现的活动利用较低级别(例如，在装置/组件级别上)交换来在未经授权情况下存取设备/数据。举例来说，耦合到设备的一些窃听装置可经配置以监听在主机与存储器装置之间交换的数据。此外，一些非法装置/应用可经配置以在对应的主机静默(例如，处于休眠状态中)时向存储器装置发送命令及/或从存储器装置存取信息。
如下文进一步详细地描述，本发明技术的实施例通过在一端处(例如，在主机以外及/或在存储器装置处)对数据进行编码来提供额外保护以抵抗非法活动。因此，从主机发送到存储器装置的初始写入数据与从存储器传回到主机的读取数据可能是不同的。因此，可在未经授权情况下存取存储器装置中所存储的数据的窃听装置/应用由于编码而仍将无法恢复初始目标数据。此外，非法装置、应用及/或各方将无法将所写入数据与读取数据匹配，从而扰乱任何未经授权的型式检测或逆向工程。
图1是根据本发明技术的实施例的设备100的框图。设备100(例如，计算装置/系统、存储器系统及/或基于其它半导体的数字设备)可包含与一或多个存储器装置104交互的主机102。主机102的一些实例可包含处理器、中央处理单元(CPU)、协处理器、单芯片系统、专用存储器控制器、其它控制电路、或其组合。此外，主机102可包含软件，例如经由处理器、CPU等实施的操作系统。
在设备100操作期间，主机102可与存储器装置104交互以存储及/或存取数据。存储器装置104可包含易失性存储器装置、非易失性(NV)存储器装置及/或混合式存储器装置。存储器装置104的一些实例可包含高速缓冲存储器、RAM(例如DRAM、NV RAM等)、磁性数据存储装置及/或快闪装置。
举说明性实例，主机102可通过将初始数据110(例如，写入突发数据)发送到存储器装置104来写入数据。初始数据110可包含旨在存储及/或经由读取命令进行后续存取的目标数据112。目标数据112可对应于地址，主机102可利用所述地址来进行与目标数据112相关联的后续读取操作。在一些实施例中，初始数据110可包含对目标数据112进行加密相关联的一或多个加扰密钥114及/或编码选择116。在一些实施例中，加扰密钥114可包含经配置以用于对目标数据112进行加密的一或多个数位值。在一些实施例中，编码选择116可包含经配置以识别多个可用加密方案/电路中的一者的选择值或地址。
主机102可包含及/或利用密钥跟踪存储器120以维持/更新跟踪配置文件122。在一些实施例中，密钥跟踪存储器120包含位于主机102本机处的存储器(例如，高速缓冲存储器)或外部存储器装置(例如，DRAM)。在一些实施例中，密钥跟踪存储器120可被实施为可由主机102存取的虚拟存储器。在一些实施例中，跟踪存储器120可与存储器装置104分离/不同。跟踪配置文件122可包含用于根据对应目标数据112产生及/或跟踪加扰密钥114的机制。在一些实施例中，主机102可例如经由随机数产生器动态地产生加扰密钥114，使得每一过程可以不同方式使对应存储器安全。在一些实施例中，跟踪配置文件122可基于存储器内的区。举例来说，跟踪配置文件122可以是将唯一加扰密钥114连结到预定区的查找表。主机102可经配置以针对预定存储器区中的每一者控制/发出唯一密钥。在一些实施例中，跟踪配置文件122可针对特定存储器区及/或地址实时地产生、选择及/或分配加扰密钥114。主机102可将加扰密钥114及对应分配存储在密钥跟踪存储器120中。主机102可维持跟踪配置文件122，且根据与写入操作相关联或触发写入操作的过程识别符及/或存储器地址跟踪加扰密钥114。类似地，主机102可跟踪上文所描述的编码选择116。
初始数据110可由存储器装置104接收。存储器装置104可包含经配置以基于对目标数据112进行改变/加密来产生经编码数据142的编码机构140。在一些实施例中，编码机构140可包含经配置以根据一或多个预定编码方案改变或重新布置输入数据的电路系统。举例来说，编码机构140可包含基于XOR的电路及/或基于LFSR的电路，所述基于XOR的电路及/或基于LFSR的电路经配置以基于根据加扰密钥114对目标数据112进行加密来产生经编码数据142。存储器装置104可存储所产生经编码数据142而不是目标数据112，且弃置(例如，不保存及/或擦除)目标数据112及/或加扰密钥114。
在一些实施例中，存储器装置104可包含经配置以实施多个不同编码方案的编码机构140。编码机构140可经配置以根据编码选择116选择并实施编码方案中的一者。举例来说，所述编码机构140可经配置以基于XOR方案或LFSR方案进行编码。主机102(例如，其中的模式寄存器组(MRS))可经由编码选择116选择并规定可用编码方案中的一者，例如XOR方案。因此，存储器装置104可从主机102接收编码选择116(例如，经由初始数据110)。存储器装置104及/或编码机构140可选择并实施与编码选择116对应的编码方案。在一些实施例中，编码方案可针对每一存储器区预定。在其它实施例中，可跨越存储器装置104的所有区实施预定编码方案。
在一些实施例中，举说明性实例，主机102可利用每一写入突发(例如，初始数据110)发送加扰密钥114。加扰密钥114可用于修改写入到存储器装置104的数据(例如，目标数据112)。在接收到数据及加扰密钥114之后，存储器装置104可基于根据加扰密钥114及编码机构140修改目标数据112来产生经编码数据142。响应于读取，存储器装置104可将经编码数据142(而不是目标数据112)发送回到主机102，且主机102可对经编码数据142进行解码以恢复目标数据112。因此，主机102及/或存储器装置104提供可例如与常规密钥防护相比以减小的复杂性使存储器装置104内的数据安全。此外，传回经编码数据142及/或在主机102处对经编码数据142进行解码的编码机构140为系统构建者及/或操作系统提供控制以定制存储器内容的保护。
在一些实施例中，与其它常规数据操控分离地及/或除其它常规数据操控之外，还可实施编码机构140，例如循环冗余检验(CRC)机构。举例来说，由于常规CRC机构不更改存储器中所存储的信息，因此可在编码机构140之前(例如，在存储在存储器装置104中之前)及/或在解码之后(例如，在主机102处恢复目标数据112之后)实施CRC机构。目标数据112可包含CRC数据，且存储器装置104可基于对其中具有CRC数据的目标数据112进行编码来产生经编码数据142。在一些实施例中，除任何错误校正码(ECC)实施方案之外还可实施编码机构140。举例来说，在利用ECC(例如，NAND应用)的系统中，可在ECC引擎之前实施编码机构140。换句话说，数据可经由ECC校正且然后被进行编码再进行存储，且可首先对数据进行解码且然后加以校正以供读取。在其它实施例中，可在ECC引擎之后实施编码机构140。
图2是根据本发明技术的实施例的设备200(例如，包含三维集成(3DI)装置或裸片堆叠封装的半导体裸片组合件)的框图。举例来说，设备200可包含图1的存储器装置104，例如包含一或多个裸片/芯片的DRAM或者DRAM的一部分。
设备200可包含存储器单元阵列，例如存储器阵列250。存储器阵列250可包含多个库(例如，库0到15)，且每一库可包含多个字线(WL)、多个位线(BL)及布置在字线与位线的交叉点处的多个存储器单元。存储器单元可包含任何若干种不同存储器媒体类型中的一种，包含电容式、磁阻式、铁电、相变等。字线WL的选择可由行解码器240执行，且位线BL的选择可由列解码器245执行。读出放大器(SAMP)可经提供以用于对应位线BL且连接到至少一个相应的局部I/O线对(LIOT/B)，局部I/O线对继而可经由传送门(TG)耦合到至少相应的一个主I/O线对(MIOT/B)，经由传送门可用作交换机。可基于来自解码器电路系统的控制信号操作读出放大器及传送门，解码器电路系统可包含存储器阵列250的命令解码器215、行解码器240、列解码器245、任何控制电路系统或其任何组合。存储器阵列250也可包含板线及用于管理其操作的对应电路系统。
设备200可采用包含命令端子及地址端子的多个外部端子，命令端子及地址端子分别耦合到命令总线及地址总线以接收命令信号(CMD)及地址信号(ADDR)。设备200可进一步包含：芯片选择端子，其用以接收芯片选择信号(CS)；时钟端子，其用以接收时钟信号CK及CKF；数据时钟端子，其用以接收数据时钟信号WCK及WCKF；数据端子DQ、RDQS、DBI及DMI；电力供应端子VDD、VSS及VDDQ。
命令端子及地址端子可被从外部供应地址信号及库地址信号(图2中未展示)。将供应到地址端子的地址信号及库地址信号经由命令/地址输入电路205传送到地址解码器210。地址解码器210可接收地址信号且将经解码行地址信号(XADD)供应到行解码器240且将经解码列地址信号(YADD)供应到列解码器245。地址解码器210还可接收库地址信号且将库地址信号供应到行解码器240及列解码器245。
可向命令端子及地址端子供应来自存储器控制器及/或非法芯片组的命令信号(CMD)、地址信号(ADDR)及芯片选择信号(CS)。命令信号可表示来自存储器控制器的各种存储器命令(例如包含存取命令，所述存取命令可包含读取命令及写入命令)。芯片选择信号可用于选择设备200以对提供到命令端子及地址端子的命令及地址作出响应。当将作用芯片选择信号提供到设备200时，可对命令及地址进行解码，且可执行存储器操作。可经由命令/地址输入电路205将命令信号作为内部命令信号ICMD提供到命令解码器215。命令解码器215可包含用以解码内部命令信号ICMD以产生用于执行存储器操作的各种内部信号及命令(例如，用以选择字线的行命令信号及用以选择位线的列命令信号)的电路。命令解码器215可进一步包含用于跟踪各种计数或值的一或多个寄存器(例如，设备200所接收的刷新命令的计数或设备200执行的自刷新操作)。
读取数据可从存储器阵列250中的由行地址(例如，设置有激活命令的地址)及列地址(例如，设置有读取的地址)指定的存储器单元读取。命令解码器215可接收读取命令，命令解码器215可将内部命令提供到输入/输出电路260，使得可根据RDQS时钟信号经由读取/写入放大器255及输入/输出电路260从数据端子DQ、RDQS、DBI及DMI输出读取数据。可在由读取等待时间信息RL界定的时间处提供读取数据，所述读取等待时间信息RL可在设备200中(举例来说，在模式寄存器中(图2中未展示))编程。可鉴于CK时钟信号的时钟循环界定读取等待时间信息RL。举例来说，当提供相关联读取数据时，读取等待时间信息RL可以是在设备200接收到读取命令之后CK信号的若干个时钟循环。
可根据WCK及WCKF时钟信号将写入数据供应到数据端子DQ、DBI及DMI。命令解码器215可接收写入命令，命令解码器215可将内部命令提供到输入/输出电路260，使得写入数据可由输入/输出电路260中的数据接收器接收且经由输入/输出电路260及读取/写入放大器255供应到存储器阵列250。可将写入数据写入由行地址及列地址指定的存储器单元中。可在由写入等待时间WL信息界定的时间处将写入数据提供到数据端子。可在设备200中(举例来说，在模式寄存器中)编程写入等待时间WL信息。可鉴于CK时钟信号的时钟循环界定写入等待时间WL信息。举例来说，写入等待时间信息WL可以是在接收相关联写入数据时设备200接收到写入命令之后CK信号的若干个时钟循环。
在一些实施例中，设备200可包含编码机构262(例如，图1的编码机构140)。编码机构262可包含经配置以对写入数据进行(例如，图1的目标数据112)编码的电路系统。举例来说，编码机构262可包含可更新或改变写入数据的值的XOR、LFSR及/或其它电路系统。因此，编码机构262可产生图1的经编码数据142以用于存储而不是起初所接收的写入数据。在一些实施例中，编码机构262可根据其它数据(例如，加扰密钥114)改变写入数据。在一些实施例中，编码机构262可经配置以根据另一输入/命令(例如，图1的编码选择116)选择并实施一个或多个编码方案/电路。
出于说明目的，编码机构262被展示为与读取/写入放大器255及输入/输出电路260分离且位于读取/写入放大器255与输入/输出电路260之间。然而，应理解，编码机构262可具有不同配置。举例来说，编码机构262可集成或包含在读取/写入放大器255及/或输入/输出电路260内。
可向电力供应端子供应电力供应电势VDD及VSS。这些电力供应电势VDD及VSS可被供应到内部电压产生器电路270。内部电压产生器电路270可基于电力供应电势VDD及VSS产生各种内部电势VPP、VOD、VARY、VPERI等。内部电势VPP可用于行解码器240中，内部电势VOD及VARY可用于存储器阵列250中所包含的读出放大器中，且内部电势VPERI可用于诸多其它电路块中。
也可向电力供应端子供应电力供应电势VDDQ。可将电力供应电势VDDQ与电力供应电势VSS一起供应到输入/输出电路260。在本发明技术的实施例中，电力供应电势VDDQ可以是与电力供应电势VSS相同的电势。在本发明技术的另一实施例中，电力供应电势VDDQ可以是与电力供应电势VDD不同的电势。然而，可针对输入/输出电路260使用专用电力供应电势VDDQ，使得输入/输出电路260所产生的电力供应噪声不会传播到其它电路块。
可向时钟端子及数据时钟端子供应外部时钟信号及互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可供应到时钟输入电路220。CK信号与CKF信号可以是互补的，且WCK信号与WCKF信号也可以是互补的。互补的时钟信号可具有相反的时钟电平且同时在相反的时钟电平之间转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
时钟输入电路220中所包含的输入缓冲器可接收外部时钟信号。举例来说，当来自命令解码器215的时钟/启用信号启用时，输入缓冲器可接收时钟/启用信号。时钟输入电路220可接收外部时钟信号以产生内部时钟信号ICLK。内部时钟信号ICLK可供应到内部时钟电路230。内部时钟电路230可基于所接收的内部时钟信号ICLK及来自命令/地址输入电路205的时钟启用(图2中未展示)提供各种相位及频率受控内部时钟信号。举例来说，内部时钟电路230可包含接收内部时钟信号ICLK并将各种时钟信号提供到命令解码器215的时钟路径(图2中未展示)。内部时钟电路230可进一步提供输入/输出(IO)时钟信号。IO时钟信号可供应到输入/输出电路260且可用作时序信号以确定读取数据的输出时序及/或写入数据的输入时序。可以多个时钟频率提供IO时钟信号，使得可以不同数据速率从设备200输出数据及将数据输入到设备200。当期望高存储器速度时，可需要较高时钟频率。当期望较低功耗时，可需要较低时钟频率。内部时钟信号ICLK也可供应到时序产生器235且因此可产生各种内部时钟信号。
设备200可连接到能够利用存储器来暂时或永久地存储信息的若干个电子装置中的任一者或连接到其组件。举例来说，设备200的主机装置(例如，主机102)可以是计算装置，例如桌上型计算机或便携式计算机、服务器、手持式装置(例如，手机、平板计算机、数字读取器、数字媒体播放器)或其一些组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置可以是联网装置(例如，交换机、路由器等)或数字图像、音频及/或视频的记录器、车辆、电器、玩具或若干个其它产品中的任一者。在一个实施例中，主机装置可直接连接到设备200；但在其它实施例中，主机装置可间接连接到存储器装置(例如，经由联网连接或通过中间装置)。
图3是图解说明根据本发明技术的实施例的操作设备(例如，图1的设备100及/或图2的设备200)的实例性方法300的流程图。方法300可用于使写入到图1的存储器装置104/存储在图1的存储器装置104处的数据安全。方法300可包含在存储器装置104处对写入内容数据进行加密并响应于读取命令而提供经加密内容。可在图1的主机102处对经加密内容进行解码。
在框302处，主机102可为用于将内容(例如，图1的目标数据112)存储在存储器装置104处的写入操作确定图1的加扰密钥114。在一些实施例中，主机102可例如根据预定过程及/或经由随机数产生器动态地产生加扰密钥114。在一些实施例中，主机102可使用包含用于每一存储器区的预定密钥值的查找表来确定加扰密钥114。主机装置102可按照对应于包含写入地址(例如，逻辑地址)的区及/或起始过程的预定密钥值确定加扰密钥114。
在框304处，主机102可为写入操作将内容及密钥(例如，图1的初始数据110及/或写入突发数据)发送到存储器装置104。在一些实施例中，主机102可进一步跟踪所写入内容的密钥，如框306处所图解说明。举例来说，主机102可基于根据起始过程及/或写入地址存储加扰密钥114跟踪对应于目标数据112的加扰密钥114。在一些实施例中，查找表可对应于图1的跟踪配置文件122，因此根据对应于写入操作的存储器区跟踪加扰密钥114。在一些实施例中，主机102可以类似方式跟踪编码选择116。
在框312处，存储器装置104可接收主机102发送的内容及密钥。举例来说，存储器装置104可经由一或多个数据垫及/或输入/输出电路260接收初始数据110，初始数据110中空包含图1的目标数据112、加扰密钥114及/或编码选择116。在一些实施例中，存储器装置104可接收与用于写入及存储内容(例如，目标数据112)的写入突发/操作对应的初始数据110。
在框314处，存储器装置104可利用密钥对内容进行编码。举例来说，存储器装置104可使用图1的编码机构140来基于根据加扰密钥114对目标数据112进行编码产生图1的编码数据142。在一些实施例中，举例来说，编码机构140可经配置以实施XOR编码方案、LFSR编码方案及/或另一相对快速编码方案(即，相对于与写入操作相关联的持续时间)。在一些实施例中，如框314处所图解说明，存储器装置104(例如，编码机构140)可根据编码选择116选择多个编码方案中的一者。存储器装置104可基于实施选定编码方案产生经编码数据142。在产生经编码数据142之后，存储器装置104(例如，其中的编码机构140)可弃置目标数据112、加扰密钥114及/或编码选择116。
在一些实施例中，编码机构140及/或一个编码方案可适用于整个存储器装置104。在其它实施例中，每一编码机构140或编码方案可耦合到存储器装置104中的一或多个预定存储器区(例如，封装、裸片、库及/或地址群组)。
在框318处，存储器装置104可存储经编码内容。举例来说，存储器装置104可将经编码数据142存储在其中的存储器阵列(例如，图2的存储器阵列250)中。存储器装置104可在写入操作的结尾处存储经编码数据142，而不是存储与写入操作/突发对应的原始目标数据112。
可在稍后的时间经由读取操作存取所存储内容数据。在框322处，主机102可例如通过将读取命令及/或对应地址发送到存储器装置104起始读取操作以存取目标数据112。在框332处，存储器装置104可通过发送经编码内容实施读取操作。举例来说，存储器装置104可根据读取命令及/或与目标数据112对应的相关联地址存取经编码数据142。因此，在实施与目标数据11对应的读取操作时，存储器装置104可将所存取的经编码数据142而不是目标数据112提供到主机装置102。
在框324处，主机102可对于读取操作从存储器装置104接收经编码内容(例如，经编码数据142)。在框326处，主机102可存取与目标数据112对应的密钥(例如，加扰密钥114)。主机102可使用跟踪配置文件122存取加扰密钥114及/或编码选择116。举例来说，主机102可使用查找表根据与所写入内容相关联的地址(例如，存储器区)再次识别加扰密钥114。此外，主机102可根据过程识别符及/或地址存取跟踪配置文件122以检索加扰密钥114。在一些实施例中，主机102可以类似方式存取/检索与目标数据112/经编码内容相关联的编码选择116。
在框328处，主机102可基于使用所跟踪的加扰密钥114对经编码数据142进行解码来恢复内容。主机102可基于与编码机构140对应或互补的预定例程及/或电路系统对经编码数据142进行解码。主机102可将经编码数据142及所跟踪的加扰密钥114用作预定例程/电路系统的输入来恢复目标数据112。在一些实施例中，主机102可在输入经编码数据142及所跟踪的加扰密钥114之前使用跟踪编码选择116来选择解码方案。
基于在一端(例如，在存储器装置104处)对目标数据112进行编码且在另一端(例如，在主机102处)进行解码，所述设备可提供高且可定制的数据安全性。由于仅经授权装置/过程将获悉加扰密钥114及编码/解码方案，因此非法装置/过程将无法解码并存取所存储数据。此外，所述所发送的写入数据与所传回的读取数据之间的差异将进一步增大对安全机制实行逆向工程的困难。此外，加扰密钥114及/或编码选择116可使得系统构建者/设计者以最小的成本定制数据安全。
图4是包含根据本发明技术的实施例的设备的系统的示意图。上文参考图1到3所描述的前述设备(例如，存储器装置)中的任一者可并入到各种更大及/或更复杂系统的任一者中，所述系统的代表性实例是图4中示意性地展示的系统480。系统480可包含存储器装置400、电源482、驱动器484、处理器486、及/或其它子系统或组件488。存储器装置400可包含与上文参考图1到3所描述的设备的特征大体类似的特征，且可因此包含用于执行来自主机装置的直接读取请求的各种特征。所得系统480可执行各种各样的功能(例如记忆体存储、数据处理及/或其它适合的功能)中的任一者。因此，代表性系统480可包含但不限于手持式装置(例如，移动电话、平板计算机、数字读取器及数字音频播放器)、计算机、车辆、电器及其它产品。系统480的组件可装纳于单个单元中或(例如，通过通信网路)分布在多个互连的单元上。系统480的组件还可包含远程装置及各种各样的计算机可读媒体中的任一者。
依据前述内容，应了解，本文中已出于图解说明目的描述了本技术的具体实施例，但可在不背离本发明的情况下做出各种修改。另外，还可在其它实施例中组合或去除在特定实施例的上下文中所描述的新技术的某些方面。此外，尽管已在所述实施例的上下文中描述可与新技术的某些实施例相关联的优点，但其它实施例也可展现这些优点且并非所有实施例皆必须展现这些优点以归属于本技术的范围内。因此，本发明及相关联技术可囊括本文中未明确展示或描述的其它实施例。
在上文所图解说明的实施例中，在DRAM装置的上下文中描述了设备。然而，除DRAM装置之外或替代DRAM装置，根据本发明技术的其它实施例配置的设备还可包含其它类型的适合的存储媒体，例如包括NAND式或NOR式非易失性存储媒体(例如，NAND快闪存储器)、磁性存储媒体、相变存储媒体、铁电存储媒体等的装置。
本文中所使用的术语“处理”包含操控信号及数据，例如写入或编程、读取、擦除、刷新、调整或改变值、计算结果、执行指令、组译、传送及/或操控数据结构。术语数据结构包含布置成位、字或码字、块、文件、输入数据、系统产生数据(例如所计算或所产生的数据及程序数据)的信息。此外，本文中使用的术语“动态”阐述在对应装置、系统或实施例的操作、使用或部署期间及在运行制造商或第三方固件之后或同时发生的过程、功能、动作或实施方案。动态发生的过程、功能、动作或实施方案可在设计、制造及初始测试、设置或配置之后或继设计、制造及初始测试、设置或配置之后发生。
足够详细地描述以上实施例以使所属领域的技术人员能够制作及使用本发明。然而，相关领域的技术人员应理解，本技术可具有额外实施例，且可在无上文参考图1至4所描述的实施例的数个细节的情况下实践本技术。

Claims (24)

1.一种存储器装置，其包括：
至少一个数据垫，其与控制器耦合且经配置以从所述控制器接收初始数据，所述初始数据包含目标数据及加扰密钥；
编码机构，其耦合到所述至少一个数据垫且经配置以基于根据所接收的所述加扰密钥对所接收的所述目标数据进行编码来产生经编码数据；及
存储器阵列，其包含多个存储器单元，所述存储器阵列耦合到所述编码机构且经配置以存储所述经编码数据。
2.根据权利要求1所述的存储器装置，其中：
所述至少一个数据垫经配置以接收包括用于写入所述目标数据的写入突发的所述初始数据；且
所述存储器阵列经配置以存储所述经编码数据而不是与所述写入突发对应的所述目标数据。
3.根据权利要求1所述的存储器装置，其中：
所述存储器阵列经配置以为与所述目标数据对应的读取操作提供所述经编码数据；且
所述至少一个数据垫经配置以为所述读取操作发送所述经编码数据。
4.根据权利要求1所述的存储器装置，其中所述编码机构经配置以基于利用异或XOR编码方案根据所述加扰密钥来产生所述经编码数据。
5.根据权利要求1所述的存储器装置，其中所述编码机构经配置以基于利用线性反馈移位寄存器LFSR编码方案根据所述加扰密钥来产生所述经编码数据。
6.根据权利要求1所述的存储器装置，其中：
所述初始数据包含编码选择；且
所述编码机构经配置以选择多个编码方案中与所述编码选择对应的一者。
7.根据权利要求1所述的存储器装置，其中所述编码机构经配置以基于被指定用于存储所述经编码数据的存储器区产生所述经编码数据。
8.根据权利要求1所述的存储器装置，其中所述编码机构经配置以在产生所述经编码数据之后弃置所述目标数据及所述加扰密钥。
9.根据权利要求1所述的存储器装置，其中所述存储器装置是动态随机存取存储器DRAM。
10.一种操作存储器装置的方法，所述方法包括：
在所述存储器处，从控制器接收包含目标数据及加扰密钥的初始数据；
在所述存储器处，基于根据所接收的所述加扰密钥对所接收的所述目标数据进行编码来产生经编码数据；及
在所述存储器处，存储所述经编码数据。
11.根据权利要求10所述的方法，其中：
所述初始数据对应于用于写入所述目标数据的写入突发；且
存储所述经编码数据包含存储所述经编码数据而不是与所述写入突发对应的所述目标数据。
12.根据权利要求10述的方法，其进一步包括通过提供所述经编码数据实施与所述目标数据对应的读取操作。
13.根据权利要求10所述的方法，其中产生所述经编码数据包含基于异或XOR编码方案对所述目标数据进行编码。
14.根据权利要求10所述的方法，其中产生所述经编码数据包含基于线性反馈移位寄存器LFSR编码方案对所述目标数据进行编码。
15.根据权利要求10所述的方法，其中：
所述初始数据包含编码选择；且
产生所述经编码数据包含：
选择多个编码方案中与所述编码选择对应的一者，及
根据选定的所述编码方案对所述目标数据进行编码。
16.根据权利要求10所述的方法，其中产生所述经编码数据包含基于被指定用于存储所述经编码数据的存储器区对所述目标数据进行编码。
17.根据权利要求10所述的方法，其进一步包括在产生所述经编码数据之后弃置所述目标数据及所述加扰密钥。
18.根据权利要求10所述的方法，其中：
所述目标数据包含循环冗余检验CRC数据；且
产生所述经编码数据包含对其中具有所述CRC数据的所述目标数据进行编码。
19.根据权利要求10所述的方法，其中产生所述经编码数据包含在实施错误校正之前对所述目标数据进行编码。
20.一种存储器设备，其包括：
控制器；及
存储器装置，其耦合到所述控制器且经配置以：
从所述控制器接收包含目标数据及加扰密钥的初始数据，其中所述初始数据对应于针对所述目标数据的写入操作；
基于根据所接收的所述加扰密钥对所接收的所述目标数据进行编码来产生经编码数据；且
存储所述经编码数据。
21.根据权利要求20所述的存储器设备，其中所述控制器经配置以为所述写入操作动态地产生所述加扰密钥。
22.根据权利要求20所述的存储器设备，其中所述控制器经配置以跟踪与所述目标数据对应的所述加扰密钥。
23.根据权利要求22所述的存储器设备，其中所述控制器经配置以根据与所述写入操作对应的存储器区跟踪所述加扰密钥。
24.根据权利要求22所述的存储器设备，其中：
所述存储器装置经配置以为与所述目标数据对应的读取操作提供所述经编码数据；且
所述控制器经配置以：
对于所述读取操作，接收所述经编码数据；且
基于根据所跟踪的所述加扰密钥对所述经编码数据进行解码来恢复所述目标数据。
CN202010826100.5A 2019-11-14 2020-08-17 具有数据安全机构的设备及其操作方法 Active CN112800491B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/684,254 US11165444B2 (en) 2019-11-14 2019-11-14 Apparatus with a data security mechanism and methods for operating the same
US16/684,254 2019-11-14

Publications (2)

Publication Number Publication Date
CN112800491A CN112800491A (zh) 2021-05-14
CN112800491B true CN112800491B (zh) 2024-07-19

Family

ID=75806523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010826100.5A Active CN112800491B (zh) 2019-11-14 2020-08-17 具有数据安全机构的设备及其操作方法

Country Status (2)

Country Link
US (1) US11165444B2 (zh)
CN (1) CN112800491B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11695429B2 (en) * 2021-07-29 2023-07-04 Samsung Display Co., Ltd. Systems and methods for transition encoding with protected key
CN114679270B (zh) * 2022-05-25 2022-09-06 南湖实验室 一种基于隐私计算的数据跨域加解密方法
US12094550B2 (en) * 2022-08-11 2024-09-17 SanDisk Technologies, Inc. Fast search for leaky word line
US11967388B2 (en) 2022-08-11 2024-04-23 Western Digital Technologies, Inc. Stress test for grown bad blocks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149824B2 (en) * 2002-07-10 2006-12-12 Micron Technology, Inc. Dynamically setting burst length of memory device by applying signal to at least one external pin during a read or write transaction
US20130073790A1 (en) * 2011-09-16 2013-03-21 Avalanche Technology, Inc. Magnetic random access memory with burst access
US9459955B2 (en) * 2012-05-24 2016-10-04 Sandisk Technologies Llc System and method to scramble data based on a scramble key
US9129701B2 (en) * 2013-12-19 2015-09-08 Sandisk Technologies Inc. Asymmetric state detection for non-volatile storage
US9864654B2 (en) * 2015-09-21 2018-01-09 Sandisk Technologies Llc Detecting data indicated as being uncorrectable at a data storage device
US11113422B2 (en) * 2018-08-03 2021-09-07 Micron Technology, Inc. Data protection in computer processors
US11074198B2 (en) * 2018-09-18 2021-07-27 Micron Technology, Inc. Key management in computer processors

Also Published As

Publication number Publication date
CN112800491A (zh) 2021-05-14
US20210152190A1 (en) 2021-05-20
US11165444B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
CN112800491B (zh) 具有数据安全机构的设备及其操作方法
US11024367B2 (en) Memory with on-die data transfer
US11755412B2 (en) Semiconductor device with modified command and associated methods and systems
CN112997251A (zh) 具有行锤击地址锁存机构的设备
US12099639B2 (en) Semiconductor device with secure access key and associated methods and systems
US11694762B2 (en) Memory device with a memory repair mechanism and methods for operating the same
CN112287404B (zh) 具有安全机制的设备及其操作方法
US12105644B2 (en) Semiconductor device with secure access key and associated methods and systems
US11520711B2 (en) Semiconductor device with secure access key and associated methods and systems
US20220382628A1 (en) Semiconductor device with power-saving mode and associated methods and systems
CN112908396A (zh) 具有修复匹配机制的存储器装置及其操作方法
CN112420098A (zh) 使用降低的功率的存储器刷新操作
WO2020128547A1 (en) Method and device to ensure a secure memory access
US12100476B2 (en) Test mode security circuit
US20230409705A1 (en) Semiconductor memory device and method for generating message authentication code thereof
US20240345967A1 (en) Semiconductor device with secure access key and associated methods and systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant