CN112908396A - 具有修复匹配机制的存储器装置及其操作方法 - Google Patents

具有修复匹配机制的存储器装置及其操作方法 Download PDF

Info

Publication number
CN112908396A
CN112908396A CN202010944006.XA CN202010944006A CN112908396A CN 112908396 A CN112908396 A CN 112908396A CN 202010944006 A CN202010944006 A CN 202010944006A CN 112908396 A CN112908396 A CN 112908396A
Authority
CN
China
Prior art keywords
repair
address
plane
memory
locator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010944006.XA
Other languages
English (en)
Inventor
C·G·维杜威特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112908396A publication Critical patent/CN112908396A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本申请案涉及具有修复匹配机制的存储器装置及其操作方法。一种存储器装置包含用于存储修复地址及平面定位符的熔丝及锁存器。匹配电路基于所述平面定位符产生修复启用旗标，其中修复状态表示关于用修复平面上的冗余单元实施针对所述修复地址的全局替换的所述修复地址的启用、停用及/或未经使用设定。

Description

具有修复匹配机制的存储器装置及其操作方法
技术领域
所揭示实施例涉及装置，且特定来说涉及具有存储器修复匹配机制的半导体存储器装置及其操作方法。
背景技术
存储器装置可包含经配置以利用电能来存储及存取信息的半导体电路。存储器装置的一些实例包含例如动态随机存取存储器(DRAM)的易失性存储器装置、非易失性存储器装置或组合装置。
存储器装置通常包含阻止电能/信息被适当地存储及/或存取的缺陷。如此，一些存储器装置包含经配置以替换有缺陷存储电路的冗余存储电路(即，冗余存储器单元)。由于缺陷的数目及位置是不可预测的，因此通常针对最差情形情景设计存储器装置。换句话说，存储器装置通常包含比实际缺陷更多的冗余存储电路，由此留下数个未经使用的冗余存储电路。
发明内容
在一方面中，本发明针对一种设备，其包括：存储器阵列，所述存储器阵列包含：多个存储器平面，每一存储器平面具有多个存储器单元，及一或多个修复平面，每一修复平面具有经配置以替换所述存储器平面中的一者中的一组有缺陷存储器单元的多个冗余单元；一组地址锁存器，其经配置以锁存对应于所述一组有缺陷存储器单元的修复地址；一组定位符锁存器，其经配置以锁存识别所述存储器平面中全局修复所针对的所述一者的平面定位符；及匹配电路，其耦合到所述一组地址锁存器及所述一组定位符锁存器，所述匹配电路经配置以：基于将修复地址与用于操作的地址进行比较来产生地址比较结果；及基于所述平面定位符产生修复启用旗标，其中修复状态表示用于所述全局修复的启用、停用及/或未经使用设定；其中所述地址比较结果及所述修复启用旗标指示是否替代由用于所述操作的所述地址指示的存储器单元而存取所述修复平面中的一者中的冗余单元。
在另一方面中，本发明针对一种操作存储器装置的方法，所述存储器装置包含多个存储器单元及经配置以替换所述多个存储器单元中的一或多个有缺陷存储器单元的多个冗余单元，所述方法包括：获得表示所述一或多个有缺陷存储器单元的位置的修复地址；获得表示所述存储器阵列内包含所述一或多个有缺陷存储器单元的平面的平面定位符，其中所述多个存储器单元被分组成平面且所述冗余单元被分组成一或多个修复平面；基于所述平面定位符确定用于所述修复地址的启用状态；及根据所述启用状态实施全局修复。
在另一方面中，本发明针对一种制造存储器装置的方法，所述方法包括：提供存储器阵列，所述存储器阵列包含：(1)存储器平面，其各自具有多个存储器单元，及(2)一或多个修复平面，其各自包含经配置以替换所述多个存储器单元中的一组有缺陷存储器单元的多个冗余单元；提供包含用于每一修复的一组地址锁存器及一组定位符锁存器的锁存器，其中：所述一组地址锁存器经配置以存储表示所述一组有缺陷存储器单元在分段内的位置的修复地址，所述一组定位符锁存器经配置以存储表示全局替换所针对的平面的平面定位符；及将匹配电路连接到所述锁存器，其中所述匹配电路经配置以：确定所述修复地址是否匹配用于操作的地址，及基于所述平面定位符产生修复启用旗标，其中修复状态表示用于所述全局替换的启用、停用及/或未经使用设定。
附图说明
图1是根据本发明技术的实施例的实例存储器装置的框图。
图2是包含一组可修复存储器单元的实例存储器装置的部分框图。
图3A是根据本发明技术的实施例的图2的存储器装置的一部分的框图。
图3B是根据本发明技术的实施例的图2存储器装置的一部分的框图。
图4A是根据本发明技术的实施例的第一实例匹配电路的框图。
图4B是根据本发明技术的实施例的第一实例解码机制。
图5A是根据本发明技术的实施例的第二实例匹配电路的框图。
图5B是根据本发明技术的实施例的第二实例解码机制。
图6是图解说明根据本发明技术的实施例操作设备的实例方法的流程图。
图7是根据本发明技术的实施例包含设备的系统的示意图。
具体实施方式
如下文更详细描述，本文中所揭示技术涉及一种设备(例如存储器装置、存储器系统)、一种具有一或多个存储器装置的系统，及用于修复其中的存储器单元的方法。所述设备包含使用冗余存储器单元促进修复的匹配电路。举例来说，例如归因于用于全息随机存取存储器(HRAM)、双倍数据速率5(DDR5)存储器及/或低功率DDR4(LPDDR4)存储器的错误校正码(ECC)平面，匹配电路可为具有数目不是2的幂(例如，2、4、8、16等)的平面(例如，列平面)的设备实施全局列修复方案。
作为说明性实例，例如对于DDR5装置，每一全局列修复可修复17个列平面(CP)中的1个，此可需要五个经熔断CP地址位。五个位导致32次解码，即使仅需要17次解码。如下文详细地描述，设备及其中的匹配电路可经配置以利用其余CP解码来表示未经使用/经停用冗余资源(例如，冗余列)。因此，设备可以每每一修复时用较少电路组件(例如，启用熔丝、熔丝锁存器及/或XOR逻辑)来实施修复。与先前方法相比，可针对裸片上的每一列修复分段少用一个熔丝及少用一个锁存器来实施匹配电路。与一些方法相比，可针对一修复群组使用四个或更少额外逻辑门来实施匹配电路。然而，组件(例如，熔丝及/或锁存器)的数目的减少可大于额外逻辑门的数目，与常规装置相比，此导致组件的总体数目的减少。举例来说，与常规装置相比，可使用每裸片少于100个额外逻辑电路，同时将所需熔丝/锁存器的数目减少2000到2500来实施匹配电路。因此，下文所描述的设备可提供裸片大小节省，同时提供必需特征以从任何经烧断修复恢复到停用状态，例如以当冗余资源有缺陷或变得有缺陷时撤销修复。
图1是根据本发明技术的实施例的实例存储器装置100(例如，半导体裸片组合件，包含三维集成(3DI)装置或裸片堆叠封装)的框图。举例来说，存储器装置100可包含包含一或多个裸片/芯片的DRAM或其一部分。
存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个库(例如，库0到15)，且每一库可包含多个字线(WL)、多个位线(BL)及布置于字线与位线的交叉点处的多个存储器单元。存储器单元可包含若干种不同存储器媒体类型(包含电容性、磁阻、铁电、相变等等)中的任一者。对字线WL的选择可由行解码器140执行，且对位线BL的选择可由列解码器145执行。可为对应位线BL提供感测放大器(SAMP)且可将其连接到至少一个相应本地I/O线对(LIOT/B)，所述本地I/O线对(LIOT/B)继而可经由可用作开关的传送门(TG)耦合到至少一个相应主I/O线对(MIOT/B)。存储器阵列150还可包含板线及用于管理其操作的对应电路。
存储器装置100可采用多个外部端子，其包含分别耦合到命令总线及地址总线以接收命令信号(CMD)及地址信号(ADDR)的命令及地址端子。存储器装置100可进一步包含用以接收芯片选择信号(CS)的芯片选择端子、用以接收时钟信号CK及CKF的时钟端子、用以接收数据时钟信号WCK及WCKF的数据时钟端子、数据端子DQ、RDQS、DBI及DMI，电力供应端子VDD、VSS及VDDQ。
命令端子及地址端子可从外部供以地址信号及库地址信号(图1中未展示)。可经由命令/地址输入电路105将供应到地址端子的地址信号及库地址信号转移到地址解码器110。地址解码器110可接收地址信号，并将经解码行地址信号(XADD)供应到行解码器140且将经解码列地址信号(YADD)供应到列解码器145。地址解码器110还可接收库地址信号并将库地址信号供应到行解码器140及列解码器145两者。
命令及地址端子可从存储器控制器及/或邪恶芯片组(nefarious chipset)供以命令信号(CMD)、地址信号(ADDR)及芯片选择信号(CS)。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含可包含读取命令及写入命令的存取命令)。芯片选择信号可用于选择存储器装置100以响应于提供到命令及地址端子的命令及地址。当将有效芯片选择信号提供到存储器装置100时，可解码命令及地址并可执行存储器操作。命令信号可经由命令/地址输入电路105作为内部命令信号ICMD提供到命令解码器115。命令解码器115可包含用以解码内部命令信号ICMD以产生用于执行存储器操作的各种内部信号及命令(举例来说，用以选择字线的行命令信号及用以选择位线的列命令信号)的电路。命令解码器115可进一步包含用于追踪各种计数或值(例如，由存储器装置100接收的刷新命令或由存储器装置100执行的自刷新操作的计数)的一或多个寄存器。
可从存储器阵列150中由行地址(例如，具备有效命令的地址)及列地址(例如，具备读取的地址)指定的存储器单元读取读取数据。可由命令解码器115接收读取命令，所述命令解码器可将内部命令提供到输入/输出电路160，使得可根据RDQS时钟信号经由读取/写入放大器155及输入/输出电路160从数据端子DQ、RDQS、DBI及DMI输出读取数据。可在由可在存储器装置100中，举例来说，在模式寄存器(图1中未展示)中编程的读取延时信息RL定义的时间处提供读取数据。可依据CK时钟信号的时钟循环定义读取延时信息RL。举例来说，当提供相关联读取数据时，在由存储器装置100接收读取命令之后，读取延时信息RL可为CK信号的若干个时钟循环。
可根据WCK及WCKF时钟信号将写入数据供应到数据端子DQ、DBI及DMI。写入命令可由命令解码器115接收，所述命令解码器可将内部命令提供到输入/输出电路160，使得写入数据可由输入/输出电路160中的数据接收器接收并经由输入/输出电路160及读取/写入放大器155供应到存储器阵列150。写入数据可被写入由行地址及列地址指定的存储器单元中。可在由写入延时WL信息定义的时间处将写入数据提供到数据端子。写入延时WL信息可在存储器装置100中，举例来说，在模式寄存器中编程。写入延时WL信息可根据CK时钟信号的时钟循环来定义。举例来说，当接收相关联写入数据时，在由存储器装置100接收写入命令之后，写入延时信息WL可为CK信号的若干个时钟循环。
电力供应端子可供以电力供应电位VDD及VSS。这些电力供应电位VDD及VSS可被供应到内部电压产生器电路170。内部电压产生器电路170可基于电力供应电位VDD及VSS产生各种内部电位VPP、VOD、VARY、VPERI等等。内部电位VPP可用于行解码器140中，内部电位VOD及VARY可用于包含在存储器阵列150中的感测放大器中，且内部电位VPERI可用于许多其它电路块中。
电力供应端子还可供以电力供应电位VDDQ。电力供应电位VDDQ可与电力供应电位VSS一起供应到输入/输出电路160。在本发明技术的实施例中，电力供应电位VDDQ可为与电力供应电位VDD相同的电位。在本发明技术的另一实施例中，电力供应电位VDDQ可为与电力供应电位VDD不同的电位。然而，可将专用电力供应电位VDDQ用于输入/输出电路160使得由输入/输出电路160产生的电力供应噪声不传播到其它电路块。
时钟端子及数据时钟端子可供以外部时钟信号及互补外部时钟信号。可将外部时钟信号CK、CKF、WCK、WCKF供应到时钟输入电路120。CK与CKF信号可为互补的，且WCK与WCKF信号也可为互补的。互补时钟信号可具有相对时钟电平且同时在相对时钟电平之间转换。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转换为高时钟电平时，互补时钟信号从高时钟电平转换为低时钟电平，且当时钟信号从高时钟电平转换为低时钟电平时，互补时钟信号从低时钟电平转换为高时钟电平。
包含于时钟输入电路120中的输入缓冲器可接收外部时钟信号。举例来说，当被来自命令解码器115的时钟/启用信号启用时，输入缓冲器可接收时钟/启用信号。时钟输入电路120可接收外部时钟信号以产生内部时钟信号ICLK。可将内部时钟信号ICLK供应到内部时钟电路130。内部时钟电路130可基于来自命令/地址输入电路105的经接收内部时钟信号ICLK及时钟启用(图1中未展示)提供各种相位及频率控制的内部时钟信号。举例来说，内部时钟电路130可包含接收内部时钟信号ICLK并将各种时钟信号提供到命令解码器115的时钟路径(图1中未展示)。内部时钟电路130可进一步提供输入/输出(IO)时钟信号。IO时钟信号可被供应到输入/输出电路160且可用作时序信号以确定读取数据的输出时序及/或写入数据的输入时序。可在多个时钟频率处提供IO时钟信号，使得可以不同数据速率从存储器装置100输出数据或将数据输入到存储器装置100。当期望较高存储器速度时，可期望较高时钟频率。当期望较低电力消耗时，可期望较低时钟频率。还可将内部时钟信号ICLK供应到时序产生器135且因此可产生各种内部时钟信号。
存储器装置100可连接到能够将存储器用于信息的暂时或永久存储的若干个电子装置中的任一者或其组件。举例来说，存储器装置100的主机装置可为计算装置，例如，桌上型或便携式计算机、服务器、手持式装置(例如，移动电话、平板计算机、数字读取器、数字媒体播放器)或其一些组件(例如，中央处理单元、协同处理器、专用存储器控制器等)。主机装置可为联网装置(例如，交换器、路由器等)或数字图像、音频及/或视频的记录器、运载工具、器具、玩具或若干个其它产品中的任一者。在一个实施例中，主机装置可直接连接到存储器装置100；尽管在其它实施例，主机装置可间接连接到存储器装置(例如，经由联网连接或通过中间装置)。
存储器装置100可包含修复电路111，其可耦合到一或多个地址解码器，例如地址解码器110、行解码器140及/或列解码器145。修复电路111可经配置以修复存储单元中的缺陷。举例来说，修复电路111可用存储器阵列150中的冗余存储器单元来替换有缺陷存储器单元。如下文更详细描述，修复电路111可包含经配置以存储与有缺陷存储器单元相关联的位置信息(例如，地址及/或受影响域标识符)的熔丝及局部熔丝锁存器。修复电路111可进一步包含经配置以实施修复(例如，全局列修复)的匹配电路。在一些实施例中，修复电路111可利用寻址方案来规定及检测全局列修复、启用/停用及/或其它修复条件。因此，修复电路111可减少熔丝及/或锁存器(例如，与启用位相关联的熔丝/锁存器)，由此减少与修复、熔丝、锁存器等相关联的资源及/或装置占用面积。
存储器装置100可经配置以实施全局修复及/或区域修复。为了图解说明区域修复，图2是包含一组可修复存储器单元的存储器装置200的部分框图。存储器装置200包含耦合到存储器单元202及/或与存储器单元202构成整体，且经配置以修复/替换对应一组存储器单元202内(例如，存储器阵列的一部分内，例如相同平面内)的一或多个有缺陷单元204的修复电路。存储器单元202包含在存储器阵列的同一部分中经指定以替换有缺陷单元204的修复或冗余单元。换句话说，修复单元被配置为除非其用于替换有缺陷单元204，否则不在正常操作中利用的备用存储器单元。可与同一部分中的其它存储器单元202类似地将修复单元布置为行及列(例如，冗余行212及冗余列214)。
在替换有缺陷单元204中，存储器装置200可实施针对行、列及/或其中的区段的修复。对于行修复，存储器装置200可部署及利用冗余行212来替换包含有缺陷单元204的行。如在图2中所图解说明，存储器装置200可用冗余行RR0来替换其中含有有缺陷单元204的行R0。对于列修复，存储器装置200可部署及利用冗余列214来替换包含有缺陷单元204的列。如在图2中所图解说明，存储器装置200可用冗余列RC1来替换其中含有有缺陷单元204的列C0。
修复电路包含经配置以促进存储器单元替换的熔丝块。块中的每一者包含直接耦合(即，用一对一专用及固定电及功能连接)到冗余行或冗余列的一组熔丝锁存器。存储器装置200包含位于裸片上的熔丝阵列中的熔丝或非易失性存储器(未展示)。存储在熔丝阵列中的信息在初始化时广播并加载到每一库中的熔丝块中。
如在图2中所图解说明，熔丝块包含各自直接耦合到冗余行212中的一者的行熔丝块222，及各自直接耦合到冗余列214中的每一者的列熔丝块224。每一熔丝块经配置以存储包含有缺陷单元204的行/列的地址。举例来说，当使用冗余列来替换有缺陷列时，可编程用于对应冗余列的熔丝块(经由，例如，烧断/设定熔丝锁存器及/或相关联熔丝)以存储有缺陷列的地址，从而从存储器装置200的操作有效地移除有缺陷列。随后，使用冗余列代替经替换有缺陷列来存储及提供对数据的存取。
图3A是根据本发明技术的实施例的图1的存储器装置100的一部分的框图。举例来说，图3A图解说明图1的修复电路111、位置解码器(例如，图1的列解码器145)及/或存储器阵列150的一部分。在一些实施例中，修复电路111可包含耦合到匹配电路304的局部熔丝锁存器区302。局部熔丝锁存器区302可包含经配置以存储/锁存与修复相关联的位置信息(例如，地址)的熔丝锁存器及/或熔丝。如下文详细地描述，修复电路111可经配置以将熔丝及/或锁存器有效地指派给针对存储器阵列150的不同部分的修复。匹配电路304可包含经配置以选择对应于当前读取/写入操作的修复位置/地址并比较传入地址(例如，来自主机的读取或写入地址)与经锁存地址以进行任何匹配的电路。在一些实施例中，匹配电路304可包含用于每一冗余存储器分组(例如，用于每一冗余列或行)的选择电路、比较器电路。比较器电路304的输出可由位置解码器用于存取存储器平面310内的目标位置(例如，存储器阵列150的一部分，例如阵列中的一者内的区域)。
存储器阵列150可包含布置在一或多个平面中的存储器单元。每一平面可包含以交叉点架构组织的存储器单元，使得存储器单元可布置在如上文所描述的行及列的矩阵中。存储器装置100可包含存储器单元的多个垂直堆叠层。换句话说，根据交叉点架构组织的存储器单元的层可形成于彼此不同的高度处。垂直堆叠层可用于形成平面。举例来说，列平面可包含跨越不同高度/维度沿着平面或另一结构连接布置的一组列。
在一些实施例中，存储器装置100可包含一或多个修复平面315(例如，列平面)，所述一或多个修复平面包含专用于修复存储器平面310中的有缺陷存储器单元(例如，图2的有缺陷单元204)的冗余存储器314。换句话说，存储器装置100可包含组织成一或多个专用平面以替换其它平面中的存储器单元的冗余存储器314，而不是使存储器单元及修复单元在同一平面中。因此，修复可为使用一个平面中的修复单元来替换另一平面中的有缺陷单元的全局修复。举例来说，存储器装置100可通过将信息存储到修复平面而不是不同列平面或从修复平面而不是不同列平面存取信息来实施全局列修复。替代或除了平面中的每一者内的修复元件之外，修复还可使用修复平面315。
作为说明性实例，存储在熔丝中的信息(例如，与修复相关联的地址)可加载或锁存到局部熔丝锁存器区302中的对应锁存器中。因此，局部熔丝锁存器区302可存储修复地址322及平面定位符323。修复地址322中的每一者可包含原始存储器单元，例如包含一或多个有缺陷单元的列的地址。平面定位符323中的每一者可包含包含一或多个有缺陷单元的存储器平面(例如，列平面)的地址。存储器装置100可使用匹配电路304以在数据路径中交换来自修复平面315与修复完的主阵列平面(例如，有缺陷列平面)的存储器输入/输出(MIO)。
选择电路304可选择与对于当前读取/写入操作有效的存储器单元相关联的修复地址322中的一者(修复平面315中的一者上的对应冗余存储器)。使用列修复作为说明性实例，修复地址322可表示包含一或多个有缺陷单元的存储器列。匹配电路304可使用修复地址来确定读取或写入操作何时针对有缺陷存储器列。匹配电路304的部分可比较读取/写入列地址(RD/WR CA)与存储在锁存器中的地址/定位符，且当RD/WR CA匹配由对应修复地址322及平面定位符323表示的有缺陷列的地址时产生旗标。解码器可使用匹配电路304的输出来存取经指派以替换用于读取或写入的有缺陷列的冗余列而不是有缺陷列。
作为全局修复的图解说明，图3B是根据本发明技术的实施例的图1的存储器装置100的一部分的框图。在一些实施例中，举例来说，存储器阵列150可包含16个CP(例如，CP0到CP15)及ECC CP。全局列修复可通过将列修复移动到单独冗余平面(例如，图3的修复平面315的例子)来实施。
图3B图解说明使用图3的冗余存储器314及/或修复平面315的用于存储器平面310的修复的实例。对于全局列修复方案，列(例如，冗余存储器314)可位于单独列平面362(例如，修复平面315的例子)中且与主阵列列平面(例如，存储器平面310)分离。在一些实施例(例如，对于DDR4)中，全局列修复方案可包含对应于单独列解码器(RYDEC)且平行于其它主阵列列平面的作为单独子阵列的冗余列平面362。对于图3B中图解说明的实例，有缺陷列平面352或其中的一部分(例如，列)可由单独冗余列平面354或其中的对应部分替换。在一些实施例中，每x8区域可进行一次此种修复。
为了实施全局列修复，局部熔丝锁存器区302及/或匹配电路304可指示列平面为修复所针对的。因此，在局部熔丝锁存器区302中可需要额外熔丝/锁存器来识别目标列平面。匹配路由层364(GRCS匹配路由层)可包含将输出连接到目标资源(例如，冗余列平面)的电路。解码器及/或专用电路层366(GRCS DPTIER)的组合可在数据路径中交换来自修复平面315与修复完的主阵列平面(例如，有缺陷列平面)的存储器输入/输出(MIO)。
存储器阵列150还可包含与错误校正码(ECC)相关联的平面(例如，列平面)。因此，局部熔丝锁存器区302可包含与ECC平面相关联的熔丝/锁存器。举例来说，存储器阵列150可经配置以用冗余存储器单元修复ECC平面。因此，局部熔丝锁存器区302还可包含对应于用于存取除了其它修复平面之外的ECC平面的CP地址/解码的若干个熔丝/锁存器。举例来说，每一全局列修复可修复17个CP中的1个(例如，16个列平面及一个ECC平面)，此可需要五个经熔断CP地址位。
图4A是根据本发明技术的实施例的第一实例匹配电路400(第一电路400)(例如，图3A的匹配电路304的实例例子)的框图。当图3A的局部熔丝锁存器区302包含启用熔丝/锁存器时，可实施第一电路400。
图4B是根据本发明技术的实施例的第一实例解码机制450(第一机制450)。第一机制450可与第一电路400一起使用。第一机制450可表示识别目标列平面所需的解码。第一机制450可包含映射到CP标识符的解码值。举例来说，具有有效启用(例如，位值‘1’)的解码值‘0’可指示CP0的修复。此外，具有有效启用的解码值‘1’可指示CP1的修复。第一机制450可进一步包含用于修复ECC平面的解码值。
返回参考图4A，第一电路400可经配置以根据第一机制450检测用于列平面的修复状态。第一电路400可包含地址比较电路402、启用存取电路404及/或修复检测电路406。
地址比较电路402可经配置以比较列地址(CAL<9:4>)与传入熔丝值(EFnF<9:4>)。地址比较电路402可经配置以检测列地址与传入熔丝值之间的匹配。举例来说，地址比较电路402可包含各自经配置以接收并比较列地址与传入熔丝值中的唯一一组对应位的XOR电路。地址比较电路402可产生表示列地址是否匹配传入熔丝值的地址比较结果。举例来说，地址比较结果可包含各自表示列地址与传入熔丝值之间的逐位匹配状态的多个位(Cn<2:0>)。
启用存取电路404可经配置以将启用熔丝/锁存器的状态/值提供到修复检测电路406。启用存取电路404可包含用于控制时序或表示由启用熔丝/锁存器表示的值的输出电压电平的缓冲器。
修复检测电路406可经配置以确定地址(例如，读取/写入列地址)及启用设定是否指示修复。举例来说，当启用为有效时且当列地址匹配传入熔丝值时，修复检测电路406可产生有效输出(例如，列匹配信号(ColMatch))。修复检测电路406可检测修复条件，并当读取/写入列地址匹配存储在熔丝锁存器中的值时且当启用为有效时产生有效输出。在一些实施例中，修复检测电路406可包含根据启用值及地址比较结果产生列匹配信号的一组NAND、NOR、反相器及/或XOR装置。举例来说，修复检测电路406可包含经配置以当启用为有效时且当地址比较结果指示列地址与传入熔丝值之间的匹配时产生有效值(例如，‘1’)的逻辑装置。
对于全局修复，CP匹配可经由针对图4A及4B中图解说明的实施例的不同电路(例如，DPTIER)来确定。换句话说，第一电路400可经配置以忽略或不分析CP地址。因此，存储器装置100可基于CP匹配及来自修复检测电路406的有效输出来实施全局修复(例如，全局列修复)。因此，存储器装置100可基于来自修复检测电路406的有效输出来存取图3A的一或多个修复平面315中的冗余存储器单元，而不是由读取/写入列地址指示的存储器单元。
如在图4B中所图解说明，第一机制450可包含归因于非二进制CP计数而不匹配任何平面的一组解码(在图4B中标注为未定义)。举例来说，五个位(CP<4:0>)可用于表示17个CP，由此留下15个未定义解码。
在一些实施例中，图1的存储器装置100可使用将未定义解码用于其它信息的替代匹配电路及解码机制。举例来说，存储器装置100可使用替代匹配电路及解码机制来指示用于修复而非专用启用熔丝/锁存器的启用/停用。如下文详细地描述，图3A的平面定位符323可包含表示修复状态(例如，未经使用修复状态及/或经停用修复状态)的一或多个预定位模式。存储器装置100可进一步使用替代匹配电路及解码机制来使用一个专用解码/地址且不合并或组合(经由例如XOR)多个解码值或地址指示用于特定平面的修复。因此，存储器装置100可提供与每一裸片相关联的经改进/经减少资源及占用面积(经由，例如，消除专用启用熔丝/锁存器)，而不牺牲与经保留地址/解码组合相关联的修复灵活性。
为了图解说明此些方案，图5A是根据本发明技术的实施例的第二实例匹配电路500(第二电路500)(例如，图3A的匹配电路304的实例例子)的框图。图5B是根据本发明技术的实施例的第二实例解码机制550(第二机制550)。第二电路500可经配置以根据利用先前未经使用解码的解码机制(例如第二机制550)检测修复状态/信息。
第二机制550可表示在不使用专用启用位的情况下识别目标列平面所需的解码(例如，用于平面定位符323的映射到CP标识符的值)。第二机制550可包含用于将平面定位符323映射到CP标识符的模式。举例来说，第二机制550可使用‘0’值的序列/模式来指示未经使用修复，且使用‘1’值的序列/模式来指示经停用修复。因此，对应于列平面的解码可被指派唯一值，所述唯一值排除0序列/模式(例如，全部为0)且排除1序列/模式(例如，全部为1)。作为说明性实例，与图4B的第一机制450相比，第二机制550可移位用于CP熔丝的所有解码。此外，第二机制550可为包含两个‘0’值的平面定位符323保留解码值以指示列平面未经使用。通过保留‘0’值来表示未经使用修复及‘1’值来指示经停用状态，第二机制550可保留到达经停用状态的路径。此外，第二机制550可经配置以总体上减少或最小化‘1’值。此外，第二机制550可使用位模式且在不具有专用启用位的情况下指示未经使用/经停用状态。因此，第二机制550可为非递增的。换句话说，解码值可不像第一机制450那样直接匹配到CP标识符。
返回参考图5A，第二电路500可经配置以根据利用使用解码位(即，不具有专用启用位的情况下)来指示停用/启用连同修复指派的模式的解码方案来检测用于列平面的修复状态。举例来说，第二电路500可经配置以根据第二机制550检测用于列平面的修复状态。第二电路500可包含地址比较电路502、状态检测电路(例如，未经使用检测电路504及/或经停用检测电路505)及/或修复检测电路506。第二电路500可包含状态检测电路而不是图4A的启用存取电路404，因为第二机制550不使用或包含启用位。如下文详细地描述，未经使用检测电路504及经停用检测电路505可经配置以分析平面定位符323以确定修复状态信息。
地址比较电路502可经配置以比较列地址(CAL<9:4>)与传入熔丝值(EFnF<9:4>)。地址比较电路502可类似于图4A的地址比较电路402。举例来说，地址比较电路502可包含经配置以检测列地址与传入熔丝值之间的匹配并相应地产生地址比较结果(Cn<2:0>)的XOR电路。
状态检测电路可经配置以基于平面定位符323产生修复状态。修复状态可表示平面定位符323是否指示修复何时为未经使用/经停用的或以其他方式指示存储器平面经受全局修复。修复状态可包含来自未经使用检测电路504的未经使用状态旗标，及/或来自经停用检测电路505的停用状态旗标。
未经使用检测电路504可经配置以确定平面定位符323是否指示未经使用修复状态。未经使用检测电路504可经配置以基于平面定位符产生未经使用状态旗标。举例来说，未经使用检测电路504可经配置以检测表示未经使用修复状态的‘0’值的经保留模式(例如，未经使用修复模式)并相应地产生未经使用状态旗标。如在图4A及4B中所图解说明，未经使用检测电路504可经配置(经由例如NOR装置)以检测用于CP<4>及CP<3>位的‘0’值。当平面定位符323包含未经使用修复模式时，未经使用检测电路504可激活未经使用状态旗标(经由例如，产生未经使用状态旗标以具有例如逻辑‘1’的有效值/状态)。
经停用检测电路505可经配置以确定平面定位符323是否指示经停用修复状态。经停用检测电路505可经配置以基于平面定位符产生经停用状态旗标。举例来说，经停用检测电路505可经配置以检测表示经停用修复状态的‘1’值的经保留模式(例如，停用修复模式)并相应地产生经停用状态旗标。
在一些实施例中，解码机制可保留用于一组位的一或多个模式以指示经停用状态。用于指示经停用状态的所述一组位可与用于指示由未经使用检测电路504检测的未经使用状态的位至少部分地重叠。如在图4A及4B中所图解说明，经停用检测电路505可经配置(经由例如NAND装置、AND装置及/或反相器)以检测用于CP<4>,CP<3>及CP<2>位的‘1’值。当平面定位符323包含停用修复模式时，经停用检测电路505可激活经停用状态旗标。
修复检测电路506可经配置以确定地址(例如，读取/写入列地址)及平面定位符323是否指示修复。修复检测电路406可接收来自地址比较电路502、未经使用检测电路504及经停用检测电路505的输出。修复检测电路506可经配置以分析平面定位符323及/或其派生物(例如，未经使用修复状态)。修复检测电路506可产生匹配状态(例如，列匹配信号(ColMatch))。
在一些实施例中，修复检测电路506可包含经配置以接收并评估CP地址分析的结果(例如，来自未经使用检测电路504及经停用检测电路505的输出)的CP分析电路(例如，NOR门)。CP分析电路可进一步接收及评估系统停用(ColRedDis)。当未经使用检测电路504的输出为无效时，当经停用检测电路505的输出无效时，及/或当系统停用无效时，CP分析电路可经配置以产生有效修复启用信号。换句话说，CP分析电路可将修复启用信号驱动到有效状态以指示平面定位符323指示修复位置及未经使用模式或停用模式。
修复检测电路506可进一步包含经配置以比较/评估来自地址比较电路502(例如，地址比较结果)的输出及来自CP分析电路的启用输出的检测电路(例如，NAND、NOR、XOR或其组合)。检测电路可基于比较产生匹配状态(例如，列匹配信号(ColMatch))。举例来说，检测电路可产生指示(经由例如有效状态)列地址何时匹配传入熔丝值及平面定位符323何时指示修复所针对的平面的输出。在一些实施例中，检测电路的输出可被否定(经由例如反相器)，例如以减少‘1’值的发生。
第二电路500可使用来自检测电路的输出以指示列修复是否适用。CP匹配可进一步经由第二电路500外部的不同电路(例如，DPTIER)来确定。因此，存储器装置100可基于CP匹配及来自修复检测电路506的输出实施全局修复(例如，全局列修复)。因此，存储器装置100可基于来自修复检测电路506的有效输出存取图3A的一或多个修复平面315中的冗余存储器单元，而不是由读取/写入列地址指示的存储器单元。
图6是图解说明根据本发明技术的实施例操作设备(例如，图1的存储器装置100)的实例方法600的流程图。举例来说，方法600可用于操作图3A的局部熔丝锁存器区302、图3A的匹配电路306以根据图3A的修复地址322及图3A的平面定位符323用冗余存储器单元替换一或多个有缺陷存储器单元。方法600可将用于修复地址322的熔丝及/或熔丝锁存器有效地或在功能上耦合(即，不具有或代替直接一对一连接)到图3A的一或多个修复平面315中的冗余存储器。
在框602处，存储器装置100可检测有缺陷存储器(例如，图2的有缺陷单元204)。在一些实施例中，存储器装置100可实施可为在线及/或离线的内置自测试设计(BIST)以测试存储器单元(例如，图1的存储器阵列150)。举例来说，存储器装置100可使用包含存储器操作、数据模式及/或地址的测试元件的预定序列来执行测试序列(经由，例如，存储器控制器、有限状态机及/或处理器)。为了测试，存储器装置100可将预定数据模式写入到对应地址并接着读取同一地址以确认同一数据模式。当读取模式不匹配预定经写入数据模式时，存储器装置100可将对应于差异的存储器单元识别为有缺陷的。因此，存储器装置100可检测图3A的存储器平面310及/或图3A的修复平面315中的有缺陷存储器。
在框604处，存储器装置100可识别缺陷位置(例如，有缺陷存储器单元的位置)。举例来说，存储器装置100可识别有缺陷存储器单元的内部地址。使用预定表及/或预定程序，存储器装置100可识别用于存储器阵列150内包含一或多个有缺陷存储器单元的存储器平面310及/或列的地址/标识符。因此，存储器装置100可确定表示经识别位置的修复地址322及/或平面定位符323。
在框606处，存储器装置100可确定平面定位符(例如，平面定位符323)，其识别其中具有有缺陷存储器的存储器平面310。存储器装置100可确定识别经换出存储器平面310(例如，列平面)的平面定位符。当冗余存储器(例如，修复平面315的部分)包含缺陷时，存储器装置100可将平面定位符323确定为经停用修复状态。在框608处，存储器装置100可确定用于有缺陷存储器单元的修复地址(例如，包含有缺陷存储器单元的列的地址，例如修复地址422及/或修复地址510)。
在框610处，存储器装置100可存储缺陷位置以修复有缺陷存储器单元。存储器装置100可例如通过设定熔丝及/或写入到其它非易失性存储器来存储缺陷位置。在存储缺陷位置中，存储器装置100可存储用于每一有缺陷存储器单元或其每一分组的修复地址322及平面定位符323两者。举例来说，在框612处，存储器装置100可将平面定位符323存储在第一组熔丝中，所述第一组熔丝经配置以识别其中包含有缺陷单元的存储器平面310。此外，在框614处，存储器装置100可将修复地址322存储在与第一组熔丝配对的第二组熔丝中。当修复不是必需的时，存储器装置100可将经预定以指示未经使用修复的第一数据模式(例如，‘0’值的组合)存储到对应平面定位符323中。当修复被停用时，例如当冗余存储器有缺陷时，存储器装置可将经预定以指示经停用修复的第二数据模式(例如，‘1’值的组合)存储到对应平面定位符323中。因此，平面定位符323可包含替换在图4A的第一电路400及/或图4B的第一机制450中使用的启用位的状态表示。
在一些实施例中，框602到614可表示制造工艺的测试及/或预设部分。举例来说，在制造工艺期间，可提供图1的存储器阵列150。存储器阵列150可包含存储器平面310，其各自具有多个存储器单元，且包含修复平面315，其各自包含经配置以替换多个存储器单元中的一组有缺陷存储器单元的多个冗余单元。制造工艺可进一步包含提供锁存器(例如，图3A的局部熔丝锁存器区302)。如上文所描述，锁存器可包含用于每一修复的一组地址锁存器及一组定位符锁存器。地址锁存器可存储修复地址322且定位符锁存器可存储平面定位符323。如上文所描述，测试/预设部分可基于测试存储器阵列150来实施，。制造工艺还可包含将图3A的匹配电路306连接到锁存器。
可例如通过代替有缺陷存储器单元而存取/利用冗余存储器单元来将有缺陷存储器单元的经存储位置信息用于修复。作为说明性实例，存储器装置100可在初始化或电源复位期间将经存储修复地址322及经存储平面定位符323加载/获得到对应锁存器(例如，局部熔丝锁存器区302中的锁存器)中。当存储器操作参考包含有缺陷存储器单元的列、行及/或平面时，存储器装置100可使用或存取与有缺陷存储器单元相关联的冗余列、行及/或平面。
在框652处，存储器装置100可发出有效命令(ACT)。基于有效命令，存储器装置100可激活闲置库，由此致使那个行读取到列感测放大器的库的阵列中。换句话说，存储器装置100可发出有效命令以打开行。
在框656处，存储器装置100可响应于来自主机的命令开始实施操作(例如，读取或写入操作)。在框658，存储器装置100可接收与操作相关联的操作地址(例如，读取或写入地址)。举例来说，存储器装置100可确定与所命令操作相关联的列地址(例如，读取/写入列地址(CA))。
在决策框662处，存储器装置100(例如，图5A的未经使用检测电路504)可确定平面定位符323是否匹配表示未经使用状态的预定位模式(例如，未经使用修复模式)。在决策框664处，存储器装置100(例如，图5A的经停用检测电路505)可确定平面定位符323是否匹配表示经停用状态的预定位模式(例如，经停用修复模式)。因此，存储器装置可基于平面定位符323确定修复地址322的启用状态。
当平面定位符323指示经停用状态或未经使用状态时，例如在框666处所图解说明，存储器装置100(例如，图5A的修复检测电路506)可确定针对修复的不匹配情景。在框668处，存储器装置100可存取用于读取/写入操作的操作地址(例如，读取/写入列地址)。由于操作地址对应于如由比较指示的无缺陷/经停用的经修复存储器单元时，因此存储器装置100可利用最初参考的位置(即，在不具有修复的情况下)相应地实施全局修复方案并执行存储器操作。
当平面定位符323匹配未经使用修复模式或经停用修复模式时，存储器装置100(例如，修复检测电路506)可确定平面定位符323指示用于修复的有效/启用状态，及/或指示用于修复的目标存储器平面。作为响应，存储器装置100可基于平面定位符323确定修复启用状态(经由例如激活对应旗标)。
在决策框670处，存储器装置100(例如，图5A的地址比较电路502)可确定从锁存器传入的地址(例如，修复地址322)是否匹配操作地址(例如，读取/写入列地址)。在一些实施例中，地址比较电路502可根据比较产生地址比较结果。
当传入地址不匹配操作地址时，存储器单元可存取如上文针对框668所描述的操作地址。否则，存储器装置100可经由地址比较结果及由平面定位符323识别的存储器平面(例如，CP)识别对有缺陷/经修复存储器单元的存取。
在框674处，存储器装置100(例如，列解码器)可存取如由修复地址322指示的冗余存储器(例如，冗余列)。此外，存储器装置100可基于平面定位符323经由DPTIER来多路复用数据路径以实施全局修复方案。
图7是根据本发明技术的实施例包含设备的系统的示意图。上文参考图1到6描述的前述设备(例如，存储器装置)中的任一者可并入到无数更大及/或更复杂系统中的任一者中，所述系统的代表性实例是示意性地展示于图7中的系统780。系统780可包含存储器装置700、电源782、驱动器784、处理器786及/或其它子系统或组件788。存储器装置700可包含大体上类似于上文参考图1到6所描述的设备的那些特征的特征，且因此可包含用于执行来自主机装置的直接读取请求的各种特征。所得系统780可执行各种各样的功能(例如存储器存储、资料处理及/或其它适合功能)中的任一者。因此，代表性系统780可无限制地包含手持式装置(例如，移动电话、平板计算机、数字读取器及数字音频播放器)、计算机、运载工具、器具及其它产品。系统780的组件可装纳于单个单元中或(例如，通过通信网络)分布于多个经互连单元上。系统780的组件还可包含远程装置及各种各样的计算机可读媒体中的任一者。
依据前述内容，应了解，虽然本文中已出于图解说明的目的而描述本技术的特定实施例，但可在不违背本发明的情况下做出各种修改。此外，还可在其它实施例中组合或消除在特定实施例的上下文中所描述的新技术的某些方面。而且，尽管已在那些实施例的上下文中描述与新技术的某些实施例相关联的优点，但其它实施例也可展现此些优点且并非所有实施例都必须展现此些优点以归属于本技术的范围内。因此，本发明及相关联技术可囊括本文中未明确展示或描述的其它实施例。
在上文的所图解说明实施例中，已在DRAM装置的上下文中描述了设备。然而，根据本发明技术的其它实施例配置的设备除DRAM装置之外或代替DRAM装置还可包含其它类型的适合存储媒体，例如，并入有基于NAND或基于NOR的非易失性存储媒体(例如，NAND快闪存储器)、磁性存储媒体、相变存储媒体、铁电存储媒体等的装置。
如本文中所使用，术语“处理”包含操纵信号及数据，例如写入或编程、读取、擦除、刷新、调整或改变值、计算结果、执行指令、组装、转移及/或操纵数据结构。术语数据结构包含布置为位、字或码字、块、文件、输入数据、系统产生的数据(例如经计算或经产生数据)及程序数据的信息。此外，如本文中所使用，术语“动态”描述在对应装置、系统或实施例的操作、使用或部署期间以及在运行制造商或第三方固件之后或同时发生的过程、功能、动作或实施方案。动态发生的过程、功能、动作或实施方案可发生在设计、制造及初始测试、设置或配置之后或其随后。
足够详细地描述以上实施例以使所属领域的技术人员能够制作及使用实施例。然而，所属领域的技术人员将理解，本技术可具有额外实施例，且可在无上文参考图1到7所描述的实施例的数个细节的情况下实践本技术。

Claims (24)

1.一种设备，其包括：
存储器阵列，其包含：
多个存储器平面，每一存储器平面具有多个存储器单元，及
一或多个修复平面，每一修复平面具有经配置以替换所述存储器平面中的一者中的一组有缺陷存储器单元的多个冗余单元；
一组地址锁存器，其经配置以锁存对应于所述一组有缺陷存储器单元的修复地址；
一组定位符锁存器，其经配置以锁存识别所述存储器平面中全局修复所针对的所述一者的平面定位符；及
匹配电路，其耦合到所述一组地址锁存器及所述一组定位符锁存器，所述匹配电路经配置以--
基于将修复地址与用于操作的地址进行比较来产生地址比较结果；及
基于所述平面定位符产生修复启用旗标，其中修复状态表示用于所述全局修复的启用、停用及/或未经使用设定；
其中所述地址比较结果及所述修复启用旗标指示是否替代由用于所述操作的所述地址指示的存储器单元而存取所述修复平面中的一者中的冗余单元。
2.根据权利要求1所述的设备，其中所述修复启用替换与所述修复地址相关联的启用位，用于表示与所述修复地址相关联的修复的启用或停用状态。
3.根据权利要求1所述的设备，其中所述匹配电路包含：
地址比较电路，其耦合到所述一组地址锁存器且经配置以基于将来自所述一组地址锁存器的所述修复地址与用于所述操作的所述地址进行比较来产生所述地址比较结果；
状态检测电路，其耦合到所述一组定位符锁存器且经配置以基于所述平面定位符产生修复状态；及
修复检测电路，其耦合到所述地址比较电路及所述状态检测电路，所述修复检测电路经配置以--
基于所述修复状态产生所述修复启用；及
基于所述地址比较结果及所述修复启用产生匹配状态。
4.根据权利要求3所述的设备，其中所述状态检测电路包含经配置以基于所述平面定位符产生未经使用状态旗标的未经使用检测电路，其中所述未经使用状态旗标指示所述修复地址是否未被用于任何修复。
5.根据权利要求4所述的设备，其中所述未经使用检测电路经配置以基于检测所述平面定位符中的预定位模式产生所述未经使用状态旗标。
6.根据权利要求5所述的设备，其中所述未经使用检测电路经配置以当所述平面定位符中的一或多个预定位为‘0’时激活所述未经使用状态旗标。
7.根据权利要求6所述的设备，其中所述未经使用检测电路包含经配置以接收所述一或多个预定位并相应地产生所述未经使用状态旗标的NOR装置。
8.根据权利要求3所述的设备，其中所述状态检测电路包含经配置以基于所述平面定位符产生经停用状态旗标的经停用检测电路，其中所述经停用状态旗标表示对应一组所述冗余单元是否被停用于任何修复。
9.根据权利要求8所述的设备，其中所述经停用检测电路经配置以基于检测所述平面定位符中的预定位模式产生所述经停用状态旗标。
10.根据权利要求9所述的设备，其中所述经停用检测电路经配置以当所述平面定位符中的一或多个预定位为‘1’时产生所述经停用状态旗标。
11.根据权利要求10所述的设备，其中所述经停用检测电路包含经配置以接收所述一或多个预定位并相应地产生所述经停用状态旗标的AND装置或NAND装置。
12.根据权利要求3所述的设备，其中所述状态检测电路经配置以：
基于所述平面定位符中的第一组位检测未经使用状态；及
基于所述平面定位符中的第二组位检测经停用状态，其中所述第二组位与所述第一组位至少部分地重叠。
13.根据权利要求1所述的设备，其中所述平面定位符对应于保留一或多组位模式以指示修复状态并保留其它位模式以指示修复所针对的平面的解码机制，其中所述其他位模式排除所述经保留位模式。
14.根据权利要求13所述的设备，其中所述平面定位符对应于保留‘0’值的组合以表示未经使用修复并保留‘1’值的组合以表示经停用修复的所述解码机制。
15.根据权利要求13所述的设备，其中所述平面定位符的所述其他位模式表示用于全局地替换所述一组有缺陷存储器单元的包括所述存储器平面中的一者中的列的列平面。
16.根据权利要求1所述的设备，其中存储器装置包括随机存取存储器RAM装置。
17.根据权利要求16所述的设备，其中所述RAM包括全息RAM HRAM、双倍数据速率5DDR5RAM或低功率DDR4 RAM。
18.根据权利要求1所述的设备，其中存储器装置包含具有数目不是2的幂的所述存储器平面的所述存储器阵列。
19.根据权利要求18所述的设备，其中所述存储器装置包含16个平面及一个错误校正码ECC平面。
20.根据权利要求1所述的设备，其中所述匹配电路经配置以基于所述平面定位符且在不组合地址的情况下直接产生所述修复启用旗标。
21.一种操作存储器装置的方法，所述存储器装置包含多个存储器单元及经配置以替换所述多个存储器单元中的一或多个有缺陷存储器单元的多个冗余单元，所述方法包括：
获得表示所述一或多个有缺陷存储器单元的位置的修复地址；
获得表示存储器阵列内包含所述一或多个有缺陷存储器单元的平面的平面定位符，其中所述多个存储器单元被分组成平面且所述冗余单元被分组成一或多个修复平面；
基于所述平面定位符确定用于所述修复地址的启用状态；及
根据所述启用状态实施全局修复。
22.根据权利要求21所述的方法，其中实施所述全局修复包含：当所述启用状态为有效时，根据所述修复地址及所述平面定位符用修复平面中的列全局地替换所述一或多个有缺陷存储器单元，其中所述一或多个有缺陷存储器单元包含到由所述修复地址指示的列中且位于由所述平面定位符指示的平面上。
23.根据权利要求21所述的方法，其中：
确定所述启用状态包含：当所述平面定位符的一或多个预定位不指示未经使用状态或经停用状态时激活修复启用旗标；且
实施所述全局修复包含：当所述修复启用旗标被激活时，全局地替换所述一或多个有缺陷存储器单元。
24.一种制造存储器装置的方法，所述方法包括：
提供存储器阵列，所述存储器阵列包含：(1)存储器平面，其各自具有多个存储器单元，及(2)一或多个修复平面，其各自包含经配置以替换所述多个存储器单元中的一组有缺陷存储器单元的多个冗余单元；
提供包含用于每一修复的一组地址锁存器及一组定位符锁存器的锁存器，其中--
所述一组地址锁存器经配置以存储表示所述一组有缺陷存储器单元在分段内的位置的修复地址，
所述一组定位符锁存器经配置以存储表示全局替换所针对的平面的平面定位符；及
将匹配电路连接到所述锁存器，其中所述匹配电路经配置以--
确定所述修复地址是否匹配用于操作的地址，及
基于所述平面定位符产生修复启用旗标，其中修复状态表示用于所述全局替换的启用、停用及/或未经使用设定。
CN202010944006.XA 2019-12-03 2020-09-09 具有修复匹配机制的存储器装置及其操作方法 Pending CN112908396A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/701,671 US11232849B2 (en) 2019-12-03 2019-12-03 Memory device with a repair match mechanism and methods for operating the same
US16/701,671 2019-12-03

Publications (1)

Publication Number Publication Date
CN112908396A true CN112908396A (zh) 2021-06-04

Family

ID=76091870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010944006.XA Pending CN112908396A (zh) 2019-12-03 2020-09-09 具有修复匹配机制的存储器装置及其操作方法

Country Status (2)

Country Link
US (1) US11232849B2 (zh)
CN (1) CN112908396A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581035B2 (en) * 2021-02-24 2023-02-14 Micron Technology, Inc. Systems, devices, and methods for efficient usage of IO section breaks in memory devices
US11450403B1 (en) * 2021-08-04 2022-09-20 Micron Technology, Inc. Semiconductor memory device capable of performing soft-post-package-repair operation
US20230178161A1 (en) * 2021-12-02 2023-06-08 Nanya Technology Corporation Method for determining a status of a fuse element
US11756648B1 (en) * 2022-03-10 2023-09-12 Micron Technology, Inc. Semiconductor device having redundancy word lines
US20230290428A1 (en) * 2022-03-10 2023-09-14 Micron Technology, Inc. Apparatuses and methods for dynamic column select swapping

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084807A (en) * 1999-11-08 2000-07-04 Choi; Jin H. Memory device with global redundancy
US20140082453A1 (en) * 2012-09-18 2014-03-20 Mosys, Inc. Substitute redundant memory
CN106133842A (zh) * 2014-04-07 2016-11-16 美光科技公司 存储器装置的软封装后修复

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706292A (en) * 1996-04-25 1998-01-06 Micron Technology, Inc. Layout for a semiconductor memory device having redundant elements
US5774471A (en) * 1996-12-17 1998-06-30 Integrated Silicon Solution Inc. Multiple location repair word line redundancy circuit
US7237154B1 (en) * 2001-06-29 2007-06-26 Virage Logic Corporation Apparatus and method to generate a repair signature
US7116590B2 (en) 2004-08-23 2006-10-03 Micron Technology, Inc. Memory address repair without enable fuses
US7196952B1 (en) * 2005-12-07 2007-03-27 Atmel Corporation Column/sector redundancy CAM fast programming scheme using regular memory core array in multi-plane flash memory device
US7454671B2 (en) * 2006-04-05 2008-11-18 Micron Technology, Inc. Memory device testing system and method having real time redundancy repair analysis
US7813212B2 (en) * 2008-01-17 2010-10-12 Mosaid Technologies Incorporated Nonvolatile memory having non-power of two memory capacity
US9146807B2 (en) * 2012-12-04 2015-09-29 Sandisk Technologies Inc. Bad column handling in flash memory
US9659666B2 (en) * 2015-08-31 2017-05-23 Sandisk Technologies Llc Dynamic memory recovery at the sub-block level

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084807A (en) * 1999-11-08 2000-07-04 Choi; Jin H. Memory device with global redundancy
US20140082453A1 (en) * 2012-09-18 2014-03-20 Mosys, Inc. Substitute redundant memory
CN106133842A (zh) * 2014-04-07 2016-11-16 美光科技公司 存储器装置的软封装后修复
CN110400584A (zh) * 2014-04-07 2019-11-01 美光科技公司 存储器设备与装置及其封装后修复方法

Also Published As

Publication number Publication date
US20210166776A1 (en) 2021-06-03
US11232849B2 (en) 2022-01-25

Similar Documents

Publication Publication Date Title
US9922729B2 (en) Soft post package repair of memory devices
US11694762B2 (en) Memory device with a memory repair mechanism and methods for operating the same
US11232849B2 (en) Memory device with a repair match mechanism and methods for operating the same
US11257566B2 (en) Apparatuses and methods for fuse latch redundancy
US20120106277A1 (en) Refresh operation control circuit, semiconductor memory device including the same, and refresh operation control method
US10984884B2 (en) Configurable associated repair addresses and circuitry for a memory device
US8913451B2 (en) Memory device and test method thereof
US10443531B2 (en) Apparatuses and methods for storing redundancy repair information for memories
US20190362805A1 (en) Apparatuses and methods for latching redundancy repair addresses at a memory
US8867288B2 (en) Memory device and test method thereof
US11416333B2 (en) Semiconductor device with power-saving mode and associated methods and systems
CN116386689A (zh) 具有地址可选数据中毒电路系统的存储器以及相关联系统、装置及方法
US10825544B2 (en) Configurable post-package repair
US11069426B1 (en) Memory device with a row repair mechanism and methods for operating the same
US11282569B2 (en) Apparatus with latch balancing mechanism and methods for operating the same
US7266036B2 (en) Semiconductor memory device
CN113362883B (zh) 可配置软封装后修复(sppr)方案
US8726106B2 (en) Semiconductor device having redundant select line to replace regular select line
US20240272979A1 (en) Apparatuses, systems, and methods for storing memory metadata
US20240290414A1 (en) Methods of testing repair circuits of memory devices
US20240256380A1 (en) Apparatuses and methods for bounded fault compliant metadata storage
CN116741221A (zh) 用于动态列选择交换的设备和方法
KR20150130608A (ko) 메모리 장치
TW202429453A (zh) 半導體記憶體裝置及半導體記憶體裝置的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination