KR870006724A - 스위칭 회로 - Google Patents

스위칭 회로 Download PDF

Info

Publication number
KR870006724A
KR870006724A KR860010703A KR860010703A KR870006724A KR 870006724 A KR870006724 A KR 870006724A KR 860010703 A KR860010703 A KR 860010703A KR 860010703 A KR860010703 A KR 860010703A KR 870006724 A KR870006724 A KR 870006724A
Authority
KR
South Korea
Prior art keywords
switching circuit
input
circuit according
switching
output node
Prior art date
Application number
KR860010703A
Other languages
English (en)
Other versions
KR940010676B1 (ko
Inventor
아기라 이테
요시가즈 사이도우
Original Assignee
미쓰마 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰마 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미쓰마 가쓰시게
Publication of KR870006724A publication Critical patent/KR870006724A/ko
Application granted granted Critical
Publication of KR940010676B1 publication Critical patent/KR940010676B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

스위칭 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 제4실시예를 도시한 회로도.
제6도는 제5도에 도시한 회로의 동작 파형예를 도시한 도면.
제7도는 본 발명의 다른 실시예를 도시한 회로도.
제8도는 본 발명에 앞서, 검토된 레벨 변환회로의 구성을 도시한 회로도.

Claims (12)

  1. 다음 사항으로 되는 스위칭 회로, 입력 노드와 출력 노드를 가진 카렌트 미러. 동작 전위점과 상기 입력 노드와의 사이에 접속되어, 적어도 제1과 제2입력 신호가 인가되는 제1스위칭 회로, 및 상기 동작 전위점과 상기 출력 노드와의 사이에 접속되어, 적어도 제3과 제4입력 신호가 인가되는 제2스위칭 회로와, 상기 제3과 제4입력 신호는 각각 상기 제1과 제2입력신호의 역상이다. 여기에 있어서, 상기 제1스위칭 회로는, 적어도 상기 제1입력 신호에 의해, 구동되는 제1스위치 소자와, 상기 제2입력신호에 의해 구동되는 제2스위치 소자를 갖는다. 그리고, 상기 제2스위칭 회로는 적어도 상기 제3입력 신호에 의해, 구동되는 제3스위치 소자와, 상기 제4입력 신호에 의해 구동되는 제4스위치 소자를 갖는다. 그리고, 상기 제1과 제2스위치 소자는 상기 동작 전위점과 상기 입력 노드와의 사이에 직열과 병열중의 한쪽의 형태로 접속되고, 상기 제3과 제4스위치 소자는 상기 동작 전위점과, 상기 출력 노드와의 사이에, 직열과 병열 중의 다른쪽의 형태로 접속된다.
  2. 특허청구의 범위 제1항에 따른 스위칭 회로에 있어서, 상기 카렌트 미러는, 1대의 제1도전형 IGFET로 되며, 상기 제1내지 제4스위치 소자는 제2도전형 IGFET로 된다.
  3. 특허청구의 범위 제1항에 따른 스위칭 회로에 있어서, 상기 출력노드에서 출력되는 신호는, 상기 제1내지 제4입력 신호와 틀리는 신호 레벨을 갖는다.
  4. 특허청구의 범위 제1항에 따른 스위칭 회로로서 또 다음 사항을 포함한다.
    상기 제2스위칭 회로와, 상기 카렌트 미러의 출력노드와의 사이에, 그 베이스 에미터 접합이 접속된 에미터 폴로워 트랜지스터.
  5. 특허청구의 범위 제4항에 따른 스위칭 회로에 있어서, 상기 카렌트 미러는, 그 입력과 출력노드에 접속되며, 게이트가 공통 접속된 1대의 IGFET와, 그 출력노드에 코렉터가 접속된 제2바이폴라트랜지스터와, 제2바이폴라트랜지스터의 베이스에 접속된 임피던스 수단을 포함한다.
  6. 특허청구의 범위 제4항에 따른 스위칭 회로에 있어서, 상기 에미터 폴로워트랜지스터의 베이스에 전하 방전 수단이 접속된다.
  7. 다음 사항으로 되는 스위칭 회로. 입력 노드와, 출력노드를 가진 카렌트 미러, 서로 가역상의 신호로 구동되는 제1과 제2스위칭 회로와, 상기 카렌트 미러의 입력 노드와 출력노드는 각각 상기 제1과 제2스위칭 회로에 접속된다. 출력 용량의 충전과 방전의 한쪽을 행하기 위한 제1바이폴러 트랜지스터 및 상기 출력 용량의 충전과 방전의 다른쪽을 행하기 위한 스위칭수단, 여기에 있어서, 상기 제1바이폴러 트랜지스터의 베이스는, 상기 카렌트 미러의 출력노드와, 상기 제2스위칭 회로의 접속점의 신호에 의해서 직접 구동된다. 그리고, 상기 스위칭 수단은 상기 접속점의 신호와는 역상의 신호에 의해서 구동된다.
  8. 특허청구의 범위 제7항에 따른 스위칭 회로에 있어서, 상기 제1과 제2스위칭 회로는, 각각, 그 게이트에 서로가 역상의 신호를 받는 IGFET로 된다.
  9. 특허청구의 범위 제7항에 따른 스위칭 회로에 있어서, 상기 스위칭 수단은, 제2바이폴라 트랜지스터로 된다. 상기 제1과 제2바이폴라 트랜지스터는, 제1과 제2동작전위의 사이에 직열로 접속된다.
  10. 특허청구의 범위 제9항에 따른 스위칭 회로에 있어서, 상기 스위칭 수단은, 상기 제2바이폴라 트랜지스터의 코렉터와 베이스와의 사이에 접속된 제1IGFET와, 상기 제2바이폴라 트랜지스터의 베이스와 상기 제2동작 전위와의 사이에 접속된 전하방전용 수단으로 된다. 상기 제1IGFET는, 그 게이트에 상기 접속점의 신호와는 역상의 신호를 받는다.
  11. 특허청구의 범위 제10항에 따른 스위칭회로에 있어서, 상기 전하 방전용 수단은 제2IGFET로 된다.
  12. 특허청구의 범위 제11항에 따른 스위칭 회로에 있어서, 상기 제1과 제2바이폴라 트랜지스터는 npn형이며, 상기 제1과 제2스위칭 회로는, 제1도전형 IGFET로 되며, 상기 카렌트 미러와, 제1, 제2IGFET는 제2도전형 IGFET로 된다.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019860010703A 1985-12-27 1986-12-15 반도체 집적회로장치 KR940010676B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60-292667 1985-12-27
JP292667-60 1985-12-27
JP60292667A JPS62154917A (ja) 1985-12-27 1985-12-27 デジタル回路

Publications (2)

Publication Number Publication Date
KR870006724A true KR870006724A (ko) 1987-07-14
KR940010676B1 KR940010676B1 (ko) 1994-10-24

Family

ID=17784740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860010703A KR940010676B1 (ko) 1985-12-27 1986-12-15 반도체 집적회로장치

Country Status (3)

Country Link
US (2) US4883988A (ko)
JP (1) JPS62154917A (ko)
KR (1) KR940010676B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229658A (en) * 1985-12-27 1993-07-20 Hitachi, Ltd. Switching circuit
JPH01132215A (ja) * 1987-11-18 1989-05-24 Fujitsu Ltd 半導体装置
EP0353508B1 (de) * 1988-07-22 1994-09-21 Siemens Aktiengesellschaft ECL-CMOS-Wandler
JPH06103839B2 (ja) * 1988-12-28 1994-12-14 株式会社東芝 半導体論理回路
US5138195A (en) * 1989-05-19 1992-08-11 Fujitsu Limited Bi-CMOS logic circuit having full voltage swing and rapid turn-off
US5039886A (en) * 1989-05-26 1991-08-13 Nec Corporation Current mirror type level converters
US4970414A (en) * 1989-07-07 1990-11-13 Silicon Connections Corporation TTL-level-output interface circuit
JPH03156967A (ja) * 1989-11-15 1991-07-04 Toshiba Micro Electron Kk 出力回路
US5250856A (en) * 1989-12-28 1993-10-05 North American Philips Corp. Differential input buffer-inverters and gates
DE4000780C1 (ko) * 1990-01-12 1991-07-25 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
US5036224A (en) * 1990-03-01 1991-07-30 National Semiconductor Corporation Single ended MOS to ECL output buffer
US5166540A (en) * 1990-03-10 1992-11-24 Goldstar Electron Co., Ltd. Stepped signal generating circuit
US5017812A (en) * 1990-03-20 1991-05-21 Integrated Device Technology, Inc. Combined ECL-to-TTL translator and decoder
US5132564A (en) * 1990-07-27 1992-07-21 North American Philips Corp. Bus driver circuit with low on-chip dissipation and/or pre-biasing of output terminal during live insertion
JPH04172713A (ja) * 1990-11-06 1992-06-19 Fujitsu Ltd レベル変換回路
US5070261A (en) * 1990-12-04 1991-12-03 Texas Instruments Incorporated Apparatus and method for translating voltages
US5283481A (en) * 1990-12-26 1994-02-01 International Business Machines Corporation Bipolar element bifet array decoder
US5202594A (en) * 1992-02-04 1993-04-13 Motorola, Inc. Low power level converter
US5532619A (en) * 1994-12-15 1996-07-02 International Business Machines Corporation Precision level shifter w/current mirror
ATE217855T1 (de) * 1997-03-06 2002-06-15 Inventio Ag Aufzugskabine
US6404223B1 (en) 2001-01-22 2002-06-11 Mayo Foundation For Medical Education And Research Self-terminating current mirror transceiver logic
GB9920082D0 (en) * 1999-08-24 1999-10-27 Sgs Thomson Microelectronics Logic gate
FR2839829B1 (fr) * 2002-05-14 2005-07-08 St Microelectronics Sa Buffer pour circuit a contact
JP4829844B2 (ja) * 2007-06-20 2011-12-07 パナソニック株式会社 パルス合成回路
KR101354286B1 (ko) * 2009-12-18 2014-01-23 후지쯔 가부시끼가이샤 래치 회로 및 클록 제어 회로
US8907630B2 (en) * 2011-01-14 2014-12-09 Himax Analogic, Inc. Inrush current protection circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636665A (en) * 1985-12-02 1987-01-13 Motorola, Inc. BIMOS memory sense amplifier

Also Published As

Publication number Publication date
US4961011A (en) 1990-10-02
KR940010676B1 (ko) 1994-10-24
US4883988A (en) 1989-11-28
JPS62154917A (ja) 1987-07-09

Similar Documents

Publication Publication Date Title
KR870006724A (ko) 스위칭 회로
US3541353A (en) Mosfet digital gate
US3740581A (en) Precision switching circuit for analog signals
KR850006783A (ko) 스위칭 회로
KR850005918A (ko) 스윗칭 회로
US3937982A (en) Gate circuit
KR890013862A (ko) 전압레벨 변환회로
JPS6435799A (en) Semiconductor integrated circuit
KR880001109A (ko) 집적논리회로
KR890005992A (ko) 상보신호 출력회로
KR910015127A (ko) Da 변환기
KR920013909A (ko) 펄스신호 발생회로
KR910008863A (ko) 반도체 집적회로
JPS62114325A (ja) ゲ−ト回路
US3999081A (en) Clock-controlled gate circuit
KR890011082A (ko) 스위치형 캐패시터 회로망
KR910007277A (ko) 레벨변환회로
JPH0736507B2 (ja) 半導体論理回路
ATE68646T1 (de) Emittergekoppelte logische schaltungen.
KR910008978A (ko) 출력회로
US5148165A (en) CMOS digital to analog signal converter circuit
KR930006875A (ko) 집적회로
KR900012436A (ko) 논리 회로
KR890004495A (ko) 리셋트신호 발생회로
KR900012425A (ko) 게이트 발전기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011015

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee