KR900013523A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR900013523A KR900013523A KR1019890019301A KR890019301A KR900013523A KR 900013523 A KR900013523 A KR 900013523A KR 1019890019301 A KR1019890019301 A KR 1019890019301A KR 890019301 A KR890019301 A KR 890019301A KR 900013523 A KR900013523 A KR 900013523A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- response
- operating
- predetermined
- semiconductor memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
Landscapes
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 한 실시예에 의한 신호발생 회로의 구성을 표시하는 블록도,
제6도는 가변지연회로의 구성의 한예를 표시하는 회로도,
제10도는 고전압 검출회로의 구성을 표시하는 회로도,
제11도는 전환신호발생회로의 구성의 한예를 표시하는 회로도,
제13도는 타이밍 검출회로의 구성의 한예를 표시하는 회로도.
Claims (1)
- 외부단자를 가지고 그 외부단자에 부여하는 신호에 응답하여 동작하는 반도체기어장치이며, 상기 외부단자에 통상의 동작시와는 다른 소정의 상태의 신호가 부여된 것에 응답하여 데스트 신호를 발생하는 테스트 신호 발생수단, 소정의 제1의 신호에 응답하여 동작하는 제1의 기능수단, 상기 제1의 신호를 받아 그 제1의 신호를 소정의 지연시간 만큼 지연시켜서 제2의 신호로서 출력하고, 또한 테스트 신호에 응답하여 상기 지연시간이 변화되는 지연수단 및, 상기 지연수단에서 출력되는 상기 제2의 신호에 응답하여 동작하는 제2의 기능수단을 구비한 반도체기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP89-26149 | 1989-02-03 | ||
JP1-26149 | 1989-02-03 | ||
JP1026149A JPH02206087A (ja) | 1989-02-03 | 1989-02-03 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900013523A true KR900013523A (ko) | 1990-09-06 |
KR930000161B1 KR930000161B1 (ko) | 1993-01-09 |
Family
ID=12185484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890019301A KR930000161B1 (ko) | 1989-02-03 | 1989-12-22 | 반도체 기억장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5023840A (ko) |
JP (1) | JPH02206087A (ko) |
KR (1) | KR930000161B1 (ko) |
DE (1) | DE4002664A1 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5185722A (en) * | 1989-11-22 | 1993-02-09 | Sharp Kabushiki Kaisha | Semiconductor memory device having a memory test circuit |
EP0467638B1 (en) * | 1990-07-17 | 1997-05-07 | Nec Corporation | Semiconductor memory device |
JP3084759B2 (ja) * | 1991-01-29 | 2000-09-04 | 日本電気株式会社 | ダイナミックランダムアクセスメモリ装置 |
JPH04298900A (ja) * | 1991-03-28 | 1992-10-22 | Nec Yamaguchi Ltd | 半導体メモリ装置 |
US5212442A (en) * | 1992-03-20 | 1993-05-18 | Micron Technology, Inc. | Forced substrate test mode for packaged integrated circuits |
JPH0612878A (ja) * | 1992-06-25 | 1994-01-21 | Mitsubishi Electric Corp | 半導体メモリ装置 |
US6105152A (en) | 1993-04-13 | 2000-08-15 | Micron Technology, Inc. | Devices and methods for testing cell margin of memory devices |
JP2639319B2 (ja) * | 1993-09-22 | 1997-08-13 | 日本電気株式会社 | 半導体装置 |
US6587978B1 (en) * | 1994-02-14 | 2003-07-01 | Micron Technology, Inc. | Circuit and method for varying a pulse width of an internal control signal during a test mode |
US5831918A (en) * | 1994-02-14 | 1998-11-03 | Micron Technology, Inc. | Circuit and method for varying a period of an internal control signal during a test mode |
US5991214A (en) * | 1996-06-14 | 1999-11-23 | Micron Technology, Inc. | Circuit and method for varying a period of an internal control signal during a test mode |
US5964884A (en) * | 1996-09-30 | 1999-10-12 | Advanced Micro Devices, Inc. | Self-timed pulse control circuit |
US6496027B1 (en) * | 1997-08-21 | 2002-12-17 | Micron Technology, Inc. | System for testing integrated circuit devices |
US5948115A (en) * | 1998-01-30 | 1999-09-07 | Credence Systems Corporation | Event phase modulator for integrated circuit tester |
JPH11328972A (ja) | 1998-05-18 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置、その設計方法およびその検査方法 |
JP2007066392A (ja) | 2005-08-30 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2008097699A (ja) * | 2006-10-11 | 2008-04-24 | Nec Electronics Corp | 半導体記憶装置 |
KR100845776B1 (ko) * | 2006-11-23 | 2008-07-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 센스앰프 제어회로 및 방법 |
US8295182B2 (en) * | 2007-07-03 | 2012-10-23 | Credence Systems Corporation | Routed event test system and method |
CN113674787B (zh) * | 2021-08-26 | 2023-10-20 | 上海交通大学 | 在dram标准单元上实现非逻辑操作的方法及电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS599735A (ja) * | 1982-07-07 | 1984-01-19 | Mitsubishi Electric Corp | クロツク発生回路 |
JPS61258399A (ja) * | 1985-05-11 | 1986-11-15 | Fujitsu Ltd | 半導体集積回路装置 |
JPS61292755A (ja) * | 1985-06-20 | 1986-12-23 | Fujitsu Ltd | 半導体集積回路 |
JPS62170094A (ja) * | 1986-01-21 | 1987-07-27 | Mitsubishi Electric Corp | 半導体記憶回路 |
JPS62236200A (ja) * | 1986-04-07 | 1987-10-16 | Nec Corp | 書込みパルスマ−ジン試験方式 |
JPS62250593A (ja) * | 1986-04-23 | 1987-10-31 | Hitachi Ltd | ダイナミツク型ram |
US4819212A (en) * | 1986-05-31 | 1989-04-04 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with readout test circuitry |
JPS6378400A (ja) * | 1986-09-19 | 1988-04-08 | Fujitsu Ltd | Ram試験方式 |
JPH0813105B2 (ja) * | 1986-09-26 | 1996-02-07 | セイコーエプソン株式会社 | 半導体走査回路 |
JPS63266919A (ja) * | 1987-04-24 | 1988-11-04 | Hitachi Ltd | 半導体集積回路装置 |
JPH0291900A (ja) * | 1988-09-27 | 1990-03-30 | Nec Corp | 半導体メモリ回路 |
-
1989
- 1989-02-03 JP JP1026149A patent/JPH02206087A/ja active Pending
- 1989-12-22 KR KR1019890019301A patent/KR930000161B1/ko not_active IP Right Cessation
-
1990
- 1990-01-24 US US07/469,111 patent/US5023840A/en not_active Expired - Lifetime
- 1990-01-30 DE DE4002664A patent/DE4002664A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE4002664A1 (de) | 1990-08-16 |
KR930000161B1 (ko) | 1993-01-09 |
JPH02206087A (ja) | 1990-08-15 |
DE4002664C2 (ko) | 1991-05-23 |
US5023840A (en) | 1991-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900013523A (ko) | 반도체 기억장치 | |
KR900015142A (ko) | 반도체 집적회로장치 | |
KR880008342A (ko) | 반도체 집적회로 | |
KR960027356A (ko) | 클럭 신호 발생 회로 및 반도체 장치 | |
KR920001518A (ko) | 반도체 집적회로 | |
KR900005264A (ko) | 클럭신호스위칭회로와 그 스위칭방법 | |
KR890012385A (ko) | 반도체 집적회로 | |
KR880005746A (ko) | 반도체집적회로 | |
KR860009420A (ko) | 내부회로의 동작모드 스위칭 기능을 갖는 반도체 집적회로 | |
KR860006837A (ko) | 내부회로 검사용 검사회로를 갖는 반도체 집적회로 | |
KR870008315A (ko) | 시프트레지스터를 사용한 메모리장치 | |
KR920005173A (ko) | 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리 | |
KR900002552A (ko) | 출력회로 | |
KR920002393A (ko) | 자동차용 입력인터페이스 | |
KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
KR890007430A (ko) | 반도체 장치의 출력회로 | |
KR910001368A (ko) | 차량의 운전상태 검출장치 | |
KR920015788A (ko) | 신호처리 집적회로장치 | |
KR910019422A (ko) | 이중 기능 입력 단자용 신호 클램프 장치 | |
KR890016760A (ko) | 펄스발생회로 | |
KR960043127A (ko) | 반도체 메모리 장치의 퓨즈소자 회로 | |
KR950024433A (ko) | 데이타 출력 회로 및 반도체 기억 장치 | |
KR970029744A (ko) | 기준전압 발생회로 | |
KR930018586A (ko) | 어드레스천이검출회로를 가진 반도체메모리장치 | |
KR940019073A (ko) | 플로우팅 감지 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20021220 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |