KR960043127A - 반도체 메모리 장치의 퓨즈소자 회로 - Google Patents

반도체 메모리 장치의 퓨즈소자 회로 Download PDF

Info

Publication number
KR960043127A
KR960043127A KR1019950013272A KR19950013272A KR960043127A KR 960043127 A KR960043127 A KR 960043127A KR 1019950013272 A KR1019950013272 A KR 1019950013272A KR 19950013272 A KR19950013272 A KR 19950013272A KR 960043127 A KR960043127 A KR 960043127A
Authority
KR
South Korea
Prior art keywords
signal
fuse
dummy
generator
internal
Prior art date
Application number
KR1019950013272A
Other languages
English (en)
Other versions
KR0157344B1 (ko
Inventor
권국환
박희철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950013272A priority Critical patent/KR0157344B1/ko
Priority to US08/651,374 priority patent/US5659510A/en
Priority to JP8128289A priority patent/JP2868729B2/ja
Publication of KR960043127A publication Critical patent/KR960043127A/ko
Application granted granted Critical
Publication of KR0157344B1 publication Critical patent/KR0157344B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 메모리 장치의 퓨즈소자에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
내부옵션변경신호를 인에이블시키는 퓨즈가 임의의 상태에서 끊어지는 것을 방지하기 위한 상기 퓨즈소자를 제공함에 있다.
3. 발명의 해결방법의 요지
내부옵션변경신호를 인에이블시키는 퓨즈소자 회로에 N개의 더미퓨즈를 가지는 회로를 연결하는 것을 포함한다.
4. 발명의 중요한 용도
반도체 메모리 장치의 퓨즈소자 회로에 적합하게 사용한다.

Description

반도체 메모리 장치의 퓨즈소자 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 퓨즈소자 회로의 블럭도이며, 제3도는 상기 제1도 및 제2도의 블럭에 대응하는 회로도이다.

Claims (6)

  1. 내부옵션 변경신호에 응답하여 설정된 모드로 메모리를 동작시키는 동작모드신호를 발생하는 옵션부를 가지는 반도체 메모리 장치에 있어서: 퓨즈를 가지며, 제3외부입력신호 및 더미신호의 조합결과가 미리 설정된 상태신호일 때만 상기 퓨즈를 절단함에 의해 상기 옵션부에 내부옵션변경신호를 제공하는 퓨즈부와; 더미퓨즈를 가지며, 상기 퓨즈부에 연결되어 제1, 2외부입력신호에 따라 상기 더미퓨즈가 절단되는 것에 의해 상기 내부옵션변경신호의 논리보장을 위한상기 더미신호를 출력하는 더미퓨즈부를 적어도 한 개 이상을 더 구비하여, 상기 더미퓨즈가 절단된 후에만 상기 퓨즈부의 퓨즈가 절단되는 것을 특징으로 하는 반도체 메모리 장치의 퓨즈소자 회로.
  2. 제1항에 있어서; 상기 더미퓨즈부의 출력신호는 상기 내부옵션변경신호를 인에이블시키는 퓨즈부의 입력단으로 수신하는 것을 특징으로 하는 반도체 메모리 장치의 퓨즈소자 회로.
  3. 제1항에 있어서; 상기 더미퓨즈를 가지는 더미퓨즈부는 상기 내부옵션변경신호를 인에이블시키는 퓨즈부에 직렬로 연결된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈소자 회로.
  4. 제2항에 있어서; 상기 더미퓨즈를 가지는 더미퓨즈부는 병렬로 구성되어 상기 더미퓨즈부의 출력단은 상기 내부옵션변경신호를 인에이블시키는 퓨즈부의 병렬 입력단에 연결된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈소자 회로.
  5. 내부옵션 변경신호에 응답하여 설정된 모드로 메모리를 동작시키는 동작모드신호를 발생하는 옵션부를 가지는 반도체 메모리 장치에 있어서: 제1외부입력신호를 입력단으로 연결한 제1퓨즈신호 제1발생기와, 상기 제1퓨즈신호제1발생기의 출력단과 제2외부입력신호를 입력단으로 연결하는 제2퓨즈신호 제1발생기와, 상기 제2퓨즈신호 제1발생기의출력단을 입력단으로 연결하는 제1더미신호발생기로 구성된 제1더미신호발생부와, 상기 제1더미신호발생부로부터 출력되는 제1더미신호와 제3외부입력신호를 입력단으로 연결하는 제1퓨즈신호 제2발생기의 출력단을 입력단으로 연결하는 제1퓨즈신호 제2발생기와, 상기 제2퓨즈신호 제2발생기의 출력단을 입력으로 받아 제1내부옵션변경신호를 발생하는 제1내부옵변경신호발생기와, 상기 제1내부옵션변경신호를 입력단으로 연결하고 제4외부입력신호를 입력단으로 연결하는 제1퓨즈신호 제3발생기의 출력단을 입력단으로 연결하는 제2퓨즈신호 제3발생기와, 상기 제2퓨즈신호 제3발생기의 출력단을 입력단으로 받아 제2내부옵션변경신호를 출력하는 제2내부옵션변경신호 발생기로 이루어지는 것을 특징으로 하는 반도체 메모리장치의 퓨즈소자 회로.
  6. 제5항에 있어서, 상기 더미신호발생부는 상기 내부옵션변경신호를 인에이블시키는 회로의 입력단에 복수개로 연결되는 것을 특징으로 하는 반도체 메모리 장치의 퓨즈소자 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013272A 1995-05-25 1995-05-25 반도체 메모리 장치의 퓨즈소자 회로 KR0157344B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950013272A KR0157344B1 (ko) 1995-05-25 1995-05-25 반도체 메모리 장치의 퓨즈소자 회로
US08/651,374 US5659510A (en) 1995-05-25 1996-05-22 Integrated circuit devices with reliable fuse-based mode selection capability and methods of operating same
JP8128289A JP2868729B2 (ja) 1995-05-25 1996-05-23 半導体メモリ装置のヒューズ素子回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013272A KR0157344B1 (ko) 1995-05-25 1995-05-25 반도체 메모리 장치의 퓨즈소자 회로

Publications (2)

Publication Number Publication Date
KR960043127A true KR960043127A (ko) 1996-12-23
KR0157344B1 KR0157344B1 (ko) 1998-12-01

Family

ID=19415409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013272A KR0157344B1 (ko) 1995-05-25 1995-05-25 반도체 메모리 장치의 퓨즈소자 회로

Country Status (3)

Country Link
US (1) US5659510A (ko)
JP (1) JP2868729B2 (ko)
KR (1) KR0157344B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375997B1 (ko) * 2000-11-22 2003-03-15 (주)실리콘세븐 신뢰성이 향상되는 반도체 메모리 장치의 리페어 회로

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW341367U (en) * 1997-10-28 1998-09-21 Utek Semiconductor Corp An auto repairing memory
KR100311117B1 (ko) 1998-06-29 2001-12-17 박종섭 반도체메모리소자의옵션기능테스트장치
US6819160B2 (en) * 2002-11-13 2004-11-16 International Business Machines Corporation Self-timed and self-tested fuse blow
US7693596B2 (en) * 2005-12-14 2010-04-06 Dell Products L.P. System and method for configuring information handling system integrated circuits

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441170A (en) * 1980-09-30 1984-04-03 Intel Corporation Memory redundancy apparatus for single chip memories
US4573146A (en) * 1982-04-20 1986-02-25 Mostek Corporation Testing and evaluation of a semiconductor memory containing redundant memory elements
JPS58208998A (ja) * 1982-05-28 1983-12-05 Toshiba Corp 半導体ｃｍｏｓメモリ
US4485459A (en) * 1982-09-20 1984-11-27 Fairchild Camera & Instrument Corp. Redundant columns for byte wide memories
JPS632351A (ja) * 1986-06-20 1988-01-07 Sharp Corp 半導体装置
KR900008554B1 (ko) * 1988-04-23 1990-11-24 삼성전자 주식회사 메모리 동작모드 선택회로
KR930000821B1 (ko) * 1990-02-24 1993-02-05 현대전자산업 주식회사 메모리 소자의 저소비 전력 리던던시(Redundancy)회로
JP2778234B2 (ja) * 1990-09-13 1998-07-23 日本電気株式会社 冗長デコーダ回路
DE69132951T2 (de) * 1991-08-28 2002-09-12 Oki Electric Ind Co Ltd Halbleiter-speicher-vorrichtung
JP2923114B2 (ja) * 1992-02-18 1999-07-26 株式会社沖マイクロデザイン宮崎 冗長デコーダ回路
KR950000275B1 (ko) * 1992-05-06 1995-01-12 삼성전자 주식회사 반도체 메모리 장치의 컬럼 리던던시
KR950015041B1 (ko) * 1992-11-23 1995-12-21 삼성전자주식회사 로우리던던시회로를 가지는 고집적 반도체 메모리 장치
US5568444A (en) * 1993-01-08 1996-10-22 Integrated Device Technology, Inc. Adjacent row shift redundancy circuit having signal restorer coupled to programmable links
JPH06231598A (ja) * 1993-02-03 1994-08-19 Nec Ic Microcomput Syst Ltd Ｐｒｏｍ回路
US5422580A (en) * 1993-10-14 1995-06-06 Aps Technologies Switchable active termination for SCSI peripheral devices
JPH07153296A (ja) * 1993-11-26 1995-06-16 Nec Corp 半導体記憶装置
US5528539A (en) * 1994-09-29 1996-06-18 Micron Semiconductor, Inc. High speed global row redundancy system
JPH08153399A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375997B1 (ko) * 2000-11-22 2003-03-15 (주)실리콘세븐 신뢰성이 향상되는 반도체 메모리 장치의 리페어 회로

Also Published As

Publication number Publication date
KR0157344B1 (ko) 1998-12-01
JPH097391A (ja) 1997-01-10
US5659510A (en) 1997-08-19
JP2868729B2 (ja) 1999-03-10

Similar Documents

Publication Publication Date Title
KR920001518A (ko) 반도체 집적회로
KR900005264A (ko) 클럭신호스위칭회로와 그 스위칭방법
KR920020521A (ko) 반도체집적회로
KR890007126A (ko) 프로그램 가능 입력/출력 회로
KR970003931A (ko) 출력 전압 레벨 선택 회로를 구비한 반도체 집적 시스템
KR870006571A (ko) 반도체 기억장치
KR940027318A (ko) 단열의 동적 예비충전 부스터 회로
KR920002393A (ko) 자동차용 입력인터페이스
KR960042767A (ko) 반도체 메모리 소자의 스위치 회로
KR960043127A (ko) 반도체 메모리 장치의 퓨즈소자 회로
KR970076814A (ko) 어드레스 트랜지션 검출 회로를 갖는 펄스 발생 회로
KR890007430A (ko) 반도체 장치의 출력회로
KR840001410A (ko) 프로그램 가능 논리장치
KR960026651A (ko) 퓨징 시스템
KR970053282A (ko) 반도체 장치의 동작 모드 설정 회로
KR970076821A (ko) 래치회로
KR920022148A (ko) 리던던시 기능을 가지는 반도체 메모리 장치
KR920008758A (ko) 파워-온 리세트회로
KR970051425A (ko) 반도체 메모리장치의 안정화된 전기 퓨즈회로
KR910013276A (ko) 반도체 집적 회로 장치
KR970024160A (ko) 반도체 장치의 휴즈회로(A fuse circuit of a semiconductor device)
KR950021482A (ko) 반도체 장치의 지연부 선택회로
KR970055457A (ko) 멀티플렉서와 래치 결합회로
KR970048481A (ko) 반도체 소자 테스터의 이상 온도 경보 회로
KR970069223A (ko) 저항 용접 제어 또는 감시 장치, 아크 용접 모니터 장치 및, 레이저 가공 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee