KR920005474A - 위상 시프트된 클럭 신호 발생 장치 - Google Patents

위상 시프트된 클럭 신호 발생 장치 Download PDF

Info

Publication number
KR920005474A
KR920005474A KR1019910013930A KR910013930A KR920005474A KR 920005474 A KR920005474 A KR 920005474A KR 1019910013930 A KR1019910013930 A KR 1019910013930A KR 910013930 A KR910013930 A KR 910013930A KR 920005474 A KR920005474 A KR 920005474A
Authority
KR
South Korea
Prior art keywords
circuit
amplifiers
coupled
input terminal
signal
Prior art date
Application number
KR1019910013930A
Other languages
English (en)
Other versions
KR100187912B1 (ko
Inventor
헤리슨 도티 2세 제임스
로렌스 앨빈 데이빗
블래터 헤롤드
Original Assignee
원본미기재
톰슨 컨슈머 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 톰슨 컨슈머 일렉트로닉스 인코포레이티드 filed Critical 원본미기재
Publication of KR920005474A publication Critical patent/KR920005474A/ko
Application granted granted Critical
Publication of KR100187912B1 publication Critical patent/KR100187912B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

위상 시프트된 클럭 신호 발생장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 위상 시프트된 클럭신호 발생 장치의 부분 블럭 및 개략선도.
제8a 및 8b도는 제7도 장치에 용량성 부하를 가하는 도.

Claims (4)

  1. 클럭 신호를 인가하는 클럭 입력 단자와, 각각 입력 및 출력단자를 구비하는 다수의 유사한 반전 증폭기를 포함하며, 상기 증폭기들은 케스케이드로 결합되고 그리고 상기 케스케이드 결합된 증폭기들중 첫번째 증폭기의 입력단자가 상기 클럭 입력 단자에 결합되며, 다수의 입력 단자와 그리고 상기 위상 시프트된 클럭 신호를 제공하는 출력단자를 구비하는 신호 선택수단과, 각각 임피던스를 생성하는 입력 단자와 그리고 출력 단자를 구비하는 다수의 버퍼 증폭기 수단을 포함하여, 상기 증폭기 수단은 각각 상기 신호 선택 수단의 각 입력단자와 상기 케스케이드 결합된 증폭기 들중 교호 증폭기의 출력 단자사이에 결합된 위상 시프트된 클럭 신호를 발생시키는 장치로써, 상기 증폭기 각각의 출력 단자와 거의 일정한 전위점 사이에 각각 결합되는 다수의 같은 값을 갖는 캐패시터와, 상기 버퍼 증폭기 수단의 입력 단자에 의해 생성되는 임피던스를 거의 에뮬레이션 하는 임피던스를 생성하는 입력단자를 각각 구비하는 다수의 회로 수단을 포함하여, 상기 회로수단은 각각은 이들 입력 단자가 상기 버퍼 증폭기 수단에 결합되지 않은 상기 반전 증폭기들중 각 간섭증폭기의 출력단자에 결합된 것을 특징으로 하는 위상시프트된 클럭신호 발생장치.
  2. 제1항에 있어서, 상기 캐패시터들이 각각 절연층으로 분리된 다수의 도통소자를 구비하는 집적회로상에 형성되고, 상기 캐패시터들 중 제1플레이트가 각기 서로다른 레벨을 갖는 두개의 도통소자를 포함하고 그리고 상기 두개의 도통 소자가 상기 캐패시터의 제2플레이트를 형성하는 것을 특징으로 하는 위상 시프트된 클럭신호 발생장치.
  3. 제1항에 있어서, 상기 반전 증폭기들이 상보 대칭의 금속 산화물 반도체 반전회로를 포함하고, 상기 버퍼증폭기들 각각이 상보 대칭의 금속 산화물 반전회로를 포함하며, 상기 회로 수단 각각이 상보 대칭의 금속 산화물 반도체 반전회로를 추가로 포함하는 것을 특징으로 하는 위상 시프트된 클럭 신호 발생장치.
  4. 제1항에 있어서, 상기 다수의 회로 수단 각각이 출력 단자를 구비하며, 상기 회로 수단의 출력 단자에 각각 결합되는 다수의 입력 단자를 가지며, 상기 회로 수단들중 어느것이 상기 기준 신호의 신호 천이에 시간적으로 가장 가까운 신호 천이를 나타내는 지를 표시하는 제어 신호를 발생시키는 디코더 수단과, 그리고 상기 제어신호를 상기 신호 선택 회로에 결합시키는 수단을 추가로 구비하는 것을 특징으로 하는 위상 시프트된 클럭신호 발생장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019910013930A 1990-08-13 1991-08-13 위상 시프트된 클럭신호 발생장치 KR100187912B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US566,182 1990-08-13
US07/566,182 US5066868A (en) 1990-08-13 1990-08-13 Apparatus for generating phase shifted clock signals

Publications (2)

Publication Number Publication Date
KR920005474A true KR920005474A (ko) 1992-03-28
KR100187912B1 KR100187912B1 (ko) 1999-06-01

Family

ID=24261848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910013930A KR100187912B1 (ko) 1990-08-13 1991-08-13 위상 시프트된 클럭신호 발생장치

Country Status (5)

Country Link
US (1) US5066868A (ko)
JP (1) JP3447065B2 (ko)
KR (1) KR100187912B1 (ko)
DE (1) DE4126119C2 (ko)
GB (1) GB2250391B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241220A (en) * 1985-11-15 1993-08-31 Karlock James A Phase shifting circuit utilizing a transistor, a capacitor, and a diode
GB9117635D0 (en) * 1991-08-15 1991-10-02 British Telecomm Phase shifter
US5414308A (en) * 1992-07-29 1995-05-09 Winbond Electronics Corporation High frequency clock generator with multiplexer
TW255052B (ko) * 1992-11-03 1995-08-21 Thomson Consumer Electronics
FR2699023B1 (fr) * 1992-12-09 1995-02-24 Texas Instruments France Circuit à retard commandé.
US5281927A (en) * 1993-05-20 1994-01-25 Codex Corp. Circuit and method of controlling a VCO with capacitive loads
US5428626A (en) * 1993-10-18 1995-06-27 Tektronix, Inc. Timing analyzer for embedded testing
US5533072A (en) * 1993-11-12 1996-07-02 International Business Machines Corporation Digital phase alignment and integrated multichannel transceiver employing same
US5426382A (en) * 1994-05-03 1995-06-20 Motorola, Inc. Complementary logic recovered energy circuit
US5781055A (en) * 1996-05-31 1998-07-14 Sun Microsystems, Inc. Apparatus and method for instantaneous stretching of clock signals in a delay-locked loop multi-phase clock generator
KR20000040725A (ko) * 1998-12-19 2000-07-05 김영환 위상 제어회로
US20050131368A2 (en) 2003-03-04 2005-06-16 Diaperoos, Llc Vacuum-packed diaper
KR100543465B1 (ko) 2003-08-04 2006-01-20 고려대학교 산학협력단 지연된 클록 신호를 발생하는 장치 및 방법
TWI223744B (en) * 2003-12-10 2004-11-11 Realtek Semiconductor Corp Method of storage device read phase auto-calibration and related mechanism
KR100596435B1 (ko) * 2003-12-17 2006-07-05 주식회사 하이닉스반도체 어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치
KR100943342B1 (ko) 2009-10-09 2010-02-19 주식회사 바이콤 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011737A (ko) * 1973-06-04 1975-02-06
EP0059802B1 (de) * 1981-03-06 1984-08-08 Deutsche ITT Industries GmbH Integrierte Isolierschicht-Feldeffekttransistor-Verzögerungsschaltung für Digitalsignale und deren Verwendung in Farbfernsehempfängern
JPS5936405A (ja) * 1982-08-23 1984-02-28 Mitsubishi Electric Corp 入力増幅回路
JPS60111391A (ja) * 1983-11-21 1985-06-17 Nec Corp 半導体出力回路
JPS60204121A (ja) * 1984-03-29 1985-10-15 Fujitsu Ltd 位相同期回路
US4675612A (en) * 1985-06-21 1987-06-23 Advanced Micro Devices, Inc. Apparatus for synchronization of a first signal with a second signal
US4799220A (en) * 1987-02-19 1989-01-17 Grumman Aerospace Corporation Dynamic system for testing an equipment
US4814879A (en) * 1987-08-07 1989-03-21 Rca Licensing Corporation Signal phase alignment circuitry
US4970507A (en) * 1989-03-17 1990-11-13 Gte Laboratories Incorporated Broadband switching matrix for delay equalization and elimination of inversion

Also Published As

Publication number Publication date
GB2250391B (en) 1994-08-24
KR100187912B1 (ko) 1999-06-01
GB2250391A (en) 1992-06-03
JP3447065B2 (ja) 2003-09-16
DE4126119A1 (de) 1992-02-20
US5066868A (en) 1991-11-19
JPH04245714A (ja) 1992-09-02
DE4126119C2 (de) 2002-01-31
GB9117131D0 (en) 1991-09-25

Similar Documents

Publication Publication Date Title
KR920005474A (ko) 위상 시프트된 클럭 신호 발생 장치
KR930005013A (ko) 강유전성 회로를 위한 기준전압의 동적 조정
KR840003162A (ko) 이득 제어 증폭기
KR920010900A (ko) 반도체지연회로
KR950030149A (ko) 반도체 승압회로
KR860001637A (ko) 주파수 변환회로
KR900008763A (ko) 궤환부하를 이용한 증폭회로
KR850002637A (ko) 반도체 기억장치
KR920015378A (ko) 기판 바이어스 회로
KR890005992A (ko) 상보신호 출력회로
KR910010841A (ko) 액티브 필터
KR910017809A (ko) 디지탈 신호 프로세서
KR860002102A (ko) 샘플 및 홀드회로
KR900019315A (ko) 전압 레벨 전환 회로
KR840003160A (ko) 차동 증폭기
KR840005888A (ko) 반도체 기억장치(半導體記憶置裝)
KR970051285A (ko) 센스 증폭기의 차동 전압 증가 장치
KR850700091A (ko) 고효율 igfet연산 증폭기
KR880014748A (ko) 전류 발생회로
KR850002711A (ko) 복소용량성 임피던스
US4162539A (en) Read-out circuit for digital storage elements
ES454308A1 (es) Una etapa de potencia mas perfeccionada para generar senalesde reloj de doble fase sin solape.
KR900012425A (ko) 게이트 발전기
JPS5899033A (ja) 集積回路装置
KR890004495A (ko) 리셋트신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061226

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee