KR100943342B1 - 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치 - Google Patents

디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치 Download PDF

Info

Publication number
KR100943342B1
KR100943342B1 KR1020090096442A KR20090096442A KR100943342B1 KR 100943342 B1 KR100943342 B1 KR 100943342B1 KR 1020090096442 A KR1020090096442 A KR 1020090096442A KR 20090096442 A KR20090096442 A KR 20090096442A KR 100943342 B1 KR100943342 B1 KR 100943342B1
Authority
KR
South Korea
Prior art keywords
clock signal
switching
power source
clock
power supply
Prior art date
Application number
KR1020090096442A
Other languages
English (en)
Inventor
주영두
우영진
Original Assignee
주식회사 바이콤
(주)제이디에이테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 바이콤, (주)제이디에이테크놀로지 filed Critical 주식회사 바이콤
Priority to KR1020090096442A priority Critical patent/KR100943342B1/ko
Application granted granted Critical
Publication of KR100943342B1 publication Critical patent/KR100943342B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 디지털 증폭기와 스위칭 파워 서플라이의 스위칭 클럭신호 주기를 동기시키므로 전자파와 잡음(NOISE)의 발생을 줄이고 디지털 증폭기의 음질을 개선하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치에 관한 것으로써, 영전압과 전원전압이 서로 다른 경우에도 스위칭 신호를 동기 시키고, 스위칭 클럭 신호를 동기 시켜 스위칭 노이즈에 의한 전자파 발생을 줄이므로 디지털 증폭기의 신호대잡음비를 개선하여 음질을 개선하고, 기존의 디지털 증폭기와 스위칭 파워 서플라이를 그대로 사용하면서 간단한 구성으로 스위칭 클럭 신호를 동기시키는 효과가 있다.
특히, 본 발명의 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치에 필수 구성요소인 클럭성형분주부는 제 2 영전원과 제 2 동작전원에 의하여 동작하고, 제 1 직류차단부의 스위칭 클럭신호를 교류 상태로 입력하며 차동 증폭과 2 단 증폭하여 제 2 영전원과 제 2 동작전원의 레벨에 의한 제 1 동기클럭신호로 성형하는 제 2 클럭성형부 및 제 1 동기 클럭신호를 입력하고 디 플립플롭으로 이루어져 2 분주, 4 분주, 6 분주, 8 분주, 10 분주 중에서 선택된 어느 하나로 분주하는 분주부를 포함한다.
또한, 본 발명의 필수 구성요소인 디지털 오디오 증폭기의 잡음유입이 차단된 전용 경로는 스위칭 클럭 신호의 제 1 동작전원에 의한 레벨을 전송하는 선로와 스위칭 클럭 신호의 제 1 영전원에 의한 레벨을 전송하는 선로를 포함한다.
Figure R1020090096442
스위칭, 영전원, 전원전압, 디급 디지털 오디오 증폭기, 스위칭 클럭, 동기

Description

디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치{APPARATUS OF SYNCHRONOUSED CLOCK SIGNAL GENERATOR WITH D-CLASS DIGITAL AMPLIFIER FOR SWITCHING MODE POWER SUPPLY}
본 발명은 디(D) 급 디지털 증폭기에 동작전원을 공급하는 스위칭 파워 서플라이(SWITCHING MODE POWER SUPPLY: SMPS)에 관한 것으로 특히, 디지털 증폭기와 스위칭 파워 서플라이의 스위칭 클럭 신호를 동기 시키므로 전자파와 잡음(NOISE)을 줄이고 디지털 증폭기의 음질을 개선하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치에 관한 것이다.
가청의 오디오 신호를 증폭하는 증폭기는 오디오(AUDIO) 신호의 낮은 레벨을 입력하여 소정의 레벨로 높이는 기능을 하고, 투입되는 전력 대비 출력되는 전력의 효율(전원 이용률)에 따라 이론적으로 25 %의 효율을 갖는 A 급 증폭기, 25 % 내지 78.5 %의 효율을 갖는 AB 급 증폭기, 78.5 % 의 B 급 증폭기로 분류되며, 주로 아날로그 방식 증폭기에 적용된다.
이러한 종래의 아날로그 방식 증폭기(앰프, AMP: AMPLIFIER)는 전력이 투입되고 출력으로 변환되지 못한 나머지는 열로 변환되므로 발생된 열을 식히기 위하여 히트 싱크(HEAT SINK) 장치를 필요로 하며, 부피와 중량이 커지고 유지 관리가 어려운 등의 문제가 있다.
최근에는 오디오 신호를 디지털 신호로 변환하며, 디지털 신호를 증폭하는 D 급 증폭기는 이론적으로 100 %의 전력효율을 갖고 실제로는 90 % 이상의 전력효율을 갖는다.
따라서 D 급 증폭기는 부피와 무게를 대폭적으로 줄이면서도 전력 효율이 우수한 장점을 갖는다.
디지털 증폭기는 디지털 상태의 음향신호를 증폭하는 것으로, 입력된 음향신호를 PWM(PULSE WIDTH MODULATION) 방식으로 변조하고, PWM 신호를 증폭한 후에 저주파 대역 통과 필터(LOW PASS FILTER: LPF)를 이용하여 아날로그 신호로 변조한 후에 출력한다.
디지털 증폭기는 오디오 신호를 증폭 처리하는 과정에서 항상 디지털 상태이므로 디지털 증폭기라 하고, 입력되는 오디오 신호가 아날로그 이면 ANALOG PWM D급 증폭기라 하며, 일반적으로 D 급 증폭기로 불리는 것이 여기에 속한다. 또한, 디지털 오디오 신호를 입력하면 DIGITAL PWM D 급 증폭기라 하거나 FULL DIGITAL 증폭기라 한다.
또한, 아날로그 증폭기는 전자의 열 운동에 의한 열 잡음에 의하여 일정 수준 이상의 신호대잡음비(S/N)를 갖는 증폭기의 개발이 이론적으로 불가능하고, 증 폭소자의 불완전한 선형적(직선성) 특징에 의하여 증폭된 신호의 왜곡(DISTORTION)을 피할 수 없는 문제가 있다.
디지털 증폭기의 PWM 신호는 비트(BIT) 신호이므로 구형파의 폭(WIDTH)에 의하여 신호의 레벨을 표시하고, 이러한 디지털 상태에서 증폭하므로 이론적으로 신호의 왜곡이 발생하지 않으며 증폭에 FET 소자를 사용하는 것이 일반적이므로 열 잡음이 발생하지 않고 양자화 비트 수에 비례하여 높은 신호대잡음비(S/N)를 확보하는 장점이 있다.
디지털 회로는 스위칭 신호에 의하여 구동하고, 스위칭 신호는 스위칭 노이즈(NOISE)를 발생하며 스위칭 노이즈는 전자파를 생성한다. 이러한 전자파(EMI: ELECTRO MAGNETIC INTERFERENCE)에 의한 노이즈는 디지털 오디오 신호에 나쁜 영향을 미쳐 디지털 증폭기의 성능을 저하 시키는 문제가 있다.
또한, 디지털 증폭기는 서로 다른 영전압(ZERO VOLTAGE) 및 전원전압을 갖는 스위칭 파워 서플라이로부터 동작전원을 공급받고, 디지털 증폭기와 스위칭 파워 서플라이에 각각 인가되는 스위칭 신호는 서로 간섭을 발생하여 오디오 신호의 음질을 저하시키는 문제가 있다. 즉, 스위칭 파워 서플라이의 스위칭 신호에 의하여 스위칭 노이즈와 전자파를 발생하므로 디지털 증폭기의 성능을 더욱 저하 시키는 문제가 있다.
따라서 영전압이 다른 기능부 사이에 스위칭 신호를 동기 시키므로 전자파에 의한 장애를 최소로 하여 디지털 증폭기의 성능저하를 방지하는 기술을 개발할 필요가 있다.
상기와 같은 종래 기술의 문제점 및 필요성을 해소하기 위한 것으로, 영전압 및 전원전압이 서로 다른 디지털 증폭기와 스위칭 파워 서플라이의 스위칭 신호를 동기 시키는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치를 제공하는 것이 그 목적이다.
또한, 본 발명은 디지털 증폭기와 스위칭 파워 서플라이의 스위칭 노이즈에 의하여 발생하는 전자파를 최소화하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치를 제공하는 것이 그 목적이다.
또한, 본 발명은 동기식 스위칭 신호 발생장치의 구성을 간단하게 하면서 기존의 디지털 증폭기와 스위칭 파워 서플라이를 그대로 이용하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치를 제공하는 것이 그 목적이다.
상기와 같은 목적을 달성하기 위하여 안출한 본 발명은, 각기 다른 레벨의 영전원에 그라운드 되고 동작전원으로 동작하는 디급 디지털 오디오 증폭기와 스위칭 모드 파워 서플라이를 포함하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치에 있어서, 제 1 영전원과 제 1 동작전원에 의하여 오디오 신호를 디급으로 디지털 증폭하고 잡음유입 차단을 위한 전용 경로로 스위칭 클럭신호를 출력하는 디지털 오디오 증폭기와, 디지털 오디오 증폭기의 스위칭 클럭신호에 포함된 직류 성분을 차단하는 제 1 직류차단부와, 제 1 직류차단부로부터 인가된 스위칭 클럭신호를 차동 증폭과 2 단 증폭하여 제 2 영전원과 제 2 동작전원의 레벨에 의한 제 1 동기 클럭신호로 성형하고 설정된 소정 비율로 분주하는 클럭성형분주부와, 클럭성형분주부의 제 1 동기 클럭신호에 포함된 직류 성분을 차단하는 제 2 직류차단부와, 제 2 직류차단부로부터 인가된 제 1 동기 클럭신호를 차동 증폭과 2 단 증폭하여 제 3 영전원과 제 3 동작전원의 레벨에 의한 제 2 동기 클럭신호로 성형하는 제 1 클럭성형부 및 제 1 클럭성형부의 제 2 동기 클럭신호에 동기된 스위칭 전원을 생성하는 스위칭 모드 파워 서플라이를 포함하여 이루어지는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치를 제시한다.
바람직하게, 디지털 오디오 증폭기의 잡음유입이 차단된 전용 경로는, 스위칭 클럭신호의 제 1 동작전원에 의한 레벨을 전송하는 선로와 제 1 영전원에 의한 레벨을 전송하는 선로를 포함하는 경로로 이루어지는 구성이다.
또한, 클럭성형분주부는 제 2 영전원과 제 2 동작전원에 의하여 동작하고 제 1 직류차단부의 스위칭 클럭신호를 교류 상태로 입력하며 차동 증폭과 2 단 증폭하여 제 2 영전원과 제 2 동작전원의 레벨에 의한 제 1 동기클럭신호로 성형하는 제 2 클럭성형부 및 제 1 동기 클럭신호를 입력하고 디 플립플롭으로 이루어져 2 분주, 4 분주, 6 분주, 8 분주, 10 분주 중에서 선택된 어느 하나로 분주하는 분주부를 포함하여 이루어진다.
삭제
삭제
삭제
삭제
삭제
삭제
상기와 같은 구성의 본 발명은 디지털 증폭기와 스위칭 파워 서플라이의 영전압과 전원전압(동작전원)이 서로 다른 경우에도 스위칭 신호를 동기 시키는 산업적 이용효과가 있다.
또한, 상기와 같은 구성의 본 발명은 영전압과 전원전압이 서로 다른 디지털 증폭기와 스위칭 파워 서플라이의 스위칭 클럭 신호를 동기 시켜 스위칭 노이즈에 의한 전자파 발생을 줄이므로 디지털 증폭기의 신호대잡음비를 개선하여 음질을 개선하는 사용상 편리한 효과가 있다.
또한, 상기와 같은 구성의 본 발명은 기존의 디지털 증폭기와 스위칭 파워 서플라이를 그대로 사용하면서 간단한 구성으로 각각의 스위칭 클럭 신호를 동기 시키는 사용상 편리한 효과가 있다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 또한, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
영전압(ZERO VOLTAGE)은 전기가 가장 이상적으로 존재하는 상태이며, 영전압으로 빠른 스위칭(SWITCHING)이 가능하면 스위칭에 의한 전력손실을 줄이고 스위칭 주파수를 높일 수 있다. 또한, 영전압은 전자회로에서 그라운드(GROUND), 어스(EARTH) 등의 전압과 같은 의미로 사용된다.
일반적으로 시스템 또는 분리된 인쇄회로기판(PCB) 마다 영전압(그라운드: GROUND 또는 어스: EARTH)이 상이할 수 있으며 또한, 공급되는 동작전원의 레벨(LEVEL)에 차이가 있을 수 있다. 그러므로 시스템과 시스템 또는 인쇄회로기판과 인쇄회로기판을 전기적으로 연결하는 경우, 영전압과 공급되는 동작전원 및 출력되는 신호의 레벨 등이 동일한 범위에 속하는지를 제일 먼저 확인한다.
래치(LATCH)는 디지털 신호에 의하여 설정된 상태를 유지하는 회로 구성이고, 동기(SYNC: SYNCHRONOUS)는 분리된 시스템 또는 회로 사이에 해당 디지털 신호의 스위칭 시점이 일치하는 상태이며, 디(D)급 디지털 오디오 증폭기는 오디오 신호를 디지털 상태에서 처리하여 증폭하는 디지털 증폭기이다. 분주(分周)는 주파수를 나누는 것이고, 본 발명에서는 클럭 주파수를 선택된 정수 배로 나누는 의미로 사용한다.
또한, 전자회로가 동작하도록 공급하는 전원전압(VDD)을 같은 의미의 동작전원(VDD)으로 표현하기로 하고 필요한 부분에 병기한다.
도 1 은 본 발명의 일례에 의한 것으로 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치에 대한 기능 구성도이다.
이하, 첨부된 도면을 참조하여 상세히 설명하면, 동기 클럭신호 발생장치(100)는 디지털 오디오 증폭기(110), 제 1 직류차단부(120), 클럭성형분주부(130), 제 2 직류차단부(140), 제 1 클럭성형부(150), 스위칭 모드 파워 서플라이(160)를 포함하는 구성이다.
디지털 오디오 증폭기(110)는 이론적으로 100 %의 전력효율을 갖는 디(D) 급 디지털 증폭기이다.
디지털 신호를 처리하는 디지털 회로는 항상 스위칭(SWITCHING) 클럭(CLOCK) 신호가 필요하며, 각 디지털 회로마다 스위칭 클럭 신호의 발생 주기가 다르게 설계될 수 있고, 스위칭 클럭 신호의 발생 주기를 동일하게 설계하는 경우에도 부품의 오차 등에 의하여 발생 주기에 차이가 있을 수 있다. 그러므로 정밀성을 필요로 하고 다수의 디지털 회로를 결합하거나 다수의 디지털 시스템을 결합한 경우에는 스위칭 클럭 신호(이하, ‘클럭 신호’라 한다.)를 동기(SYNC) 시킬 필요가 있다.
디지털 신호는 다수의 펄스 신호로 이루어지고, 펄스 신호를 처리하기 위해서는 클럭 신호가 필요하며, 일반적인 펄스 신호는 생성되면서 클럭 노이즈(NOISE)를 발생하고, 클럭 노이즈는 전자파 장애(EMI: ELECTRO MAGNETIC INTERFERENCE)를 발생하여 디지털 신호의 신호대잡음비(S/N)를 나쁘게 한다.
특히, 오디오 신호를 디지털로 증폭하는 디지털 증폭기의 경우, 클럭 노이즈에 의하여 발생하는 전자파 장애는 신호대잡음비를 나쁘게 하여 증폭된 오디오 신호의 음질을 저하시킨다. 본 발명은 디지털 증폭기에서 전체적인 클럭 노이즈 발생을 줄이어 전자파 장애가 적게 발생하도록 하므로 음질을 개선하는 기술에 관한 것이다.
본 발명에서는 오디오 신호를 증폭하는 디지털 오디오 증폭기(110)와 동작전원을 공급하는 스위칭 모드 파워 서플라이(160)에서 각각 사용하는 클럭 신호를 동기 시켜, 전체적인 클럭 신호의 발생 횟수를 줄인다.
스위칭 모드 파워 서플라이(160)에서 사용하는 클럭 신호의 주파수는 디지털 오디오 증폭기(110)에서 사용하는 클럭 신호의 주파수보다 낮은 것이 일반적이다.
디지털 오디오 증폭기(110)는 제 1 영전원(GND 1)을 그라운드 전원으로 하는 제 1 동작전원(VDD 1)에 의하여 동작하고, 자체적으로 사용하는 클럭 신호를 2 개의 선로로 이루어지는 전용 경로로 출력하므로 외부로부터 잡음의 유입을 초기에 차단한다.
제 1 직류전원 차단부(120)는 디지털 오디오 증폭부(110)와 연결되는 2 개의 선로에 콘덴서(CONDENSER) 전자부품을 각각 접속하여 스위칭 클럭 신호로부터 직류 성분을 차단한다.
클럭성형분주부(130)는 제 1 직류전원 차단부(120)에 의하여 직류 성분이 차단되어 인가된 클럭 신호를 입력하고 차동증폭과 2 단 증폭을 통하여 제 2 영전원에 의한 제 2 동작전원의 레벨로 성형한 제 1 동기클럭(SYNC 1) 신호를 출력하며 설정된 배수로 분주하는 것으로, 제 2 클럭성형부(132) 및 분주부(134)를 포함하는 구성이다.
제 2 직류차단부(140)는 클럭성형분주부(130)에 의하여 제 2 영전원(GND 2)과 제 2 동작전원(VDD 2)의 레벨로 이루어지고 선택된 비율로 분주 된 제 1 동기클럭(SYNC 1) 신호로부터 직류 성분을 차단하여 제거하고 제 3 영전원(GND 3)과 제 3 동작전원(VDD 3)으로 동작(구동)하는 제 1 클럭성형부(150)에 인가한다.
제 1 클럭성형부(150)는 입력된 제 1 동기클럭(SYNC 1) 신호를 제 3 영전원(GND 3)과 제 3 동작전원(VDD 3)에 의한 제 2 동기클럭(SYNC 2) 신호로 성형하여 스위칭 모드 파워 서플라이(160)에 출력한다.
결과적으로, 스위칭 모드 파워 서플라이는 제 1 클럭성형부의 제 2 동기 클럭신호에 동기된 스위칭 전원을 생성한다.
도 2 는 본 발명의 일례에 의한 것으로 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치에 의한 클럭성형분주부의 상세 기능 구성도 이다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 클럭성형분주부를 상세히 설명한다.
클럭성형분주부(130)는 제 2 클럭성형부(132)와 분주부(134)로 이루어지고, 제 2 클럭성형부(132)는 전치증폭부(200) 및 비교부(300)로 이루어지는 구성이다.
여기서 클럭성형분주부(130)는 제 2 영전원(GND 2)과 제 2 동작전원(VDD 2)으로 동작한다. 즉, 디지털 오디오 증폭기(110)와 클럭성형분주부(130)는 각각 사용하는 그라운드 또는 영전원(GND)의 레벨과 동작전원(VDD)의 레벨에 차이가 있다.
전치증폭부(200)는 입력필터부(210), 제 1 트랜지스터(Q 1)(210), 제 2 트랜지스터(Q 2)(220), 제 1 전류원(I 1)(240), 궤환저항부(250), 크기저항부(260), 바이어스저항부(270)를 포함한다.
입력필터부(210)는 제 1 직류차단부(120)로부터 직류 성분이 차단된 상태로 2 개의 선로를 통하여 인가되는 스위칭 클럭 신호를 교류(AC) 상태로 입력하는 동시에 제 2 영전원(GND 2)에 의한 그라운드 레벨에 접지시켜 차동(DIFFERENT) 상태의 신호로 각각 입력한다.
제 1 트랜지스터(220)와 제 2 트랜지스터(230)는 입력필터부(210)를 통하여 차동상태로 인가되는 신호를 각각의 베이스(BASE) 단자로 입력한다.
제 1 전류원(I 1)(240)은 제 1 및 제 2 트랜지스터(220, 230)의 에미터(EMITTER) 단자와 제 2 영전원(GND 1) 사이에 접속하여 정전류를 공급한다. 또한, 제 1 전류원(240)은 저항으로 교체될 수 있다.
궤환저항부(250)는 제 1 및 제 2 트랜지스터(220, 230)의 베이스 단자와 컬렉터(COLLECTOR) 단자 사이에 저항(R 4, R 5)을 각각 교차 접속하는 것으로, 컬렉터 단자로의 출력을 베이스 단자로 정궤환 시키는 루프(LOOP)를 형성하여 증폭 이득(GAIN)을 조정하고, 스위칭 동작이 신속하게 이루어지도록 하며, 스위칭 클럭 신호에 의하여 설정된 로직(LOGIC) 상태를 유지하는 래치(LATCH) 기능을 한다.
크기저항부(260)는 제 1 및 제 2 트랜지스터(220, 230)의 컬렉터(COLLECTOR) 단자에 접속하는 저항(R 2, R 3)으로 이루어지고, 제 1 전류원(240)과 함께 동작하며 차동증폭되어 출력되는 스위칭 클럭 신호의 크기를 결정한다.
바이어스저항부(270)는 저항(R 1)으로 이루어지며 제 2 동작전원(VDD 2)과 크기저항부(260) 사이에 접속하고, 제 1 전류원(240)과 함께 동작하며 차동증폭되어 출력되는 스위칭 클럭 신호의 동상모드(COMMON MODE)에 의한 바이어스(BIAS) 전압의 레벨을 결정한다.
전치 증폭부(200)를 구성하는 제 1 및 제 2 트랜지스터(220, 230)는 각각의 베이스 단자로 입력되는 스위칭 클럭 신호의 전압차이를 증폭하여 각각의 컬렉터 단자로 출력하여 비교부(300)에 인가한다.
비교부(300)는 전치증폭부(200)에 의하여 차동 증폭한 스위칭 클럭 신호를 인가받고 2 단 증폭하여, 제 2 영전원(GND 2)과 제 2 동작전원(VDD 2)의 레벨에 의한 제 1 동기클럭(SYNC 1) 신호로 성형하여 출력하는 것으로, 제 3 트랜지스터(Q 3)(310), 제 4 트랜지스터(Q 4)(320), 제 2 전류원(I 2)(330), 제 5 트랜지스터(Q 5)(340)를 포함하는 구성이다.
제 3 및 제 4 트랜지스터(310, 320)는 전치증폭부(200)로부터 인가되는 스위칭 클럭신호를 베이스 단자로 각각 입력하고 제 2 전류원(330)에 의하여 설정된 이득으로 증폭하며 제 4 트랜지스터(320)의 컬렉터 단자로 출력한다. 이때, 제 4 트랜지스터(320)의 컬렉터로 출력된 스위칭 클럭 신호는 제 5 트랜지스터(340)의 베이스 단자에 인가된다.
제 5 트랜지스터(340)는 베이스 단자에 입력된 스위칭 클럭신호를 제 2 영전원(GND 2)과 제 2 동작전원(VDD 2)의 레벨로 이루어지는 제 1 동기클럭(SYNC 1) 신호로 성형하여 출력한다.
비교부(300)로부터 성형 되어 출력되는 제 1 동기클럭(SYNC 1) 신호는 분주부(134)에 인가되어 선택된 비율로 분주하고 2 개의 선로를 이용하여 출력한다.
분주비율은 2 분주, 4 분주, 6 분주, 8 분주 및 10 분주 중에서 선택된 어느 하나의 비율로 분주하며, 디 플립플롭(D FLIP FLOP)을 사용하는 것이 바람직하다.
일례로, 하나의 디 플립플롭을 사용하면 2 분주를 하고, 2 개를 사용하면 4 분주하는 등과 같으므로 선택된 비율에 의하여 사용되는 디 플립플롭의 개수가 정해진다. 도면에서는 디 플립플롭을 2 개 사용하므로 4 분주 하는 것으로 도시되어 있다.
도 3 은 본 발명의 일례에 의한 것으로 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치에 의한 제 1 클럭성형부의 상세 기능 구성도 이다.
이하, 첨부된 도면을 참조하여 제 1 클럭성형부(150)를 상세히 설명한다.
제 1 클럭성형부(150)는 제 3 영전원(GND 3)과 제 3 동작전원(VDD 3)으로 동작(구동)하므로 제 2 영전원(GND 2)과 제 2 동작전원(VDD 2)으로 구동하는 클럭성형분주부(130)와 그라운드 전압인 영전원(GND)의 레벨과 구동을 위한 동작전원(VDD)의 레벨에 차이가 있다.
즉, 제 1 클럭성형부(150)는 제 3 영전원(GND 3)과 제 3 동작전원(VDD 3)으로 구동하는 차이가 있고, 그 구성 및 기능은 상기 제 2 클럭성형부(132)와 동일하므로 반복된 설명을 생략하기로 한다.
제 1 클럭성형부(150)는 입력된 제 1 동기클럭(SYNC 1) 신호를 제 3 영전원(GND 3)과 제 3 동작전원(VDD 3)에 의한 제 2 동기클럭(SYNC 2) 신호로 성형하여 스위칭 모드 파워 서플라이(160)에 출력한다.
이때, 제 1 클럭성형부(150)와 스위칭 모드 파워 서플라이(160)는 제 3 영전원(GND 3)과 제 3 동작전원(VDD 3)을 동일하게 사용하므로 제 1 클럭성형부(150)로부터 출력된 제 2 동기클럭(SYNC 2) 신호에 의하여 스위칭 모드 파워 서플라이(160)가 제어된다.
상기와 같은 구성의 본 발명은, 디지털 오디오 증폭기(110)와 스위칭 모드 파워 서플라이(160)에 구동을 위하여 각각 공급되는 전원 및 그라운드 레벨에 차이가 있고 출력되거나 입력되는 신호의 레벨에서도 차이가 있으나, 디지털 오디오 증폭기(110)로부터 출력되는 스위칭 클럭신호를 클럭성형분주부(130)에 의하여 제 1 동기클럭(SYNC 1) 신호로 성형하고, 다시 제 1 클럭성형부(150)에 의하여 제 2 동기클럭(SYNC 2) 신호로 성형하므로 영전원(GND)과 동작전원(VDD)이 상이한 스위칭 모드 파워 서플라이(160)를 제어할 수 있는 신호를 생성한다.
디지털 오디오 증폭기(110)와 스위칭 모드 파워 서플라이(160)를 구동하는 클럭(CLOCK) 신호는 동기(SYNC) 되고, 전체적으로 클럭 신호의 발생 주파수가 줄어든다.
그러므로 클럭 신호에 의하여 발생하는 클럭 노이즈가 줄어들고, 클럭 노이즈에 의한 전자파 장애(EMI)가 줄어든다.
따라서 디지털 오디오 증폭기(110)는 전자파 장애로부터 영향을 적게 받아 음질이 매우 개선된다.
이상에서 본 발명은 기재된 구체 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1 은 본 발명의 일례에 의한 것으로 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치에 대한 기능 구성도이다.
도 2 는 본 발명의 일례에 의한 것으로 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치에 의한 클럭성형분주부의 상세 기능 구성도이다.
삭제
도 3 은 본 발명의 일례에 의한 것으로 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치에 의한 제 1 클럭성형부의 상세 기능 구성도 이다.
** 도면의 주요 부분에 대한 부호 설명 **
100 : 동기 클럭신호 발생장치 110 : 디지털 오디오 증폭기
120 : 제 1 직류차단부 130 : 클럭성형분주부
132 : 제 2 클럭성형부 134 : 분주부
140 : 제 2 직류차단부 150 : 제 1 클럭성형부
154, 300 : 비교부 152, 200 : 전치증폭부
160 : 스위칭 모드 파워 서플라이 210 : 입력필터부
220 : 제 1 트랜지스터 230 : 제 2 트랜지스터
240 : 제 1 전류원 250 : 궤환저항부
260 : 크기저항부 270 : 바이어스저항부
310 : 제 3 트랜지스터 320 : 제 4 트랜지스터
330 : 제 2 전류원 340 : 제 5 트랜지스터

Claims (9)

  1. 삭제
  2. 제 1 영전원과 제 1 동작전원에 의하여 오디오 신호를 디급으로 디지털 증폭하고 잡음유입 차단을 위한 전용 경로로 스위칭 클럭신호를 출력하는 디지털 오디오 증폭기; 상기 디지털 오디오 증폭기의 스위칭 클럭신호에 포함된 직류 성분을 차단하는 제 1 직류차단부; 상기 제 1 직류차단부로부터 인가된 상기 스위칭 클럭신호를 차동 증폭과 2 단 증폭하여 제 2 영전원과 제 2 동작전원의 레벨에 의한 제 1 동기 클럭 신호로 성형하고 설정된 소정 비율로 분주하는 클럭성형분주부; 상기 클럭성형분주부의 상기 제 1 동기 클럭신호에 포함된 직류 성분을 차단하는 제 2 직류차단부; 상기 제 2 직류차단부로부터 인가된 상기 제 1 동기 클럭신호를 차동 증폭과 2 단 증폭하여 제 3 영전원과 제 3 동작전원의 레벨에 의한 제 2 동기 클럭 신호로 성형하는 제 1 클럭성형부; 및 상기 제 1 클럭성형부의 제 2 동기 클럭신호에 동기된 스위칭 전원을 생성하는 스위칭 모드 파워 서플라이를 포함하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치로,
    상기 클럭성형분주부는,
    상기 제 2 영전원과 제 2 동작전원에 의하여 동작하고 상기 제 1 직류차단부의 스위칭 클럭신호를 교류 상태로 입력하며 차동 증폭과 2 단 증폭하여 상기 제 2 영전원과 제 2 동작전원의 레벨에 의한 제 1 동기클럭신호로 성형하는 제 2 클럭성형부; 및
    상기 제 1 동기 클럭신호를 입력하고 디 플립플롭으로 이루어져 2 분주, 4 분주, 6 분주, 8 분주, 10 분주 중에서 선택된 어느 하나로 분주하는 분주부를 포함하며,
    상기 디지털 오디오 증폭기의 잡음유입이 차단된 전용 경로는,
    상기 스위칭 클럭 신호의 제 1 동작전원에 의한 레벨을 전송하는 선로와 상기 스위칭 클럭 신호의 제 1 영전원에 의한 레벨을 전송하는 선로를 포함하는 것을 특징으로 하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치.
  3. 삭제
  4. 제 2 항에 있어서, 상기 제 2 클럭성형부는,
    상기 스위칭 클럭신호를 교류 및 차동 상태로 입력하여 정궤환하고 차동 증폭하며 래치하고 설정된 전압과 신호의 크기로 각각 출력하는 전치증폭부; 및
    상기 전치증폭부의 신호를 입력하고 2 단 증폭하여 상기 제 2 영전원과 제 2 동작전원의 레벨에 의한 제 1 동기 클럭 신호로 성형하는 비교부를 포함하는 것을 특징으로 하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치.
  5. 제 4 항에 있어서, 상기 전치증폭부는,
    상기 스위칭 클럭 신호의 스위칭 성분을 2 개의 선로를 통하여 교류 상태로 입력하고, 각 선로의 신호를 제 2 영전원의 그라운드 레벨에 접지된 차동상태로 각각 입력하는 입력필터부;
    상기 입력필터부로부터 차동상태로 각각 입력되는 상기 스위칭 클럭신호를 베이스 단자에 각각 입력하는 제 1 및 제 2 트랜지스터;
    상기 제 1 및 제 2 트랜지스터의 에미터 단자와 상기 제 2 영전원 사이에 접속하여 정전류를 공급하는 제 1 전류원;
    상기 제 1 및 제 2 트랜지스터의 베이스 단자와 컬렉터 단자에 교차 접속하여 출력의 정궤환 루프를 형성하고 스위칭 동작을 신속하게 하며 로직 상태 유지를 위하여 래치하는 궤환저항부;
    상기 제 1 및 제 2 트랜지스터가 상기 스위칭 클럭신호를 차동 증폭한 신호의 크기를 결정하는 크기저항부; 및
    상기 제 1 및 제 2 트랜지스터가 상기 차동 증폭한 신호의 동상모드 바이어스 전압 레벨을 결정하는 바이어스저항부를 포함하며,
    상기 제 2 영전원을 그라운드 전원으로 하는 상기 제 2 동작전원에 의하여 동작하는 것을 특징으로 하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치.
  6. 제 5 항에 있어서, 상기 제 1 전류원은,
    저항으로 이루어지는 구성을 특징으로 하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치.
  7. 제 4 항에 있어서, 상기 비교부는,
    상기 전치증폭부로부터 차동 증폭된 스위칭 클럭신호를 각각 입력하는 제 3 및 제 4 트랜지스터;
    상기 제 2 동작전원과 상기 제 3 및 제 4 트랜지스터의 에미터 단자에 접속하여 정전류를 공급하는 제 2 전류원; 및
    상기 제 4 트랜지스터의 컬렉터 단자에 접속하여 상기 제 2 영전원과 제 2 동작전원의 레벨에 의한 제 1 동기 클럭 신호로 성형하는 제 5 트랜지스터; 를 포함하는 것을 특징으로 하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치.
  8. 제 7 항에 있어서, 상기 제 2 전류원은,
    저항으로 이루어지는 구성을 특징으로 하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치.
  9. 제 2 항에 있어서, 상기 제 1 클럭성형부는,
    상기 제 1 동기 클럭신호를 교류 및 차동 상태로 입력하여 정궤환하고 차동 증폭하며 래치하고 설정된 전압과 신호의 크기로 각각 출력하는 전치증폭부; 및
    상기 전치증폭부의 신호를 입력하고 2 단 증폭하여 상기 제 3 영전원과 제 3 동작전원의 레벨에 의한 제 2 동기 클럭 신호로 성형하는 비교부를 포함하는 것을 특징으로 하는 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치.
KR1020090096442A 2009-10-09 2009-10-09 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치 KR100943342B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090096442A KR100943342B1 (ko) 2009-10-09 2009-10-09 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090096442A KR100943342B1 (ko) 2009-10-09 2009-10-09 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치

Publications (1)

Publication Number Publication Date
KR100943342B1 true KR100943342B1 (ko) 2010-02-19

Family

ID=42083626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090096442A KR100943342B1 (ko) 2009-10-09 2009-10-09 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치

Country Status (1)

Country Link
KR (1) KR100943342B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100187912B1 (ko) 1990-08-13 1999-06-01 에릭피. 허맨 위상 시프트된 클럭신호 발생장치
US20030122531A1 (en) 2001-09-07 2003-07-03 Stmicroelectronics S.A. Switched mode power supply device adapted for low current drains, and cellular phone equipped with such a device
US20030169103A1 (en) * 2001-02-19 2003-09-11 Takashi Shima Switching power amplifier, and switching control method for a switching power amplifier
US7345530B1 (en) 2006-06-01 2008-03-18 National Semiconductor Corporation Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100187912B1 (ko) 1990-08-13 1999-06-01 에릭피. 허맨 위상 시프트된 클럭신호 발생장치
US20030169103A1 (en) * 2001-02-19 2003-09-11 Takashi Shima Switching power amplifier, and switching control method for a switching power amplifier
US20030122531A1 (en) 2001-09-07 2003-07-03 Stmicroelectronics S.A. Switched mode power supply device adapted for low current drains, and cellular phone equipped with such a device
US7345530B1 (en) 2006-06-01 2008-03-18 National Semiconductor Corporation Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing

Similar Documents

Publication Publication Date Title
CN109792235B (zh) 具有可配置的最终输出级的放大器
KR100916007B1 (ko) 소형 확성기들을 위한 고효율 드라이버
EP3687065A1 (en) Envelope tracking modulator
KR100725985B1 (ko) 높은 선형성을 갖는 변조 시스템과 변조 방법
US20170294888A1 (en) Audio amplifier system
CN110612665B (zh) 具有可配置的最终输出级的放大器的校准
US9444419B2 (en) Boosted differential class H amplifier
WO2019126351A1 (en) Configurable modal amplifier system
KR20140086890A (ko) 하이브리드 디지털/아날로그 전력 증폭기
US8704558B2 (en) Method and apparatus for producing triangular waveform with low audio band noise content
CN110582935B (zh) 在具有多个回放路径的音频系统中进行切换
Kang et al. A review of audio class D amplifiers
EP1193867B1 (en) Digital amplifier
US8237496B2 (en) Switching amplifier with enhanced supply rejection and related method
US11070203B2 (en) Dual bootstrapping for an open-loop pulse width modulation driver
KR100972155B1 (ko) 2중 부궤환 ｄ급 증폭기
EP1220443B1 (en) xDSL class C-AB driver
KR100943342B1 (ko) 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치
CN110603731B (zh) 具有可配置最终输出级的放大器中的切换
US8249272B2 (en) Audio playback apparatus
US11205999B2 (en) Amplifier with signal dependent mode operation
Cellier et al. A synchronized self oscillating Class-D amplifier for mobile application
CN102355204A (zh) 一种音频功放自动切换电路及功放芯片
US11190168B2 (en) Dual bootstrapping for an open-loop pulse width modulation driver
EP4148993A1 (en) High-efficiency amplifier architecture with de-gain stage

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130212

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 11