KR100725985B1 - 높은 선형성을 갖는 변조 시스템과 변조 방법 - Google Patents

높은 선형성을 갖는 변조 시스템과 변조 방법 Download PDF

Info

Publication number
KR100725985B1
KR100725985B1 KR1020060050038A KR20060050038A KR100725985B1 KR 100725985 B1 KR100725985 B1 KR 100725985B1 KR 1020060050038 A KR1020060050038 A KR 1020060050038A KR 20060050038 A KR20060050038 A KR 20060050038A KR 100725985 B1 KR100725985 B1 KR 100725985B1
Authority
KR
South Korea
Prior art keywords
signal
input
pwm
input terminal
integrator
Prior art date
Application number
KR1020060050038A
Other languages
English (en)
Inventor
이종행
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060050038A priority Critical patent/KR100725985B1/ko
Priority to US11/608,581 priority patent/US20070279127A1/en
Application granted granted Critical
Publication of KR100725985B1 publication Critical patent/KR100725985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

높은 선형성을 갖는 변조 시스템과 변조 방법이 개시된다. 상기 시스템은 PWM 변조기 또는 D급 증폭기가 될 수 있고, 적분기, 저역 통과 필터, 비교기, 출력 회로를 구비한다. 상기 저역 통과 필터가 상기 비교기 앞 단에 위치하여, 상기 비교기에 의한 지터 잡음 및/또는 상기 출력 회로의 스위칭 잡음이 궤환되어 입력되는 경우 이들을 제거할 수 있다. 따라서 변조 시스템의 선형성이 증가된다.
PWM 변조, 클래스 D 증폭기

Description

높은 선형성을 갖는 변조 시스템과 변조 방법{High-linearity modulation system and modulation method}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 D급 증폭기의 기능 블록도이다.
도 2는 종래의 램프 발생기를 구비하는 PWM변조기의 블록도를 나타낸다.
도 3은 종래의 자가 발진형 PWM변조기의 블록도를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 시스템의 기능 블록도이다.
도 5는 본 발명의 다른 실시예에 따른 시스템의 기능 블록도이다.
도 6a는 본 발명의 실시예에 따른 시스템의 출력전압이 포화되었을때 상기 시스템의 출력전압의 파형과 저역 통과 필터의 출력 파형을 나타낸 그래프이다.
도 6b는 도 6a에 도시된 제 1 구간을 확대한 파형도이다.
도 6c는 도 6a에 도시된 제 2 구간을 확대한 파형도이다.
도 6d는 도 6a에 도시된 제 3 구간을 확대한 파형도이다.
본 발명은 PWM 변조 기술에 관한 것으로, 보다 상세하게는 고선형성을 갖는 변조 시스템과 변조 방법에 관한 것이다.
통상적으로 증폭기는 아날로그 증폭기와 디지털 증폭기로 나뉜다. A급 증폭기, B급 증폭기, 및 AB급 증폭기는 아날로그 증폭기의 예이고, D급 증폭기는 디지털 증폭기의 예이다.
일반적으로 사용되는 아날로그 증폭기(예컨대; A급 증폭기, B급 증폭기, 또는 AB급 증폭기)의 효율이 나쁘므로 상기 아날로그 증폭기의 전력 손실은 크다. 따라서 아날로그 증폭기에서는 많은 열이 발생하므로, 상기 아날로그 증폭기의 온도는 상승하게 된다.
상기 아날로그 증폭기에서 발생된 열을 강제로 냉각시키기 위해 큰 방열판이나 냉각용 팬이 요구되므로, 상기 아날로그 증폭기의 크기(size)는 커진다. 또한, 상기 아날로그 증폭기를 포함하는 음향 기기의 온도가 상승하면 상기 아날로그 증폭기가 파손될 수 있다. 또한, 진공관이나 트랜지스터를 이용한 아날로그 증폭기에서는 전자의 열 운동에 의한 열 잡음과 증폭 소자(예컨대, 진공관 또는 트랜지스터)의 불완전한 선형성 때문에 피할 수 없는 신호의 왜곡이 발생할 수 있다.
이에 반해, D급 증폭기는 효율이 높고 크기가 작아서 가볍고 이동성이 좋은 이점이 있다. 또한, 상기 D급 증폭기 자체에서 열로 소모되는 전력이 적기 때문에 아날로그 증폭기에 비하여 많이 사용된다.
도 1은 일반적인 D급 증폭기의 기능 블록도를 나타낸다. 도 1을 참조하면, 상기 D급 증폭기(5)는 입력 게인 스테이지(input gain stage; 10), PWM변조기(20), 및 파워 스테이지들(power stages; 30과 40)을 구비한다.
상기 입력 게인 스테이지(10)로 입력되는 오디오 신호는 아날로그 신호이며, 흔히 사용되는 음향 기기의 입력 신호가 될 수 있다. 상기 입력 게인 스테이지(10)는 상기 아날로그 신호를 수신하고 증폭한다. 상기 PWM변조기(20)는 비교기 형태의 회로(미도시)를 구비하며, 입력된 아날로그 신호와 소정의 기준 신호를 비교하고 그 비교결과에 따라 PWM신호를 발생한다.
예컨대, 입력된 아날로그 신호의 레벨이 기준 신호의 레벨보다 크면 상기 PWM 변조기(20)는 하이 레벨(또는 '1')을 출력하고, 입력된 아날로그 신호의 레벨이 상기 기준 신호의 레벨보다 작으면 상기 PWM 변조기(20)는 로우 레벨(또는 '0')을 출력한다. 즉 상기 PWM 변조기(20)는 입력된 아날로그 신호와 소정의 기준 신호에 기초하여 PWM신호를 발생한다.
상기 파워 스테이지들(30과 40) 각각은 상기 PWM 변조기(20)로부터 출력된 PWM신호를 수신하고, 버퍼링하고, 버퍼링된 신호를 유도성 부하(예컨대, 스피커(speaker))로 출력한다. 상기 D급 증폭기(5)는 두 개의 파워 스테이지들(30과 40)를 구비하는 풀 브리지(full bridge)형태의 증폭기이다. 상기 풀 브리지 형태의 증폭기는 고출력을 낼 수 있는 구조이다. 이에 반해, 하나의 파워 스테이지(30 혹은 40)만을 사용하는 D급 증폭기는 하프 브리지(half bridge)형태의 증폭기이다.
도 2는 종래의 기술에 따른 램프 발생기를 구비하는 PWM변조기의 블록도를 나타낸다. 도 2에 도시된 바와 같이 미국 등록 특허(6,262,632)에 기재된 램프 발생기(23)를 구비하는 PWM 변조기의 비교기들(40과 42) 각각은 램프 발생기(23)로부 터 발생된 대응되는 램프신호(36와 38)와 대응되는 적분기(24과 26)의 출력신호를 수신하고, 적분된 신호와 상기 대응되는 램프 신호(36와 38)에 기초하여 PWM신호를 생성한다.
도 2에 도시된 램프 발생기(23)를 구비하는 PWM 변조기는 상기 램프 발생기(23)를 구비하므로 그 구조가 복잡하고 구현이 어렵다. 또한, 각 적분기(24과 26)의 출력 신호에는 각 출력단(28과 30)의 스위칭 노이즈가 포함될 수 있으므로, 상기 각 적분기(24과 26)의 출력 신호에 왜곡이 발생할 수 있다.
도 3은 종래의 기술에 따른 자가발진형 PWM변조기이다. 도 3에 도시된 바와 같이 미국 등록 특허(6,362,702)에 기재된 자가 발진형 PWM변조기는 도 2에 도시된 PWM 변조기와 달리 램프 발생기를 구비하지 않는다. 자가 발진형 PWM변조기의 출력단(6)의 스위칭 노이즈는 적분기(12)로 유입될 수 있으므로, 상기 적분기(12)의 출력신호(Vb)는 왜곡될 수 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 고선형성을 갖는 변조 시스템 및 그 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 시스템은 제1입력신호와 제1PWM 스위칭 잡음을 포함하는 제1궤환 신호를 적분하고 제1적분신호를 발생하는 제1적분기; 상기 제1적분 신호에 포함된 상기 제1PWM 스위칭 잡음을 제거하고 상기 제1PWM 스위칭 잡음이 제거된 신호를 출력하기 위한 제1저역 통과 필터; 기준 신호와 상기 제1 저역 통과 필터의 출력신호를 비교하고 비교결과에 상응하는 제1PWM신호를 발생하기 위한 제1비교기; 및 상기 제1PWM신호를 버퍼링하여 상기 제1궤환 신호를 발생하기 위한 제1출력회로를 구비한다.
상기 시스템은 제2입력신호와 제2PWM 스위칭 잡음을 포함하는 제2궤환 신호를 적분하고 제2적분신호를 발생하는 제2적분기; 상기 제2적분 신호에 포함된 상기 제2PWM 스위칭 잡음을 제거하고 상기 제2PWM 스위칭 잡음이 제거된 신호를 출력하기 위한 제2저역 통과 필터; 상기 기준 신호와 상기 제2저역 통과 필터의 출력신호를 비교하고 비교결과에 상응하는 제2PWM신호를 발생하기 위한 제2비교기; 및 상기 제2PWM신호를 버퍼링하여 상기 제2궤환 신호를 발생하기 위한 제2출력회로를 더 구비한다.
상기 시스템은 상기 제1궤환신호를 상기 제1적분기로 궤환시키기 위한 제1저
항 또는 상기 제2궤환 신호를 상기 제2적분기로 궤환시키기 위한 제2저항을 더 구비한다.
상기 시스템은 상기 기준신호로서 톱니파 또는 삼각파를 발생시키기 위한 신호 발생기를 더 구비한다.
상기 시스템은 상기 제1출력회로 또는 상기 제2출력 회로에 접속된 유도성 부하를 더 구비한다.
상기 제1적분기는 상기 제1입력신호를 수신하기 위한 제 1 입력단자, 소정의 바이어스 전압을 수신하기 위한 제 2 입력단자, 및 상기 제1적분신호를 출력하기 위한 출력단자를 구비하는 제1증폭기; 및 상기 제 1 입력단자와 상기 출력단자 사 이에 접속된 제1커패시터를 구비하며,상기 제1궤환 신호는 상기 제1적분기의 상기 제1입력단자로 입력된다.
상기 제1적분기는 상기 제1입력신호를 수신하기 위한 제 1 입력단자, 소정의 바이어스 전압을 수신하기 위한 제 2 입력단자, 및 상기 제1적분신호를 출력하기 위한 상기 제1출력단자를 구비하는 제1증폭기; 및 상기 제 1 입력단자와 상기 제1출력단자 사이에 접속된 제1커패시터를 구비하며, 상기 제2적분기는, 상기 제2입력신호를 수신하기 위한 제 1 입력단자, 상기 소정의 바이어스 전압을 수신하기 위한 제 2 입력단자, 및 상기 제2적분신호를 출력하기 위한 상기 제2출력단자를 구비하는 제2증폭기; 및 상기 제 2 입력단자와 상기 제2출력단자 사이에 접속된 제2커패시터를 구비하며, 상기 제1궤환 신호는 상기 제1적분기의 상기 제1입력단자로 입력되고 상기 제2궤환 신호는 상기 제2적분기의 상기 제1입력단자로 입력된다.
또는, 상기 제1적분기는 상기 제1입력신호를 수신하기 위한 제 1 입력단자, 상기 제1궤환 신호를 수신하기 위한 제 2 입력단자, 및 상기 제1적분신호를 출력하기 위한 출력단자를 구비하는 제1증폭기; 및 상기 제 1 입력단자와 상기 제1적분기의 출력단자 사이에 접속된 제1커패시터를 구비한다.
또는, 상기 제1적분기는 상기 제1입력신호를 수신하기 위한 제 1 입력단자, 상기 제1궤환 신호를 수신하기 위한 제 2 입력단자, 및 상기 제1적분신호를 출력하기 위한 제1출력단자를 구비하는 제1증폭기; 및 상기 제 1 입력단자와 상기 제1출력단자 사이에 접속된 제1커패시터를 구비하며, 상기 제2적분기는, 상기 제2입력신호를 수신하기 위한 제 1 입력단자, 상기 제2궤환 신호를 수신하기 위한 제 2 입력 단자, 및 상기 제2적분신호를 출력하기 위한 상기 제2출력단자를 구비하는 제2증폭기; 및 상기 제 2 입력단자와 상기 제2출력단자 사이에 접속된 제2커패시터를 구비한다.
상기 제1입력신호와 상기 제2입력신호는 차동 신호들이다. 상기 시스템은 PWM변조기 또는 D급 증폭기이다.
본 발명에 따른 변조 방법은 제1입력신호와 제1PWM 스위칭 잡음을 포함하는 제1궤환 신호를 적분하고 제1적분신호를 발생하는 단계; 상기 제1적분 신호에 포함된 상기 제1PWM 스위칭 잡음을 제거하기 위해 저역 통과 필터링하고 상기 제1PWM 스위칭 잡음이 제거된 제 1 신호를 출력하는 단계; 기준 신호와 상기 제 1 신호를 비교하고 비교결과에 상응하는 제1PWM신호를 발생하기 위한 단계; 및 상기 제1PWM신호를 버퍼링하여 상기 제1궤환 신호를 발생하는 단계를 구비한다.
상기 변조 방법은 제 2 입력신호와 제 2 PWM 스위칭 잡음을 포함하는 제 2 궤환 신호를 적분하고 제2적분신호를 발생하는 단계; 상기 제2적분 신호에 포함된 상기 제2PWM 스위칭 잡음을 제거하기 위해 저역 통과 필터링하고 상기 제2PWM 스위칭 잡음이 제거된 제 2 신호를 출력하는 단계; 상기 기준 신호와 상기 제 1 신호를 비교하고 비교결과에 상응하는 제2PWM신호를 발생하기 위한 단계; 및 상기 제2PWM신호를 버퍼링하여 상기 제2궤환 신호를 발생하는 단계를 더 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시 예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 실시 예를 예시하는 첨부도면 및 첨부도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일 실시예에 따는 시스템의 기능 블록도이고, 도 5는 본 발명의 다른 실시예에 따른 시스템의 기능 블록도이다. 도 4와 도 5를 참조하면, 전자파 간섭을 감소시킬 수 있는 변조 시스템(100 또는 100＇)은 신호발생기(105), 제1적분기(110 또는 110＇), 제1저역통과필터(120), 제1비교기(130), 제1출력 회로(140), 제2적분기(150 또는 150＇), 제2저역통과필터(160), 제2비교기(170) 및 제2출력 회로(180)를 구비한다.
상기 제1적분기(110 또는 110＇), 제1저역통과필터(120), 제1비교기(130), 제1출력 회로(140), 및 궤환 저항(RIF)는 자가 발진형 PWM변조기를 구성할 수도 있다.
상기 고선형성을 갖는 변조 시스템(100 또는 100＇)은 PWM변조기 또는 D급 증폭기로 구현될 수 있다.
상기 신호발생기(105)는 상기 제1비교기(130)와 상기 제2비교기(170)로 소정의 기준신호(Vrg)를 제공한다. 상기 기준신호(Vrg)는 삼각파, 톱니파, 또는 직류(DC)가 될 수 있다.
상기 제1적분기(110 또는 110＇)는 제1입력신호(vip)와 제1PWM 스위칭 잡음을 포함하는 제1궤환 신호(vop)를 수신하여 수신된 신호들(vip와 vop)에 기초하여 제1적분신호 (vp1)를 발생한다. 상기 제2적분기(150 또는 150＇)는 제2입력신 호(vin)와 제2PWM 스위칭 잡음을 포함하는 제2궤환 신호(von)를 수신하여 수신된 신호들(vin과 von)에 기초하여 제2적분신호(vn1)를 발생한다. 상기 제1입력신호(vip)와 상기 제2입력신호(vin)는 차동 신호들 또는 상보적인 신호들이나 이에 한정되는 것은 아니다.
도 4에 도시된 상기 제1적분기(110)는 증폭기(116)와 제1캐패시터(118)를 구비한다. 상기 증폭기(116)는 상기 제1입력신호(Vip)를 수신하기 위한 제 1 입력단자(112), 소정의 바이어스 전압(Vbias)을 수신하기 위한 제 2 입력단자(114), 및 상기 제1적분신호(Vp1)를 출력하기 위한 출력단자를 구비한다.
상기 제1캐패시터(118)는 상기 증폭기(116)의 입력단자(112)와 상기 증폭기(116)의 출력단자 사이에 접속된다. 또한, 상기 제1입력단자(112)는 상기 제1PWM 스위칭 잡음을 포함하는 제1궤환 신호(vop)를 제1저항(R1F)를 통하여 수신한다.
상기 제2적분기(150)는 증폭기(156)와 제2캐패시터(158)를 구비한다. 상기 증폭기(156)는 상기 제2입력신호(Vin)를 수신하기 위한 제 1 입력단자(152), 소정의 바이어스 전압(Vbias)을 수신하기 위한 제 2 입력단자(154), 및 상기 제2적분신호(vn1)를 출력하기 위한 출력단자를 구비한다.
상기 제2캐패시터(158)는 상기 증폭기(156)의 입력단자(152)와 상기 증폭기(156)의 출력단자 사이에 접속된다. 또한, 상기 제1입력단자(152)는 상기 제2PWM 스위칭 잡음을 포함하는 제2궤환 신호(von)를 제2저항(R2F)를 통하여 수신한다.
그리고, 도 5에 도시된 바와 같이 제1적분기(110＇)는 증폭기(116)와 제1커패시터(118)을 구비한다. 상기 증폭기(116)는 입력 신호(Vip)를 수신하기 위한 제1 입력단자(114), 상기 제1PWM 스위칭 잡음을 포함하는 제1궤환 신호(vop)를 수신하기 위한 제2입력단자(112), 및 제1적분신호(Vp1)를 출력하기 위한 출력 단자를 구비한다. 상기 제1커패시터(118)는 상기 증폭기(116)의 제2입력단자(112)와 상기 증폭기(116)의 출력단자 사이에 접속된다.
제2적분기(150＇)는 증폭기(156)와 제2커패시터(158)을 구비한다. 상기 증폭기(156)는 입력 신호(Vin)를 수신하기 위한 제1입력단자(154), 상기 제1PWM 스위칭 잡음을 포함하는 제2궤환 신호(von)를 수신하기 위한 제2입력단자(152), 및 제2적분신호(Vn1)를 출력하기 위한 출력 단자를 구비한다. 상기 제2커패시터(158)는 상기 증폭기(156)의 제2입력단자(152)와 상기 증폭기(156)의 출력단자 사이에 접속된다.
제1저항(R1F)와 제2저항(R2F) 각각이 대응되는 인버터(미도시)로 대체되는 경우, 상기 시스템(100 또는 100＇)의 상기 제1궤환 신호(Vop)와 상기 제2궤환 신호(von) 각각은 상기 대응되는 인버터를 통해서 입력될 수도 있다.
상기 제1저역 통과 필터(120)는 제1적분신호(Vp1)에 포함된 제1PWM 스위칭 잡음을 제거하고 상기 제1PWM 스위칭 잡음이 제거된 신호(Vp2)를 출력한다. 상기 제2저역 통과 필터(160)는 제2적분신호(Vn1)에 포함된 제2PWM 스위칭 잡음을 제거하고 상기 제2PWM 스위칭 잡음이 제거된 신호(Vn2)를 출력한다.
제1비교기(130)와 제2비교기(170) 각각에 의한 지터잡음(jitter noise) 및/또는 제1출력 회로(140) 및 제2출력 회로(180) 각각에 의한 스위칭 잡음(switching noise)과 같은 고주파 잡음은 상기 제1적분기(100 또는 110＇)와 상기 제2적분 기(150 또는 150＇)로 각각 유입된다.
상기 제1저역 통과 필터(120)와 상기 제2저역 통과 필터(160) 각각의 컷-오프 주파수를 낮게 설정하면 상기 제1저역 통과 필터(120)와 상기 제2저역 통과 필터(160) 각각은 상기 고주파 잡음을 제거할 수 있다. 따라서 본 발명에 따른 변조 시스템(100 또는 100＇)은 고선형성을 갖는 효과가 있다.
상기 제1비교기(130)는 상기 제1저역 통과 필터(120)의 출력신호(Vp2)와 상기 신호발생기(105)에서 발생된 기준 신호(Vrg)를 수신하고, 이들을 비교하여 제1PWM신호를 발생한다. 상기 제2비교기(170)는 상기 제2저역 통과 필터(160)의 출력신호(Vn2)와 상기 신호발생기(105)에서 발생된 기준 신호(Vrg)를 수신하고, 이들을 비교하여 제2PWM신호를 발생한다.
예컨대, 상기 제1저역 통과 필터(120)의 출력신호(Vp2)의 레벨이 상기 기준 신호(Vrg)의 레벨보다 크면 상기 제1비교기(130)는 하이 레벨(또는 '1')을 출력하고, 상기 제1저역 통과 필터(120)의 출력신호(Vp2)의 레벨이 상기 기준신호(Vrg)의 레벨보다 작으면 상기 비교기(130)는 로우 레벨(또는 '0')을 출력한다. 따라서 상기 제1비교기(130)는 상기 기준신호(Vrg)에 기초하여 제1저역 통과 필터(120)의 출력신호(Vp2)를 펄스폭 변조한다.
상기 제2비교기(170)의 펄스폭 변조 방법은 상기 제1비교기(130) 펄스폭 변조 방법과 동일하므로 이에 대한 상세한 설명은 생략한다.
상기 제1출력 회로(140)는 제1PWM신호를 버퍼링하여 상기 제1궤환 신호(Vop) 를 발생한다. 상기 제2출력 회로(180)는 제2PWM신호를 버퍼링하여 상기 제2궤환 신 호(von) 를 발생한다. 상기 제1출력회로(140)와 상기 제2출력 회로(180)는 다수의 MOS트랜지스터들로 구현될 수 있다.
도 6a는 본 발명의 실시예에 따른 시스템의 출력전압이 포화되었을때 상기 시스템의 출력전압의 파형과 저역 통과 필터의 출력파형을 나타낸 그래프이고, 도6b 내지 도 6d 각각은 도 6a에 도시된 제 1 구간 내지 제3구간(61, 63, 및 65)을 확대한 그래프이다.
도 4내지 도 6d를 참조하면, 도 6a에 도시된 제 1 구간(61)은 상기 변조 시스템(100 또는 100＇)의 출력전압들(Vop와 Von)에 상응하는 출력전압(Vop-Von)이 상기 비교기들(130과 170) 각각으로 공급되는 소정의 전원전압에 의해 포화된 경우이다.
상기 제1저역 통과 필터(120)와 제2저역 통과 필터(160)의 출력신호들(Vp2와 Vn2)은 입력신호들(Vip와 Vin)을 변조 신호들이다. 상기 제1저역 통과 필터(120)와 제2저역 통과 필터(160)의 출력신호들(Vp2와 Vn2)은 상기 신호발생기(105)의 기준 신호(Vrg; L1, L13, L15, 및 L17)에 기초하여 PWM변조된다.
도 6b에 도시된 파형과 같이 상기 시스템(100의 또는 100＇)의 출력전압(Vop-Von)은 상기 비교기들(130과 170) 각각으로 공급되는 전원전압(예컨대, 약 2.6(V))에서 포화(saturation)된다.
도 6a의 제 1 구간(61)은 상기 변조 시스템(100 또는 100＇)의 각 출력전압(Vop-Von)이 상기 전원전압에 의해 포화된 경우이다. 상기 제 1 구간(61)의 상기 제1저역 통과 필터(120)의 출력신호(Vp2)의 파형(도 6b의 L21)은 상기 전원전압에 의한 포화로 인해서 변조가 되지 않고 약 3.5(V)의 포화전압(도 6b의 L21)으로 출력됨을 알 수 있다.
또한, 상기 제 1 구간(61)의 상기 제2저역 통과 필터(160)의 출력신호(Vn2)의 파형(L31)은 상기 전원전압에 의한 포화로 인해서 변조가 되지 않고 약 0.5(V)의 포화전압(L31)으로 출력됨을 알 수 있다.
도 6a의 제 2 구간(63)은 상기 변조 시스템(100 또는 100＇)의 각 출력전압(Vop-Von)이 상기 전원전압에 의해 포화되기 전의 출력전압(Vop-Von)이다. 상기 제 2 구간(63)의 상기 제1저역 통과 필터(120)의 출력신호(Vp2)는 도 6c에 도시된 파형(도 6c의 L23)과 같이 정상적으로 변조됨을 알 수 있다.
또한, 상기 제 2 구간(63)의 상기 제2저역 통과 필터(160)의 출력신호(Vn2)는 도 6c에 도시된 파형(도 6c의 L33)과 같이 정상적으로 변조됨을 알 수 있다.
도 6a의 제3구간(65)은 상기 변조 시스템(100 또는 100＇)의 출력전압(Vop-Von)이 상기 전원전압에 의해 포화된 경우이다. 상기 제 3 구간(65)의 상기 제1저역 통과 필터(120)의 출력신호(Vp2)의 파형(도 6d의 L25)은 상기 전원전압에 의한 포화로 인해서 변조가 되지 않고 약 0.5(V)의 포화전압(L25)으로 출력됨을 알 수 있다.
또한, 상기 제 3 구간(65)의 상기 제2저역 통과 필터(160)의 출력신호(Vn2)의 파형(L35)은 상기 전원전압에 의한 포화로 인해서 변조가 되지 않고 약 3.5(V)의 포화전압(L35)으로 출력됨을 알 수 있다.
즉, 변조 시스템(100 또는 100＇)의 제1저역 통과 필터(120)의 출력신 호(Vp2)의 파형(L21, L23, 및 L25)과 제2저역 통과 필터(160)의 출력신호(Vn2)의 파형(L31, L33, 및 L35)은 비교기들(130과 170) 각각의 전원전압에 의해 포화된 경우 변조되지 않고 일정 전압 레벨(L21, L25, L31, 및 L35)을 유지함을 알 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 PWM 변조기 또는 D급 증폭기와 같은 시스템은 저역 통과 필터를 비교기 앞 단에 위치시킴으로써 고선형성을 갖는 효과가 있다.
본 발명에 따른 고선형성을 갖는 방법은 비교기에 의한 지터 잡음과 출력회로의 스위칭 잡음을 제거함으로써 이룰 수 있다.

Claims (16)

  1. 제1입력신호와 제1PWM 스위칭 잡음을 포함하는 제1궤환 신호를 적분하고 제1적분신호를 발생하는 제1적분기;
    상기 제1적분 신호에 포함된 상기 제1PWM 스위칭 잡음을 제거하고 상기 제1PWM 스위칭 잡음이 제거된 신호를 출력하기 위한 제1저역 통과 필터;
    기준 신호와 상기 제1저역 통과 필터의 출력신호를 비교하고 비교결과에 상응하는 제1PWM신호를 발생하기 위한 제1비교기; 및
    상기 제1PWM신호를 버퍼링하여 상기 제1궤환 신호를 발생하기 위한 제1출력회로를 구비하는 시스템.
  2. 제1항에 있어서, 상기 시스템은 상기 제1궤환 신호를 상기 제1적분기로 궤환시키기 위한 제1저항을 더 구비하는 시스템.
  3. 제1항에 있어서, 상기 시스템은 상기 기준신호로서 톱니파 또는 삼각파를 발생시키기 위한 신호 발생기를 더 구비하는 시스템.
  4. 제1항에 있어서, 상기 시스템은 상기 제1출력회로에 접속된 유도성 부하를 더 구비하는 시스템.
  5. 제1항에 있어서, 상기 시스템은,
    제2입력신호와 제2PWM 스위칭 잡음을 포함하는 제2궤환 신호를 적분하고 제2적분신호를 발생하는 제2적분기;
    상기 제2적분 신호에 포함된 상기 제2PWM 스위칭 잡음을 제거하고 상기 제2PWM 스위칭 잡음이 제거된 신호를 출력하기 위한 제2저역 통과 필터;
    상기 기준 신호와 상기 제2저역 통과 필터의 출력신호를 비교하고 비교결과에 상응하는 제2PWM신호를 발생하기 위한 제2비교기; 및
    상기 제2PWM신호를 버퍼링하여 상기 제2궤환 신호를 발생하기 위한 제2출력회로를 더 구비하는 시스템.
  6. 제5항에 있어서, 상기 시스템은 상기 제2궤환 신호를 상기 제2적분기로 궤환시키기 위한 제1저항을 더 구비하는 시스템.
  7. 제5항에 있어서, 상기 시스템은 상기 기준신호로서 톱니파 또는 삼각파를 발생시키기 위한 신호 발생기를 더 구비하는 시스템.
  8. 제5항에 있어서, 상기 시스템은 상기 제1출력회로 또는 상기 제2출력 회로에 접속된 유도성 부하를 더 구비하는 시스템.
  9. 제1항에 있어서, 상기 제1적분기는,
    상기 제1입력신호를 수신하기 위한 제 1 입력단자, 소정의 바이어스 전압을 수신하기 위한 제 2 입력단자, 및 상기 제1적분신호를 출력하기 위한 출력단자를 구비하는 제1증폭기; 및
    상기 제 1 입력단자와 상기 출력단자 사이에 접속된 제1커패시터를 구비하며, 상기 제1궤환 신호는 상기 제1적분기의 상기 제1입력단자로 입력되는 시스템.
  10. 제5항에 있어서, 상기 제1적분기는
    상기 제1입력신호를 수신하기 위한 제 1 입력단자, 소정의 바이어스 전압을 수신하기 위한 제 2 입력단자, 및 상기 제1적분신호를 출력하기 위한 제 1 출력단자를 구비하는 제1증폭기; 및
    상기 제 1 입력단자와 상기 제 1 출력단자 사이에 접속된 제 1 커패시터를 구비하며,
    상기 제2적분기는,
    상기 제2입력신호를 수신하기 위한 제 1 입력단자, 상기 소정의 바이어스 전압을 수신하기 위한 제 2 입력단자, 및 상기 제2적분신호를 출력하기 위한 제 2 출력단자를 구비하는 제2증폭기; 및
    상기 제 2 입력단자와 상기 제 2 출력단자 사이에 접속된 제 2 커패시터를 구비하며,
    상기 제1궤환 신호는 상기 제1적분기의 상기 제1입력단자로 입력되고 상기 제2궤환 신호는 상기 제2적분기의 상기 제1입력단자로 입력되는 시스템.
  11. 제1항에 있어서, 상기 제1적분기는,
    상기 제1입력신호를 수신하기 위한 제 1 입력단자, 상기 제1궤환 신호를 수신하기 위한 제 2 입력단자, 및 상기 제1적분신호를 출력하기 위한 출력단자를 구비하는 제1증폭기; 및
    상기 제 1 입력단자와 상기 출력단자 사이에 접속된 제1커패시터를 구비하는 시스템.
  12. 제5항에 있어서, 상기 제1적분기는
    상기 제1입력신호를 수신하기 위한 제 1 입력단자, 상기 제1궤환 신호를 수신하기 위한 제 2 입력단자, 및 상기 제1적분신호를 출력하기 위한 상기 제 1 출력단자를 구비하는 제1증폭기; 및
    상기 제 1 입력단자와 상기 제 1 출력단자 사이에 접속된 제 1 커패시터를 구비하며,
    상기 제2적분기는,
    상기 제2입력신호를 수신하기 위한 제 1 입력단자, 상기 제2궤환 신호를 수신하기 위한 제 2 입력단자, 및 상기 제2적분신호를 출력하기 위한 상기 제 2 출력단자를 구비하는 제2증폭기; 및
    상기 제 2 입력단자와 상기 제2적분기의 출력단자 사이에 접속된 제2커패시터를 구비하는 시스템.
  13. 제1항에 있어서, 상기 제1입력신호와 상기 제2입력신호는 차동 신호들인 시스템.
  14. 제1항 또는 제5항에 있어서, 상기 시스템은 PWM변조기 또는 D급 증폭기인 시스템.
  15. 제1입력신호와 제1PWM 스위칭 잡음을 포함하는 제1궤환 신호를 적분하고 제1적분신호를 발생하는 단계;
    상기 제1적분 신호에 포함된 상기 제1PWM 스위칭 잡음을 제거하기 위해 저역 통과 필터링하고 상기 제1PWM 스위칭 잡음이 제거된 제 1 신호를 출력하는 단계;
    기준 신호와 상기 제 1 신호를 비교하고 비교결과에 상응하는 제1PWM신호를 발생하기 위한 단계; 및
    상기 제1PWM신호를 버퍼링하여 상기 제1궤환 신호를 발생하하는 단계를 구비하는 변조방법.
  16. 제15항에 있어서, 상기 변조 방법은,
    제 2 입력신호와 제 2 PWM 스위칭 잡음을 포함하는 제 2 궤환 신호를 적분하고 제2적분신호를 발생하는 단계;
    상기 제2적분 신호에 포함된 상기 제2PWM 스위칭 잡음을 제거하기 위해 저역 통과 필터링하고 상기 제2PWM 스위칭 잡음이 제거된 제 2 신호를 출력하는 단계;
    상기 기준 신호와 상기 제 1 신호를 비교하고 비교결과에 상응하는 제2PWM신호를 발생하기 위한 단계; 및
    상기 제2PWM신호를 버퍼링하여 상기 제2궤환 신호를 발생하는 단계를 더 구비하는 변조방법.
KR1020060050038A 2006-06-02 2006-06-02 높은 선형성을 갖는 변조 시스템과 변조 방법 KR100725985B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060050038A KR100725985B1 (ko) 2006-06-02 2006-06-02 높은 선형성을 갖는 변조 시스템과 변조 방법
US11/608,581 US20070279127A1 (en) 2006-06-02 2006-12-08 High Linearity Modulation System and Modulation Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060050038A KR100725985B1 (ko) 2006-06-02 2006-06-02 높은 선형성을 갖는 변조 시스템과 변조 방법

Publications (1)

Publication Number Publication Date
KR100725985B1 true KR100725985B1 (ko) 2007-06-08

Family

ID=38358662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060050038A KR100725985B1 (ko) 2006-06-02 2006-06-02 높은 선형성을 갖는 변조 시스템과 변조 방법

Country Status (2)

Country Link
US (1) US20070279127A1 (ko)
KR (1) KR100725985B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733170B2 (en) * 2007-05-09 2010-06-08 Apexone Microelectronics Ltd. Switching amplifier and its modulation process
US8335328B2 (en) * 2007-10-24 2012-12-18 Winbond Electronics Corporation Programmable integrated microphone interface circuit
US20090261902A1 (en) * 2008-04-17 2009-10-22 Freescale Semiconductor, Inc. Asynchronous Error Correction Circuit for Switching Amplifier
WO2010111451A2 (en) * 2009-03-27 2010-09-30 Aclara Power-Line Systems Inc. Under frequency/under voltage detection in a demand response unit
JP5439694B2 (ja) * 2009-06-22 2014-03-12 ルネサスエレクトロニクス株式会社 パルス幅変調回路
CN101944887B (zh) * 2009-07-07 2013-10-23 德信科技股份有限公司 双反馈差分回路的单端输出型d类放大器
CN101958690A (zh) * 2009-07-17 2011-01-26 上海沙丘微电子有限公司 D类音频功率放大器电路
EP2486651B1 (en) * 2009-10-09 2014-07-23 Ericsson Modems SA Pulse width modulation for a switching amplifier
US9450548B2 (en) * 2011-03-14 2016-09-20 Samsung Electronics Co., Ltd. Method and apparatus for outputting audio signal
TWI487272B (zh) * 2012-07-18 2015-06-01 Orise Technology Co Ltd 省電的運算放大器輸出級之增強迴轉率系統
JP2014050214A (ja) * 2012-08-31 2014-03-17 Renesas Electronics Corp 半導体装置
US9344045B2 (en) * 2013-05-29 2016-05-17 Intel Mobile Communications GmbH Amplifier and method of amplifying a differential signal
CN106656065A (zh) * 2016-11-16 2017-05-10 上海艾为电子技术股份有限公司 音频功率放大器和音频设备
CN109104172B (zh) * 2018-09-21 2021-08-17 上海客益电子有限公司 一种电压转脉宽调制信号电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0898540A (ja) * 1994-09-21 1996-04-12 Tokyo Electric Power Co Inc:The Ｐｗｍインバータ
JPH10150329A (ja) 1996-11-19 1998-06-02 Matsushita Electric Ind Co Ltd Ｄ級電力増幅器
KR20040051561A (ko) * 2002-12-11 2004-06-18 다이얼로그 세미컨덕터 게엠베하 Ｐｄｍ 클래스-ｄ 증폭기의 선형화
KR20040096719A (ko) * 2003-05-10 2004-11-17 삼성전자주식회사 이상 상태에서 정상 상태로의 복귀 시에 발생되는 과도응답 현상을 방지하는 ｄ급 파워 증폭기 및 그 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221216B2 (en) * 2004-05-18 2007-05-22 Nphysics, Inc. Self-oscillating switching amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0898540A (ja) * 1994-09-21 1996-04-12 Tokyo Electric Power Co Inc:The Ｐｗｍインバータ
JPH10150329A (ja) 1996-11-19 1998-06-02 Matsushita Electric Ind Co Ltd Ｄ級電力増幅器
KR20040051561A (ko) * 2002-12-11 2004-06-18 다이얼로그 세미컨덕터 게엠베하 Ｐｄｍ 클래스-ｄ 증폭기의 선형화
KR20040096719A (ko) * 2003-05-10 2004-11-17 삼성전자주식회사 이상 상태에서 정상 상태로의 복귀 시에 발생되는 과도응답 현상을 방지하는 ｄ급 파워 증폭기 및 그 방법

Also Published As

Publication number Publication date
US20070279127A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
KR100725985B1 (ko) 높은 선형성을 갖는 변조 시스템과 변조 방법
US7142050B2 (en) Recovery from clipping events in a class D amplifier
JP5670355B2 (ja) 低損失増幅器
US7446603B2 (en) Differential input Class D amplifier
US7463089B1 (en) Class D audio power amplifier for mobile applications
US7518442B1 (en) Circuit and method for suppressing switching and supply-related errors in a PWM power stage by instantaneous per-pulse feedback
KR100858751B1 (ko) 저 잡음 오디오 증폭기
US7417497B2 (en) PWM modulator and class-D amplifier having the same
JP4015648B2 (ja) Ｄ級増幅器
US8525593B2 (en) Circuit and method for amplifying a digital signal
US8704558B2 (en) Method and apparatus for producing triangular waveform with low audio band noise content
KR20040054761A (ko) 전력 증폭기 모듈 및 오디오 시스템
US6734725B2 (en) Power amplifier
US11750163B2 (en) Deglitching circuit and method in a class-D amplifier
US10312872B2 (en) Managing a shoot-through condition in a component containing a push-pull output stage
KR100972155B1 (ko) 2중 부궤환 ｄ급 증폭기
KR100453708B1 (ko) 고효율 스위칭 증폭기
JPH10150329A (ja) Ｄ級電力増幅器
Cellier et al. A synchronized self oscillating Class-D amplifier for mobile application
US11990870B2 (en) Switched resistor for switched driver stage feedback loop
JPH0335846B2 (ko)
JPH09130160A (ja) アナログ信号増幅装置及びオーディオ信号増幅装置
KR20020019630A (ko) 시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및방법
JP2848390B2 (ja) 出力回路
KR100943342B1 (ko) 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee