JP4015648B2 - D級増幅器 - Google Patents

D級増幅器 Download PDF

Info

Publication number
JP4015648B2
JP4015648B2 JP2004231068A JP2004231068A JP4015648B2 JP 4015648 B2 JP4015648 B2 JP 4015648B2 JP 2004231068 A JP2004231068 A JP 2004231068A JP 2004231068 A JP2004231068 A JP 2004231068A JP 4015648 B2 JP4015648 B2 JP 4015648B2
Authority
JP
Japan
Prior art keywords
signal
amplifier
input signal
class
ramp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004231068A
Other languages
English (en)
Other versions
JP2005143077A (ja
Inventor
サハット スタルジャ
Original Assignee
マーベル ワールド トレード リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マーベル ワールド トレード リミテッド filed Critical マーベル ワールド トレード リミテッド
Publication of JP2005143077A publication Critical patent/JP2005143077A/ja
Application granted granted Critical
Publication of JP4015648B2 publication Critical patent/JP4015648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2173Class D power amplifiers; Switching amplifiers of the bridge type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/421Multiple switches coupled in the output circuit of an amplifier are controlled by a circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/78A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、D級増幅器に関し、特に改良されたD級増幅器に関する。
増幅器は、一般に、ヘッドホン、スピーカーおよび(または)他のオーディオ装置などのオーディオスピーカーに出力される信号を増幅するために使用される。有線アプリケーション或いは据置型アプリケーションでは、A級、B級、およびAB級増幅器等の線形増幅器が一般に使用されている。線形増幅器は、電流を発生させて負荷に落とし込みながら比較的大きなバイアス電流を引き出す線形出力段を備える。従って、線形増幅器は比較的大量の電力を消費する。携帯用オーディオ装置を購入する消費者はバッテリー寿命の長いことを望むので、線形増幅器は携帯用オーディオアプリケーションでの利用には適していない。
D級増幅器は非線形出力段を備え、これは、線形増幅器に用いられる大きなバイアス電流を必要としない。しかし、出力段の効率の向上によって、ノイズおよび(または)歪みが大きくなる。電力消費と歪みおよび(または)ノイズとのトレードオフは、一般に携帯用オーディオ装置アプリケーションにおいては許容範囲内である事が分かっている。
図1および2を参照すると、鋸波形発生器14を備える代表的なD級増幅器10が示されている。図2に見られるように、鋸歯信号Vsawは、最小値から最大値に増大する正勾配部分と、これに続く殆ど無限の負勾配での最小値への復帰とを含む。鋸歯信号Vsawは比較器18の反転入力に入力される。オーディオ信号等の入力信号VINは比較器18の非反転入力に入力される。
比較器18の出力は、スイッチとして操作される第1トランジスタ20および第2トランジスタ22に入力される。この例では、第1トランジスタ20はPMOSトランジスタであり、第2トランジスタ22はNMOSトランジスタである。比較器18の出力は、更にインバータ24により反転されて、スイッチとして操作される第3トランジスタ26および第4トランジスタ28に入力される。この例では、第3トランジスタ26はPMOSトランジスタであり、第4トランジスタ28はNMOSトランジスタである。
図2を参照すると、鋸歯信号Vsawは入力信号VINと比較される。入力信号VINが鋸歯信号Vsawより大きいとき、出力はハイである。入力信号VINが鋸歯信号Vsawより小さい時には、出力はローである。その代わりとしては、入力信号VINが鋸歯信号Vsawより大きいとき、出力はローであり、入力信号VINが鋸歯信号Vsawより小さいとき、出力はハイである。トランジスタ20,22,26および28はオンオフされて図1に描かれているように負荷を通して電流を流す。
線形増幅器は、電流を生じさせて負荷に落とし込みながら比較的大きなバイアス電流を導引する線形出力段を備える。従って、線形増幅器は比較的大量の電力を消費する。携帯用オーディオ装置を購入する消費者はバッテリー寿命の長いことを望むので、線形増幅器は携帯用オーディオアプリケーションに用いるのに適していない。
D級増幅器は非線形出力段を備え、これは、線形増幅器に用いられる大きなバイアス電流を必要としない。しかし、出力段の効率の向上によって、ノイズおよび(または)歪みが大きくなる。電力消費と歪みおよび(または)ノイズとのトレードオフは、一般に携帯用オーディオ装置アプリケーションでは許容範囲無いである事が分かっている。
入力信号を受け取るD級増幅器は、ランプ信号と反転ランプ信号とを発生するランプ波発生器を備える。信号発生器は、ランプ信号が入力信号未満から入力信号の上へ遷移するときおよび反転ランプ信号が入力信号未満から入力信号の上へ遷移するとき、第1信号を発生する。
他の特徴によれば、信号発生器は、ランプ信号が入力信号の上から入力信号未満へ遷移するときおよび反転ランプ信号が入力信号の上から入力信号未満へ遷移する時に第2信号を発生する。信号発生器はエッジ検出器を備える。信号発生器は更に位相検出器を備える。エッジ検出器は、ランプ信号を入力信号と比較する第1比較器と、反転ランプ信号を入力信号と比較する第2比較器とを備える。
他の特徴によれば、エッジ検出器は第1および第2の比較器の出力に立ち上がりエッジが生じた時に第1パルスを発生し、第1および第2の比較器の出力に立ち下がりエッジが生じた時に第2パルスを発生する。エッジ検出器は、第1比較器の出力を受け取り、立ち上がりエッジが生じた時に第1パルスを発生する第1ワンショットを備える。第2ワンショットは、第1比較器の出力を受け取り、立ち下がりエッジが生じた時に第2パルスを発生する。第3ワンショットは、第2比較器の出力を受け取り、立ち上がりエッジが生じた時に第1パルスを発生する。第4ワンショットは、第2比較器の出力を受け取り、立ち下がりエッジが生じた時に第2パルスを発生する。
他の特徴によれば、ランプ信号の周波数は、入力信号の周波数よりほぼ2桁大きい。ランプ信号の正の勾配はランプ信号の負の勾配とほぼ等しく、反転ランプ信号の正の勾配は反転ランプ信号の負の勾配とほぼ等しい。出力段は、信号発生器から第1および第2の信号を受け取り、第1および第2の信号に基づいて選択的に出力電流を流す。出力段は、シングルエンド駆動段または平衡Hブリッジを備える。
システムが、D級増幅器を備え、出力電流を受け取る負荷を更に備える。負荷はオーディオスピーカーを備える。D級増幅器は更に出力段と負荷との間に配置された低域フィルターを備える。
入力信号を受け取るD級増幅器を操作する方法が、ランプ信号および反転ランプ信号を発生するステップを備える。第1信号は、ランプ信号が入力信号未満から入力信号の上へ遷移する時に発生する。第1信号は、反転ランプ信号が入力信号未満から入力信号の上へ遷移する時に発生する。
他の特徴によれば、ランプ信号が入力信号の上から入力信号未満へ遷移する時に第2信号が発生する。反転ランプ信号が入力信号の上から入力信号未満へ遷移する時に第2信号が発生する。第1および第2信号に基づいて出力電流が選択的に流される。ランプ信号の周波数は入力信号の周波数よりほぼ2桁大きく、ランプ信号の正の勾配はランプ信号の負の勾配とほぼ等しい。出力電流は低域フィルタリングされる。
本発明の別の適用分野は、以下の詳細な記述から明らかとなろう。本発明の好ましい実施態様を示す詳細な記述と特定の例とは、例証のみを目的とするものであって、本発明の範囲を限定することを意図するものでは無い。
本発明のD級増幅器は、線形増幅器のように大きなバイアス電流を必要としないので、携帯用オーディオ装置アプリケーションに適している。
本発明は、詳細な記述および添付図面からより充分に理解されよう。
好ましい実施態様についての以下の記述は、本質として代表例を示すだけのものであって、本発明、その適用、或いは使用を限定することを意図するものではない。明瞭性を目的として、図面において同様の要素を特定するために同じ参照番号が使用される。
図3を参照すると、本発明によるD級増幅器100が示されている。D級増幅器100は、ランプ信号(VRAMP)と反転ランプ信号(数1)とを発生するランプ波発生器110を備える。ここで使われるランプ信号および反転ランプ信号という用語は、交互に現れる実質的に等しい正勾配および負勾配を有する信号を指す。ランプ信号VRAMPは、出力段118のためにアップ信号およびダウン信号を発生する信号発生器111に出力される。出力段118は、アップ信号およびダウン信号に基づいて負荷を通して電流を流す。信号発生器111は、エッジ検出器114と位相検出器116とを備える。ランプ信号VRAMP、反転ランプ信号(数1)および入力信号VINはエッジ検出回路114に出力される。
Figure 0004015648
エッジ検出回路114は、ランプ信号および反転ランプ信号の立ち上がりエッジおよび立ち下がりエッジがそれぞれ入力の上および下へ遷移する時に第1および第2のパルスを出力する。換言すれば、エッジ検出回路114は、VRAMPがVIN未満の値からVINより高い値へ遷移する時に第1パルスを出力し、VRAMPがVINより高い値からVIN未満の値へ遷移する時に第2パルスを出力する。エッジ検出回路114は、(数1)がVIN未満の値からVINより高い値へ遷移する時にも第1パルスを出力し、(数1)がVINより高い値からVIN未満の値へ遷移する時にも第2パルスを出力する。
エッジ検出回路114の出力は位相検出器116に入力される。位相検出器116は、第1パルスが受信されたとき、第2パルスが受信されるまでアップ信号を送る。第2パルスが受信されたとき、位相検出器116は第1パルスが受信されるまでダウン信号を送る。位相検出器116の出力は出力段118に送られ、これは、アップ信号およびダウン信号に基づいて負荷を通して電流を流す。
図4を参照すると、D級増幅器100の代表的実施態様が示されている。エッジ検出回路114は、比較器119−1および119−2と、ワンショット回路120−1および120−3並びに120−2および120−4とをそれぞれ備える。ランプ信号VRAMPは第1比較器119−1の非反転入力に出力される。反転ランプ信号(数1)は第2比較器119−2の非反転入力に出力される。入力信号VINは、比較器119−1および119−2の反転入力に入力される。
比較器119−1および119−2の出力はワンショット回路120に入力される。一実施態様において、ワンショット回路120−1および120−2は、入力において正のエッジが感知された時に出力パルスを発生する。ワンショット回路120−3および120−4は、入力において負のエッジが感知された時に出力パルスを発生する。
ワンショット回路120−1および120−2の出力はORゲート130に入力される。ワンショット回路120−3および120−4の出力はORゲート132に入力される。ORゲート130および132の出力は位相検出器116に入力される。位相検出器116は、現在のフェーズロックドループ(PLL)の位相検出器と同様に動作する。現在のPLLにおいては、位相にエラーが無ければ、非常に小さなアップおよびダウン・パルス電流が発生する。しかし、D級増幅器では、電流の代わりに電圧パルスが使用される。
一実施態様において、位相検出器116は、ORゲート130の出力と通信するフリップフロップ142と、ORゲート132の出力と通信するフリップフロップ144とを備える。フリップフロップ142および144のD入力は電圧バイアスVBBに接続されている。フリップフロップ142のQ出力は第1信号即ちアップ信号を提供する。フリップフロップ144のQ出力は第2信号即ちダウン信号を提供する。アップ信号およびダウン信号はANDゲート150と遅延152とを通してフリップフロップ142および144のリセット(R)入力にフィードバックされる。アップ信号およびダウン信号は、後述するように出力段118にも送られる。ランプ信号は入力周波数より2桁高い周波数を有するのが好ましい(例えば20kHzおよび1〜2MHz)。
図5を参照すると、ランプ信号VRAMP、反転ランプ信号(数1)、および入力信号VINが示されている。アップ信号は、入力信号VINを横切るランプ信号VRAMPまたは反転ランプ信号(数1)の立ち上がりエッジで開始される。ダウン信号は、入力信号VINを横切るランプ信号VRAMPまたは反転ランプ信号(数1)の立ち下がりエッジで開始される。
図6を参照すると、代表的な出力段118は、アップ信号が第1状態を有する時にオンに転換され、アップ信号が第2状態を有する時にオフに転換される増幅器180を備える。増幅器182は、ダウン信号が第1状態を有する時にオンに転換され、アップ信号が第2状態を有する時にオフに転換される。
図7を参照すると、別の出力段118はシングルエンド駆動段として構成されている。出力段118は反転入力を有するANDゲート190を備え、該反転入力はアップ信号と被遅延ダウン信号とに接続されている。アップ信号は第1スイッチ194を制御する。ANDゲート190の出力は第2スイッチ196を制御する。第1スイッチ194はVDDをノード200に選択的に接続する。第2スイッチ196は、ノード200をグランドに選択的に接続する。被遅延ダウン信号は第3スイッチ198を制御し、これはノード200を負のVEEに選択的に接続する。負荷184はノード200とグランドとの間に接続されている。
好ましい実施形態において、スイッチ194と198のコンフリクトを避けるために、ダウン信号は少なくとも位相検出器116の最小パルス幅だけ遅延される。好ましい実施形態において、遅延は、上記最小遅延の少なくとも2倍であるのが好ましい。スイッチ196は、アップ信号および被遅延ダウン信号が非アクティブである時に限ってオンである。PLLアプリケーションでは、電流が使用されるのでダウン信号を遅延させる必要はない。従ってアップ信号およびダウン信号は同時に生じても良い。電圧信号では、共にオンになっている上側トランジスタおよび下側トランジスタのクローバー短絡効果を避けるためにダウン信号は遅延されるのが好ましい。
図8を参照すると、別の出力段118は、平衡Hブリッジ実施態様として構成されている。アップ信号は、第1スイッチ210および第2スイッチ212を制御すると共に、反転入力を有するANDゲート214に入力される。被遅延ダウン信号は、スイッチ218および222を制御すると共にANDゲート214に入力され、このANDゲートは反転入力を有する。ANDゲート214の出力はスイッチ230および232を制御し、これらのスイッチは負荷184の両端間に接続されている。スイッチ210および222は、それぞれ、VDDとノード234および236との間に接続されている。スイッチ218および212は、それぞれ、ノード234および236とグランドとの間に接続されている。
図9を参照すると、図8の出力段と類似する別の出力段118が示されている。図9の出力段118は、ANDゲート214の出力により制御される付加的なスイッチ250を備える。スイッチ250は負荷184の両端間に接続されている。
図8および9に示されている出力段118の出力同相モードは様々に変化するのでは無くて、正供給電力と負供給電力との間に中心を有することが分かる。
図10を参照すると、1つ以上の低域フィルター回路300を使って負荷184への信号をフィルタリングすることができる。低域フィルター回路300は、高周波スイッチング成分を除去する1つ以上のインダクターおよび/またはコンデンサを備えることができる。例えば、フィルターは直列インダクターおよび並列コンデンサを備えることができる。もし負荷が機械的に低域フィルターに同様であるスピーカー負荷等の誘導性負荷であるならば、任意的なフィルター300はおそらく不要であろう。
以上の記述から、本発明の広範な教示を種々の形で実施し得る事を当業者は認識し得る。従って、本発明は特定の例に関して説明されたが、図面、明細書並びに以下の特許請求の範囲を検討すれば、他の変更が当業者にとって明らかになり得るので、本発明の真の範囲はこれに限定されるべきではない。
従来技術によるD級増幅器の電気回路図である。 従来技術による鋸歯信号Vsawと入力信号VINとを示す波形図である。 本発明によるD級増幅器の機能ブロック図である。 図3のD級増幅器の一実施態様の電気回路図である。 本発明によるランプ信号VRAMPおよび入力信号VINの波形図である。 本発明によるD級増幅器の出力段の一例を示す。 本発明によるD級増幅器のためのシングルエンド出力段を示す。 本発明によるD級増幅器のための平衡Hブリッジ出力段を示す。 本発明によるD級増幅器のための別の平衡Hブリッジ出力段を示す。 D級増幅器の低域フィルターと負荷とを示す。
符号の説明
110 ランプ波発生器
111 信号発生器
114 エッジ検出器
116 位相検出器
118 出力段

Claims (18)

  1. 入力信号を受信するD級増幅器であって、
    ランプ信号および反転ランプ信号を発生するランプ波発生器と、
    前記ランプ信号が入力信号未満から入力信号の上へ遷移する時、および前記反転ランプ信号が入力信号未満から入力信号の上へ遷移する時に、第1信号を発生し、前記ランプ信号が入力信号の上から入力信号未満へ遷移する時、および前記反転ランプ信号が入力信号の上から入力信号未満へ遷移する時に、前記信号発生器が第2信号を発生する、信号発生器と
    を備える、D級増幅器。
  2. 前記信号発生器がエッジ検出器を備える、請求項1に記載のD級増幅器。
  3. 前記信号発生器が位相検出器を更に備える、請求項2に記載のD級増幅器。
  4. 前記エッジ検出器が、
    前記ランプ信号を入力信号と比較する第1比較器と、
    前記反転ランプ信号を入力信号と比較する第2比較器と
    を備える、請求項2に記載のD級増幅器。
  5. 前記エッジ検出器が、前記第1比較器および前記第2比較器の出力に立ち上がりエッジが生じた時に第1パルスを発生し、前記第1比較器および前記第2比較器の前記出力に立ち下がりエッジが生じた時に第2パルスを発生する、請求項4に記載のD級増幅器。
  6. 前記エッジ検出器が、
    前記第1比較器の出力を受け取り、立ち上がりエッジが生じた時に前記第1パルスを発生する第1ワンショットと、
    前記第1比較器の出力を受け取り、立ち下がりエッジが生じた時に前記第2パルスを発生する第2ワンショットと、
    前記第2比較器の出力を受け取り、立ち上がりエッジが生じた時に前記第1パルスを発生する第3ワンショットと、
    前記第2比較器の出力を受け取り、立ち下がりエッジが生じた時に前記第2パルスを発生する第4ワンショットと
    を備える、請求項5に記載のD級増幅器。
  7. 前記ランプ信号の周波数が入力信号の周波数よりほぼ2桁高い、請求項1に記載のD級増幅器。
  8. 前記ランプ信号の正の勾配が前記ランプ信号の負の勾配とほぼ等しく、前記反転ランプ信号の正の勾配が前記反転ランプ信号の負の勾配とほぼ等しい、請求項1に記載のD級増幅器。
  9. 前記信号発生器から前記第1信号および前記第2信号を受け取り、前記第1信号および前記第2信号に基づいて出力電流を選択的に流す出力段を更に備える、請求項1に記載のD級増幅器。
  10. 前記出力段がシングルエンド駆動段を備える、請求項9に記載のD級増幅器。
  11. 前記出力段が平衡Hブリッジを備える、請求項9に記載のD級増幅器。
  12. 請求項9に記載のD級増幅器を備え、前記出力電流を受け取る負荷を更に備えるシステム。
  13. 前記負荷がオーディオスピーカーを備える、請求項12に記載のシステム。
  14. 前記D級増幅器が、前記出力段と前記負荷との間に配置された低域フィルターを更に備える、請求項12に記載のシステム。
  15. 入力信号を受け取るD級増幅器を操作する方法であって、
    ランプ信号を発生するステップと、
    反転ランプ信号を発生するステップと、
    前記ランプ信号が入力信号未満から入力信号の上へ遷移する時に第1信号を発生するステップと、
    前記反転ランプ信号が入力信号未満から入力信号の上へ遷移する時に前記第1信号を発生するステップと、
    前記ランプ信号が入力信号の上から入力信号未満へ遷移する時に第2信号を発生するステップと、
    前記反転ランプ信号が入力信号の上から入力信号未満へ遷移する時に前記第2信号を発生するステップと
    を備える、方法。
  16. 前記第1信号および前記第2信号に基づいて出力電流を選択的に流すステップを更に備える、請求項15に記載の方法。
  17. 前記ランプ信号の周波数が入力信号の周波数よりほぼ2桁高く、前記ランプ信号の正の勾配が前記ランプ信号の負の勾配とほぼ等しい、請求項15に記載の方法。
  18. 前記出力電流を低域フィルタリングするステップを更に備える、請求項16に記載の方法。
JP2004231068A 2003-11-06 2004-08-06 D級増幅器 Active JP4015648B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/703,135 US7190224B2 (en) 2003-11-06 2003-11-06 Class D amplifier

Publications (2)

Publication Number Publication Date
JP2005143077A JP2005143077A (ja) 2005-06-02
JP4015648B2 true JP4015648B2 (ja) 2007-11-28

Family

ID=34435561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004231068A Active JP4015648B2 (ja) 2003-11-06 2004-08-06 D級増幅器

Country Status (6)

Country Link
US (5) US7190224B2 (ja)
EP (1) EP1530286B1 (ja)
JP (1) JP4015648B2 (ja)
CN (1) CN100508372C (ja)
DE (1) DE602004004230T2 (ja)
TW (1) TWI337805B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190224B2 (en) * 2003-11-06 2007-03-13 Marvell World Trade Ltd. Class D amplifier
JP2006211523A (ja) * 2005-01-31 2006-08-10 Asahi Kasei Microsystems Kk デジタルスイッチング回路
CA2897320A1 (en) 2005-07-28 2007-01-28 Nanocomp Technologies, Inc. Systems and methods for formation and harvesting of nanofibrous materials
US7279973B1 (en) * 2005-09-23 2007-10-09 Ami Semiconductor Belgium Bvba H-bridge utilizing intermediate switching phase(s)
JP4585970B2 (ja) * 2006-01-05 2010-11-24 Okiセミコンダクタ株式会社 パルス幅変調装置
US8284963B2 (en) * 2007-09-11 2012-10-09 Texas Instruments Incorporated Method and apparatus for diminishing mismatch effects between switched signals
US7701307B2 (en) * 2008-04-01 2010-04-20 Silicon Laboratories, Inc. System and method of changing a PWM power spectrum
US7791521B2 (en) * 2008-04-01 2010-09-07 Silicon Laboratories, Inc. System and method of changing a PWM power spectrum
US7598895B1 (en) * 2008-04-01 2009-10-06 Silicon Laboratories, Inc. System and method of altering a PWM carrier power spectrum
GB2459304B (en) 2008-04-18 2013-02-20 Nujira Ltd Improved pulse width modulation
US8995691B2 (en) 2008-07-14 2015-03-31 Audera Acoustics Inc. Audio amplifier
US7746123B2 (en) * 2008-09-09 2010-06-29 Texas Instruments Incorporated Switching system with reduced EMI
US8269475B2 (en) * 2009-02-17 2012-09-18 Texas Instruments Incorporated Class DH amplifier
US8130128B2 (en) 2010-03-30 2012-03-06 Silicon Laboratores Inc. System and method for generating shaped noise
TWI429192B (zh) * 2010-06-14 2014-03-01 Upi Semiconductor Corp 功率放大器及具有功率放大器的處理裝置
KR101401817B1 (ko) 2011-02-28 2014-05-29 비덱스 에이/에스 H-브리지 출력 스테이지를 갖는 보청기 및 출력 스테이지를 구동하는 방법
DE102011115503A1 (de) * 2011-10-11 2013-04-11 Astrium Gmbh Messung des Ausgangstroms einer Verstärkerschaltung
CN102545855B (zh) * 2012-01-17 2017-04-05 南京航空航天大学 基于闭环控制的功率开关管驱动方法及系统
DE102015212232B4 (de) * 2015-06-30 2020-03-05 TRUMPF Hüttinger GmbH + Co. KG Leistungscombiner zur Kopplung von Hochfrequenzsignalen und Leistungscombineranordnung mit einem solchen Leistungscombiner
US10033366B2 (en) * 2016-12-22 2018-07-24 Silanna Asia Pte Ltd Minimum pulse-width assurance
WO2018211698A1 (ja) * 2017-05-19 2018-11-22 ヤマハ株式会社 音響処理装置および音響処理装置の制御方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56136008A (en) 1980-03-28 1981-10-23 Pioneer Electronic Corp Pulse-width modulating and amplifying circuit
US4404511A (en) * 1980-10-23 1983-09-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Motor power factor controller with a reduced voltage starter
US4584566A (en) * 1984-12-21 1986-04-22 Honeywell Inc. Analog to digital converter
US4791341A (en) * 1988-01-19 1988-12-13 General Electric Company Speed reducing control system for a polyphase electric motor
GB2247793A (en) * 1990-09-06 1992-03-11 Motorola Inc Control of pulse power amplifier rise and fall
US5077539A (en) * 1990-12-26 1991-12-31 Apogee Technology, Inc. Switching amplifier
US5204809A (en) 1992-04-03 1993-04-20 International Business Machines Corporation H-driver DC-to-DC converter utilizing mutual inductance
US5479134A (en) * 1993-09-20 1995-12-26 Rohm Co., Ltd. Power amplifier circuit for audio signal and audio device using the same
US5479337A (en) * 1993-11-30 1995-12-26 Kaiser Aerospace And Electronics Corporation Very low power loss amplifier for analog signals utilizing constant-frequency zero-voltage-switching multi-resonant converter
US5841313A (en) * 1995-08-30 1998-11-24 Cherry Semiconductor Corporation Switch with programmable delay
US5617058A (en) 1995-11-13 1997-04-01 Apogee Technology, Inc. Digital signal processing for linearization of small input signals to a tri-state power switch
US6049473A (en) * 1999-02-11 2000-04-11 Delta Electronics, Inc. Harmonic-injection control technique for three-phase, discontinuous-conduction-mode, high-power-factor boost rectifiers with improved line-transient response
EP1028524B1 (en) * 1999-02-11 2004-08-18 STMicroelectronics S.r.l. PWM power amplifier with digital input
US6430220B1 (en) 2000-09-19 2002-08-06 Apogee Technology Inc. Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation
US6348781B1 (en) * 2000-12-11 2002-02-19 Motorola, Inc. Buck or boost power converter
US6362986B1 (en) 2001-03-22 2002-03-26 Volterra, Inc. Voltage converter with coupled inductive windings, and associated methods
US7200187B2 (en) * 2001-07-26 2007-04-03 O'brien Thomas J Modulator for digital amplifier
FR2829653A1 (fr) * 2001-09-07 2003-03-14 St Microelectronics Sa Dispositif d'alimentation a decoupage adapte pour les faibles consommations de courant, et telephone cellulaire dote d'un tel dispositif
US6552607B1 (en) * 2001-11-12 2003-04-22 Apogee Technology Inc. Time division multiplexed PWM amplifier
KR100435182B1 (ko) * 2002-02-05 2004-06-09 주식회사 디지털앤아날로그 Pwm 부궤환에 의한 디지털 pwm 입력 d급 음향 증폭기
CA2414965A1 (en) * 2002-12-23 2004-06-23 Alan Bayko Amplifier
US7002406B2 (en) * 2003-05-16 2006-02-21 Texas Instruments Incorporated Loop filter for class D amplifiers
US6847257B2 (en) * 2003-05-23 2005-01-25 Maxim Integrated Products, Inc. Efficient minimum pulse spread spectrum modulation for filterless class D amplifiers
US7378904B2 (en) * 2003-10-15 2008-05-27 Texas Instruments Incorporated Soft transitions between muted and unmuted states in class D audio amplifiers
US7190224B2 (en) * 2003-11-06 2007-03-13 Marvell World Trade Ltd. Class D amplifier
US7298209B1 (en) * 2003-11-06 2007-11-20 Marvell World Trade Ltd. Class D amplifier
KR100588334B1 (ko) * 2005-03-29 2006-06-09 삼성전자주식회사 슈도 슈미트 트리거 회로를 이용한 디시-디시 컨버터 및펄스 폭 변조방법
US7262658B2 (en) * 2005-07-29 2007-08-28 Texas Instruments Incorporated Class-D amplifier system

Also Published As

Publication number Publication date
US7242248B1 (en) 2007-07-10
US20100111331A1 (en) 2010-05-06
US7646240B2 (en) 2010-01-12
CN100508372C (zh) 2009-07-01
US7190224B2 (en) 2007-03-13
TWI337805B (en) 2011-02-21
EP1530286A1 (en) 2005-05-11
CN1614882A (zh) 2005-05-11
DE602004004230D1 (de) 2007-02-22
EP1530286B1 (en) 2007-01-10
TW200516842A (en) 2005-05-16
US7884670B2 (en) 2011-02-08
US20090102556A1 (en) 2009-04-23
US20050099231A1 (en) 2005-05-12
DE602004004230T2 (de) 2007-11-15
JP2005143077A (ja) 2005-06-02
US7468631B1 (en) 2008-12-23

Similar Documents

Publication Publication Date Title
US7884670B2 (en) Class D amplifier
US7298209B1 (en) Class D amplifier
US7142050B2 (en) Recovery from clipping events in a class D amplifier
US7385444B2 (en) Class D amplifier
US7312657B2 (en) Class D amplifier
US8378745B2 (en) Current sensing
JP2008510336A (ja) デュアルモード音声増幅器
WO2002005419A2 (en) Class d audio amplifier
KR101869383B1 (ko) 재구성가능 인덕턴스를 갖는 스위칭 레귤레이터 회로들 및 방법들
JP2000165154A (ja) ピ―ク電流リミット検出回路および負荷インピ―ダンス検知回路を具えるd級増幅器
JP2003115730A (ja) Pwm変調回路及び電力増幅回路
JP4048781B2 (ja) D級増幅器
JP2008535433A (ja) スイッチング増幅器及び負荷を備える装置
JP2007124625A (ja) D級増幅器
US9444439B2 (en) Pulse generating circuit for audio-frequency amplifiers and regulated power supplies
US7365598B2 (en) Global loop integrating modulator
JP6819690B2 (ja) 電力増幅器
KR100453708B1 (ko) 고효율 스위칭 증폭기
JPWO2018061386A1 (ja) D級増幅器
JP4016833B2 (ja) パルス幅変調増幅器
US20160065140A1 (en) Class d amplifier and electronic devices including the same
JP2009089289A (ja) D級増幅器
KR100567458B1 (ko) 리플궤환 필터를 이용한 아날로그/디지털 혼합형 증폭기
Axholt et al. A 0.25 W fully integrated class-D audio power amplifier in 0.35 μm CMOS

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061124

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20061124

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4015648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250