TWI429192B - 功率放大器及具有功率放大器的處理裝置 - Google Patents
功率放大器及具有功率放大器的處理裝置 Download PDFInfo
- Publication number
- TWI429192B TWI429192B TW099119274A TW99119274A TWI429192B TW I429192 B TWI429192 B TW I429192B TW 099119274 A TW099119274 A TW 099119274A TW 99119274 A TW99119274 A TW 99119274A TW I429192 B TWI429192 B TW I429192B
- Authority
- TW
- Taiwan
- Prior art keywords
- switch
- turned
- period
- control signal
- during
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本發明係有關於一種功率放大器,特別是有關於一種可避免發生短路電流(short through current)的功率放大器。
高效率的音頻放大器不只是在攜帶式產品中極為重要,在大功率的電力電子設備中亦加重視。由於功率越大,效率也就越重要。功率放大器依據工作點的不同,可分為A類放大器(Class A Amplifier)、B類放大器(Class B Amplifier)、AB類放大器(Class AB Amplifier)。
A類放大器的特點是,不論是否輸入信號,其輸出電路持續會有電流流過。因此,在功率放大器中,A類放大器的效率是最低的。B類放大器只有在輸入信號的半週期才會動作,也就是說,當沒有信號輸入時,輸出端幾乎不消耗功率。然而,B類放大器可能會產生交越失真(crossover distortion)之問題。AB類放大器的特性介於A類放大器與B類放大器之間,並可消除B類放大器的交越失真現象。
本發明提供一種功率放大器,由一控制電路所控制。控制電路產生一第一控制信號、一第二控制信號、一第三控制信號、一第四控制信號以及一第五控制信號。本發明之功率放大器包括第一至第五開關。第一開關耦接於一第一供應電壓與一第一節點之間,並由第一控制信號所控制。在一第一期間與一第二期間,第一開關被導通。第二開關耦接於第一節點與一第二供應電壓之間,並由第二控制信號所控制。在第一與第二期間,第二開關不被導通。第三開關耦接於第一供應電壓與一第二節點之間,並由第三控制信號所控制。在第一與第二期間,第三開關不被導通。第四開關耦接於第二節點與第二供應電壓之間,並由第四控制信號所控制。在第一期間,第四開關被導通。在第二期間,第四開關不被導通。第五開關耦接於第一與第二節點之間,並由第五控制信號所控制。在第二期間,第五開關使第一與第二節點短路在一起。
本發明另提供一種處理裝置,包括一控制單元以及一功率放大器。控制單元根據一輸入信號,產生一第一控制信號、一第二控制信號、一第三控制信號、一第四控制信號以及一第五控制信號。功率放大器耦接控制單元,並包括第一至第五開關。第一開關耦接於一第一供應電壓與一第一節點之間,並由第一控制信號所控制。在一第一期間與一第二期間,第一開關被導通。第二開關耦接於第一節點與一第二供應電壓之間,並由第二控制信號所控制。在第一與第二期間,第二開關不被導通。第三開關耦接於第一供應電壓與一第二節點之間,並由第三控制信號所控制。在第一與第二期間,第三開關不被導通。第四開關耦接於第二節點與第二供應電壓之間,並由第四控制信號所控制。在第一期間,第四開關被導通。在第二期間,第四開關不被導通。第五開關耦接於第一與第二節點之間,並由第五控制信號所控制。在第二期間,第五開關使第一與第二節點短路在一起。
為讓本發明之特徵和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
第1圖為本發明之處理裝置之示意圖。如圖所示,處理裝置100包括,控制單元110以及功率放大器130。控制單元110根據輸入信號SIN
,產生控制信號SC1
-SC5
。在一可能實施例中,控制單元110可為一脈寬調變模組(Pulse Width Modulation;PWM)。功率放大器130耦接控制單元110。在一可能實施例中,功率放大器130可用以放大音頻信號。在本實施例中,功率放大器130包括開關131-135。
開關131耦接於供應電壓VDD與節點OUTP之間,並由控制信號SC1
所控制。在本實施例中,在一第一期間與一第二期間,開關131被導通。本發明並不限制開關131的種類。在本實施例中,開關131係由一P型電晶體MP1所構成。舉例而言,當控制信號SC1
為低位準時,P型電晶體MP1被導通。當控制信號SC1
為高位準時,P型電晶體MP1不被導通。
開關132耦接於節點OUTP與供應電壓GND之間,並由控制信號SC2
所控制。在本實施例中,在第一與第二期間,開關132不被導通。另外,在本實施例中,供應電壓VDD大於供應電壓GND。
本發明並不限制開關132的種類。在一可能實施例中,開關132可由一N型電晶體MN1所構成。舉例而言,當控制信號SC2
為高位準時,N型電晶體MN1被導通。當控制信號SC2
為低位準時,N型電晶體MN1不被導通。
開關133耦接於供應電壓VDD與節點OUTN之間,並由控制信號SC3
所控制。在本實施例中,在第一與第二期間,開關133不被導通。本發明並不限制開關133的種類。在本實施例中,開關133係由一P型電晶體MP2所構成。舉例而言,當控制信號SC3
為低位準時,P型電晶體MP2被導通。當控制信號SC3
為高位準時,P型電晶體MP2不被導通。
開關134耦接於節點OUTN與供應電壓GND之間,並由控制信號SC4
所控制。在本實施例中,在第一期間,開關134被導通;在第二期間,開關134不被導通。本發明並不限制開關134的種類。在本實施例中,開關134係由一N型電晶體MN2所構成。當控制信號SC4
為高位準時,N型電晶體MN2被導通。當控制信號SC4
為低位準時,N型電晶體MN2不被導通。
開關135耦接於節點OUTP與OUTN之間,並由控制信號SC5
所控制。在本實施例中,在第二期間,開關135使節點OUTP與OUTN短路在一起。本發明並不限制開關135的種類。在本實施例中,開關134係由一N型電晶體MN3所構成。在其它實施例中,開關134可由一P型電晶體所實現。
舉例而言,當控制信號SC5
為高位準時,N型電晶體MN3被導通。因此,便可將節點OUTP與OUTN短路在一起。當控制信號SC5
為低位準時,N型電晶體MN3不被導通。
在本實施例中,處理裝置100更包括一喇叭單元136。喇叭單元136耦接於節點OUTP與OUTN之間。在第1圖中,喇叭單元136可等效成一電感L1。處理裝置100根據輸入信號SIN
,產生控制信號SC1
-SC5
,用以使功率放大器130驅動喇叭單元136,使得喇叭單元136可發出對應的聲音。
在第一期間,開關131與134被導通,而開關132、133及135不被導通。如第2A圖所示,在第一期間,開關131、電感L1及開關134可構成一電流路徑210。
在第二期間,開關131仍被導通,而開關132及133仍不被導通。此時,開關134不被導通。在本實施例中,當開關134由導通狀態被切換至不導通狀態的同時,開關135由不導通狀態被切換至導通狀態。由於開關135被導通,故可將節點OUTP與OUTN短路在一起。
在第三期間,開關131繼續被導通,並且開關132及134繼續不被導通。此時,開關133被導通,如第2C圖所示,在第三期間,開關131、電感L1及開關133可構成一電流路徑220。此時,開關135可為導通或不導通狀態。在本實施例中,藉由第二期間,可避免因開關133及134同時被導通時所產生的短路電流(short through current)。
在一第四期間,開關131、134及135不被導通,而開關132及133被導通。如第3A圖所示,開關133、電感L1及開關132可構成一電流路徑310。
在一第五期間,開關131及134仍不被導通,並且開關132仍被導通。此時,開關133不被導通,而開關135被導通,如第3B圖所示。在本實施例中,當開關133由導通狀態被切換至不導通狀態的同時,開關135由不導通狀態被切換至導通狀態。由於開關135被導通,故可將節點OUTP與OUTN短路在一起。
在一第六期間,開關131及133仍不被導通,開關132仍被通。此時,開關134被導通。因此,在第六期間,開關134、電感L1及開關132可構成一電流路徑320,如第3C圖所示。此時,開關135可為導通或不導通狀態。
在本實施例中,藉由第五期間,可避免因開關133及134同時被導通時所產生的短路電流(short through current)。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...處理裝置
110...控制單元
130...功率放大器
131-135...開關
136...喇叭單元
L1...電感
第1圖為本發明之處理裝置之示意圖。
第2A-2C及3A-3C圖為本發明之功率放大器之控制示意圖。
100...處理裝置
110...控制單元
130...功率放大器
131-135...開關
136...喇叭單元
L1...電感
Claims (17)
- 一種功率放大器,由一控制電路所控制,該控制電路產生一第一控制信號、一第二控制信號、一第三控制信號、一第四控制信號以及一第五控制信號,該功率放大器包括:一第一開關,耦接於一第一供應電壓與一第一節點之間,並由該第一控制信號所控制,在一第一期間與一第二期間,該第一開關被導通;一第二開關,耦接於該第一節點與一第二供應電壓之間,並由該第二控制信號所控制,在該第一與第二期間,該第二開關不被導通;一第三開關,耦接於該第一供應電壓與一第二節點之間,並由該第三控制信號所控制,在該第一與第二期間,該第三開關不被導通;一第四開關,耦接於該第二節點與該第二供應電壓之間,並由該第四控制信號所控制,在該第一期間,該第四開關被導通,在該第二期間,該第四開關不被導通;以及一第五開關,耦接於該第一與第二節點之間,並由該第五控制信號所控制,在該第二期間,該第五開關使該第一與第二節點短路在一起,其中在一第三期間,該第一、第三及第五開關被導通,該第二及第四開關不被導通。
- 如申請專利範圍第1項所述之功率放大器,其中在該第二期間,在該第四開關不被導通的同時,該第五開關被導通。
- 如申請專利範圍第1項所述之功率放大器,其中在該第一期間,該第五開關可不被導通。
- 如申請專利範圍第1項所述之功率放大器,其中在該第三期間,該第五開關可不被導通。
- 如申請專利範圍第3或4項所述之功率放大器,其中在一第四期間,該第一、四及第五開關不被導通,該第二及第三開關被導通,在一第五期間,該第一、第三及第四開關不被導通,該第二及第五開關被導通,在一第六期間,該第一及第三開關不被導通,該第二及第四開關被導通。
- 如申請專利範圍第5項所述之功率放大器,其中在該第六期間,該第五開關被導通。
- 如申請專利範圍第5項所述之功率放大器,其中在該第六期間,該第五開關不被導通。
- 如申請專利範圍第1項所述之功率放大器,其中該第五開關係為一電晶體。
- 一種處理裝置,包括:一控制單元,根據一輸入信號,產生一第一控制信號、一第二控制信號、一第三控制信號、一第四控制信號以及一第五控制信號;以及一功率放大器,耦接該控制單元,並包括:一第一開關,耦接於一第一供應電壓與一第一節點之間,並由該第一控制信號所控制,在一第一期間與一第二期間,該第一開關被導通;一第二開關,耦接於該第一節點與一第二供應電壓之間,並由該第二控制信號所控制,在該第一與第二期間,該第二開關不被導通;一第三開關,耦接於該第一供應電壓與一第二節 點之間,並由該第三控制信號所控制,在該第一與第二期間,該第三開關不被導通;一第四開關,耦接於該第二節點與該第二供應電壓之間,並由該第四控制信號所控制,在該第一期間,該第四開關被導通,在該第二期間,該第四開關不被導通;以及一第五開關,耦接於該第一與第二節點之間,並由該第五控制信號所控制,在該第二期間,該第五開關使該第一與第二節點短路在一起,其中在一第三期間,該第一及第三開關被導通,該第二及第四開關不被導通,該第五開關可為導通。
- 如申請專利範圍第9項所述之處理裝置,更包括:一喇叭單元,耦接於該第一與第二節點之間。
- 如申請專利範圍第9項所述之處理裝置,其中在該第二期間,在該第四開關不被導通的同時,該第五開關被導通。
- 如申請專利範圍第9項所述之處理裝置,其中在該第一期間,該第五開關可不被導通。
- 如申請專利範圍第9項所述之處理裝置,其中在該第三期間,該第五開關可不被導通。
- 如申請專利範圍第12或13項所述之處理裝置,其中在一第四期間,該第一、四及第五開關不被導通,該第二及第三開關被導通,在一第五期間,該第一、第三及第四開關不被導通,該第二及第五開關被導通,在一第六期間,該第一及第三開關不被導通,該第二及第四開關被導 通。
- 如申請專利範圍第14項所述之處理裝置,其中在該第六期間,該第五開關被導通。
- 如申請專利範圍第14項所述之處理裝置,其中在該第六期間,該第五開關不被導通。
- 如申請專利範圍第9項所述之處理裝置,其中該第五開關係為一電晶體。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099119274A TWI429192B (zh) | 2010-06-14 | 2010-06-14 | 功率放大器及具有功率放大器的處理裝置 |
US12/852,952 US8154342B2 (en) | 2010-06-14 | 2010-08-09 | Power amplifier and processing device utilizing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099119274A TWI429192B (zh) | 2010-06-14 | 2010-06-14 | 功率放大器及具有功率放大器的處理裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201145810A TW201145810A (en) | 2011-12-16 |
TWI429192B true TWI429192B (zh) | 2014-03-01 |
Family
ID=45095758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099119274A TWI429192B (zh) | 2010-06-14 | 2010-06-14 | 功率放大器及具有功率放大器的處理裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8154342B2 (zh) |
TW (1) | TWI429192B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6781453B2 (en) * | 2001-04-23 | 2004-08-24 | Jam Technologies, Llc | Method of detecting load impedance for inductive boost amplifier |
US7190224B2 (en) * | 2003-11-06 | 2007-03-13 | Marvell World Trade Ltd. | Class D amplifier |
CN101385238B (zh) * | 2006-03-03 | 2012-06-27 | 半导体元件工业有限责任公司 | D类放大器及其方法 |
-
2010
- 2010-06-14 TW TW099119274A patent/TWI429192B/zh not_active IP Right Cessation
- 2010-08-09 US US12/852,952 patent/US8154342B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201145810A (en) | 2011-12-16 |
US8154342B2 (en) | 2012-04-10 |
US20110304396A1 (en) | 2011-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7714646B2 (en) | Audio power amplifier and a pre-amplifier thereof | |
US8284953B2 (en) | Circuit and method of reducing pop-up noise in a digital amplifier | |
TWI559676B (zh) | Ab類推挽放大器之輸出電路保護裝置 | |
JP2007116568A (ja) | 差動増幅器 | |
US20160329868A1 (en) | High efficiency class d amplifier with reduced generation of emi | |
KR20150096736A (ko) | 멀티-스테이지 증폭기 | |
JP2009060361A (ja) | D級増幅回路 | |
KR101092141B1 (ko) | 디지털 파워앰프 스위칭 드라이브 시스템 | |
JP2007124625A (ja) | D級増幅器 | |
TW200950316A (en) | Audio amplifier | |
TWI334268B (en) | Class-d audio amplifier with half-swing pulse-width-modulation | |
JP5977092B2 (ja) | レールツーレールdmos増幅器の出力ステージにバイアスをかけるための方法及び装置 | |
JP5833938B2 (ja) | ボルテージレギュレータ | |
TWI429192B (zh) | 功率放大器及具有功率放大器的處理裝置 | |
JP2008048305A (ja) | ハーフスイングパルス幅変調を備えたd級音響増幅器 | |
TWI746405B (zh) | D類放大器 | |
JP5749137B2 (ja) | オーディオ信号処理回路およびそれを用いた電子機器 | |
JP2018174380A (ja) | 信号増幅器 | |
JP2008154117A (ja) | D級アンプ | |
JP2004056211A (ja) | 半導体装置およびd級増幅器 | |
KR20100079543A (ko) | 트랜스미터 | |
JP2010183241A (ja) | Btl回路 | |
JP4623286B2 (ja) | デューティ調整回路 | |
JP6325851B2 (ja) | 増幅装置 | |
KR101215636B1 (ko) | 오디오 앰프 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |