JP2009089289A - D級増幅器 - Google Patents
D級増幅器 Download PDFInfo
- Publication number
- JP2009089289A JP2009089289A JP2007259452A JP2007259452A JP2009089289A JP 2009089289 A JP2009089289 A JP 2009089289A JP 2007259452 A JP2007259452 A JP 2007259452A JP 2007259452 A JP2007259452 A JP 2007259452A JP 2009089289 A JP2009089289 A JP 2009089289A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- fixed
- input
- circuit
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 遅滞なくクリップの発生を防止することができるD級増幅器を提供する。
【解決手段】 パルス幅変調回路1は、入力信号Vinによりパルス幅変調されたPWMパルスPCを生成する。出力バッファ回路2は、入力パルスPDに応じて、負荷Lをスイッチング駆動する。固定パルス発生回路3は、PWMパルスPCの発生タイミングに同期したタイミングにおいて、所定のパルス幅を有する固定パルスPAおよびPBを発生する。入力制御回路4は、固定パルスPAまたはPBの発生タイミングにおいて、固定パルスPAまたはPBよりもパルス幅の広いPWMパルスPCが発生する場合にはPWMパルスPCを入力パルスPDとして出力バッファ回路2に供給し、そのようなパルス幅の広いPWMパルスPCが発生しない場合には固定パルスPAまたはPBを入力パルスPDとして出力バッファ回路2に供給する。
【選択図】図1
【解決手段】 パルス幅変調回路1は、入力信号Vinによりパルス幅変調されたPWMパルスPCを生成する。出力バッファ回路2は、入力パルスPDに応じて、負荷Lをスイッチング駆動する。固定パルス発生回路3は、PWMパルスPCの発生タイミングに同期したタイミングにおいて、所定のパルス幅を有する固定パルスPAおよびPBを発生する。入力制御回路4は、固定パルスPAまたはPBの発生タイミングにおいて、固定パルスPAまたはPBよりもパルス幅の広いPWMパルスPCが発生する場合にはPWMパルスPCを入力パルスPDとして出力バッファ回路2に供給し、そのようなパルス幅の広いPWMパルスPCが発生しない場合には固定パルスPAまたはPBを入力パルスPDとして出力バッファ回路2に供給する。
【選択図】図1
Description
この発明は、オーディオ機器のパワーアンプなどに好適なD級増幅器に関する。
D級増幅器は、入力信号に応じてパルス幅変調されたPWM(Pulse Width Modulation;パルス幅変調)パルスを生成し、このPWMパルスにより、負荷を駆動するアンプである。このD級増幅器は、オーディオ機器等においてスピーカを駆動するパワーアンプとして用いられる場合が多い。この種のD級増幅器では、入力信号のレベルがパルス幅変調の最大変調度に対応した上限値を越えると、D級増幅器の出力信号が継続的にLレベルまたはHレベルを維持するクリップが生じる。このようなクリップを含むD級増幅器の出力信号は、そのまま負荷であるスピーカに与えられると、スピーカから耳障りな音となって出力される。このため、D級増幅器に関しては、クリップの防止策に関する技術が各種提案されている。例えば特許文献1では、D級増幅器の最終段である出力バッファ回路へのPWMパルスの供給状況を監視し、この監視結果に基づいてクリップの発生を検知したときに、強制的にパルスを出力バッファ回路に与える構成(特許文献1の「背景技術」参照)、クリップの発生を検知したときに、入力信号と出力バッファ回路の出力信号との誤差の積分を行うパルス幅変調回路内の誤差積分器の積分処理を2次積分から1次積分に切り換えてクリップを回避する構成(特許文献1の「発明を実施するための最良の形態」参照)が開示されている。
特開2006−50589号公報
ところで、従来技術によるD級増幅器のクリップ防止策の多くは、特許文献1にも開示されているように、クリップの発生を検知したときに、D級増幅器の動作状態をクリップの発生を回避可能な状態に移行させるものであるため、クリップが発生してからクリップを回避するまでに遅延が生じ、D級増幅器の負荷の駆動波形に歪みが生じるという問題があった。
この発明は、以上説明した事情に鑑みてなされたものであり、クリップの発生を遅滞なく防止することができるD級増幅器を提供することを目的とする。
この発明は、入力信号によりパルス幅変調されたPWMパルスを生成するパルス幅変調回路と、入力パルスに応じて、負荷をスイッチング駆動する出力バッファ回路と、前記PWMパルスの発生タイミングに同期したタイミングにおいて、所定のパルス幅を有する固定パルスを発生する固定パルス発生回路と、前記固定パルスの発生タイミングにおいて前記固定パルスよりもパルス幅の広いPWMパルスが発生する場合には前記PWMパルスを前記入力パルスとして前記出力バッファ回路に供給し、前記固定パルスの発生タイミングにおいて前記固定パルスよりもパルス幅の広いPWMパルスが発生しない場合には前記固定パルスを前記入力パルスとして前記出力バッファ回路に供給する入力制御回路とを具備することを特徴とするD級増幅器を提供する。
かかる発明によれば、入力信号のレベルが適正範囲から外れ、PWMパルスが消失する場合には、直ちに固定パルスが入力パルスとして出力バッファ回路に与えられるため、遅滞なくクリップの発生を防止することができる。
かかる発明によれば、入力信号のレベルが適正範囲から外れ、PWMパルスが消失する場合には、直ちに固定パルスが入力パルスとして出力バッファ回路に与えられるため、遅滞なくクリップの発生を防止することができる。
以下、図面を参照し、この発明の実施の形態を説明する。
図1は、この発明の一実施形態であるD級増幅器の構成を示す回路図である。このD級増幅器は、大別してパルス幅変調回路1と、出力バッファ回路2と、固定パルス発生回路3と、入力制御回路4とにより構成されている。ここで、パルス幅変調回路1は、入力信号Vinによりパルス幅変調されたPWMパルスPCを生成する回路である。また、出力バッファ回路2は、入力パルスPDに応じて、スピーカやその入力部のフィルタ等からなる負荷Lをスイッチング駆動する回路である。また、固定パルス発生回路3は、PWMパルスPCの発生タイミングに同期したタイミングにおいて、所定のパルス幅を有する固定パルスPAおよびPBを発生する回路である。そして、入力制御回路4は、固定パルスPAまたはPBの発生タイミングにおいて固定パルスPAまたはPBよりもパルス幅の広いPWMパルスPCが発生する場合にはPWMパルスPCを入力パルスPDとして出力バッファ回路2に供給し、固定パルスPAまたはPBの発生タイミングにおいて固定パルスPAまたはPBよりもパルス幅の広いPWMパルスPCが発生しない場合には固定パルスPAまたはPBを入力パルスPDとして出力バッファ回路2に供給する回路である。以下、これらのパルス幅変調回路1、出力バッファ回路2、固定パルス発生回路3および入力制御回路4の各々の構成について説明する。
図1は、この発明の一実施形態であるD級増幅器の構成を示す回路図である。このD級増幅器は、大別してパルス幅変調回路1と、出力バッファ回路2と、固定パルス発生回路3と、入力制御回路4とにより構成されている。ここで、パルス幅変調回路1は、入力信号Vinによりパルス幅変調されたPWMパルスPCを生成する回路である。また、出力バッファ回路2は、入力パルスPDに応じて、スピーカやその入力部のフィルタ等からなる負荷Lをスイッチング駆動する回路である。また、固定パルス発生回路3は、PWMパルスPCの発生タイミングに同期したタイミングにおいて、所定のパルス幅を有する固定パルスPAおよびPBを発生する回路である。そして、入力制御回路4は、固定パルスPAまたはPBの発生タイミングにおいて固定パルスPAまたはPBよりもパルス幅の広いPWMパルスPCが発生する場合にはPWMパルスPCを入力パルスPDとして出力バッファ回路2に供給し、固定パルスPAまたはPBの発生タイミングにおいて固定パルスPAまたはPBよりもパルス幅の広いPWMパルスPCが発生しない場合には固定パルスPAまたはPBを入力パルスPDとして出力バッファ回路2に供給する回路である。以下、これらのパルス幅変調回路1、出力バッファ回路2、固定パルス発生回路3および入力制御回路4の各々の構成について説明する。
パルス幅変調回路1は、誤差積分器10と、三角波発生回路11と、コンパレータ12とにより構成されている。ここで、誤差積分器10は、正相入力端子(+入力端子)が接地された差動増幅器101と、この差動増幅器101の出力端子と逆相入力端子(−入力端子)との間に介挿された積分用キャパシタ102とを有する。また、差動増幅器101の逆相入力端子には、抵抗103を介して入力信号Vinが与えられ、抵抗104を介して出力バッファ回路2の出力信号Voutが与えられる。このような構成により、誤差積分器10は、入力信号Vinと出力バッファ回路2の出力信号Voutとの誤差の積分を行い、積分値を示す積分値信号INを出力する。
三角波発生回路11は、電圧0V〜電圧+VBまで一定レートで上昇する過程と電圧+VB〜電圧0Vまで一定レートで下降する過程を交互に繰り返す三角波信号TRIを発生する回路である。コンパレータ12は、積分値信号INと三角波信号TRIとのレベル比較を行い、積分値信号INの瞬時値が三角波信号TRIの瞬時値よりも高い期間はHレベル、それ以外の期間はLレベルとなるPWMパルスPCを出力する。このコンパレータ12により出力されるPWMパルスPCの波形は、三角波信号TRIの高電位側のピークの発生タイミングを中心として、前後に同じ時間長だけLレベルの状態を維持し、三角波信号TRIの低電位側のピークの発生タイミングを中心として、前後に同じ時間長だけHレベルの状態を維持する波形となる。三角波信号TRIの一周期に対するPWMパルスPCのHレベルの期間またはLレベルの期間の比率は、積分値信号INに依存する。
出力バッファ回路2は、インバータ21〜23により構成されている。ここで、インバータ21は、各々のドレイン同士が接続された状態で電源VDDおよび接地間に介挿されたPチャネル電界効果トランジスタ(以下、単にPチャネルトランジスタという)21PおよびNチャネル電界効果トランジスタ(以下、単にNチャネルトランジスタという)21Nにより構成されている。このインバータ21において、Pチャネルトランジスタ21PおよびNチャネルトランジスタ21Nの両ドレインの接続点が出力端子となっており、この出力端子の信号が出力バッファ回路2の出力信号Voutとして誤差積分器10に帰還される。同様にインバータ22は、各々のドレイン同士が接続された状態で電源VDDおよび接地間に介挿されたPチャネルトランジスタ22PおよびNチャネルトランジスタ22Nにより構成されている。図示は省略したが、インバータ23も同様な構成となっている。負荷Lは、Pチャネルトランジスタ21PおよびNチャネルトランジスタ21Nの両ドレインの接続点であるインバータ21の出力端子と、Pチャネルトランジスタ22PおよびNチャネルトランジスタ22Nの両ドレインの接続点であるインバータ22の出力端子との間に介挿されている。
この出力バッファ回路2において、インバータ21には、入力制御回路4を介して入力パルスPDが入力され、インバータ22には、この入力パルスPDをインバータ23によりレベル反転したパルスが入力される。従って、入力パルスPDがLレベルである期間は、Pチャネルトランジスタ21PおよびNチャネルトランジスタ22NがON、Pチャネルトランジスタ22PおよびNチャネルトランジスタ21NがOFFとなり、電源VDD→Pチャネルトランジスタ21P→負荷L→Nチャネルトランジスタ22N→接地という経路を介して負荷Lへの通電が行われる。また、入力パルスPDがHレベルである期間は、Pチャネルトランジスタ22PおよびNチャネルトランジスタ21NがON、Pチャネルトランジスタ21PおよびNチャネルトランジスタ22NがOFFとなり、電源VDD→Pチャネルトランジスタ22P→負荷L→Nチャネルトランジスタ21N→接地という経路を介して負荷Lへの通電が行われる。
固定パルス発生回路3は、コンパレータ31および32により構成されている。ここで、コンパレータ31は、三角波信号TRIを三角波信号TRIの高電位側のピークレベル+VBよりもやや低い基準レベルVHと比較し、TRI>VHの期間はLレベル、他の期間はHレベルとなる固定パルスPAを出力する。また、コンパレータ32は、三角波信号TRIを三角波信号TRIの低電位側のピークレベル0Vよりもやや高い基準レベルVLと比較し、TRI<VLの期間はHレベル、他の期間はLレベルとなる固定パルスPBを出力する。固定パルスPAおよびPBは、PWMパルスPCと同様、三角波信号TRIと何らかの基準レベルとの比較により発生されるものであるため、PWMパルスPCの発生タイミングと同期したタイミングにおいて発生される。より具体的には、固定パルスPAは、PWMパルスPCと同様、三角波信号TRIの高電位側のピークの発生タイミングを中心として、前後に同じ時間長だけLレベルの状態を維持する。また、固定パルスPBは、PWMパルスPCと同様、三角波信号TRIの低電位側のピークの発生タイミングを中心として、前後に同じ時間長だけHレベルの状態を維持する。
入力制御回路4は、ANDゲート41およびORゲート42により構成されている。ここで、ANDゲート41は、PWMパルスPCと固定パルスPAの論理積を出力する。また、ORゲート42は、ANDゲート41の出力信号と固定パルスPBの論理和を出力する。このORゲート42の出力信号が上述した入力パルスPDとして出力バッファ回路2に与えられる。この入力制御回路4の機能は、上述した通りであるが、図示のANDゲート41およびORゲート42がどのようにしてこの機能を果たすかは、説明の重複を避けるため、本実施形態の動作説明において明らかにする。
図2は、本実施形態によるD級増幅器の各部の波形を示す波形図である。以下、この図を参照し、本実施形態の動作を説明する。
上述したように、固定パルス発生回路3では、三角波信号TRIを基準レベルVH、VLと比較することにより、固定パルスPAおよびPBが発生される。ここで、固定パルスPAは、三角波信号TRIの高電位側のピークの発生タイミングを中心として、前後に同じ時間長だけLレベルの状態を維持し、固定パルスPBは、三角波信号TRIの低電位側のピークの発生タイミングを中心として、前後に同じ時間長だけHレベルの状態を維持する。
パルス幅変調回路1では、誤差積分器10から出力される積分値信号INと三角波信号TRIとのレベル比較がコンパレータ12により行われ、PWMパルスPCが発生される。入力信号Vinのレベルが適正範囲内にある場合、積分値信号INは、三角波信号TRIの高電位側のピークレベル+VBと低電位側のピークレベル0Vとの間の値となる。この場合、三角波信号TRIが積分値信号INを横切って変化するため、三角波信号TRIの高電位側のピークの発生タイミングを中心として、前後に同じ時間長だけLレベルの状態を維持し、三角波信号TRIの低電位側のピークの発生タイミングを中心として、前後に同じ時間長だけHレベルの状態を維持するPWMパルスPCがコンパレータ12により発生される。
ここで、積分値信号INのレベルが三角波信号TRIの高電位側のピークレベル+VBより僅かに低い場合、Lレベルの期間の幅が狭いPWMパルスPCがコンパレータ12から出力される。そして、PWMパルスPCのLレベルの期間が固定パルスPAのLレベルの期間よりも長い場合には、PWMパルスPCがANDゲート41を通過する。そして、固定パルスPBがLレベルである場合には、PWMパルスPCがORゲート42を通過し、入力パルスPDとして出力バッファ回路2に供給される(期間A参照)。
しかし、積分値信号INのレベルが三角波信号TRIの高電位側のピークレベル+VBを越えると、三角波信号TRIは積分値信号INのレベルを横切らなくなるため、PWMパルスPCは、固定パルスPAがLレベルとなる期間にLレベルにならず、Hレベルを維持する。この場合、固定パルスPAがANDゲート41を通過する。そして、固定パルスPBがLレベルである場合には、固定パルスPAがORゲート42を通過し、入力パルスPDとして出力バッファ回路2に供給される(期間B参照)。
一方、積分値信号INのレベルが三角波信号TRIの低電位側のピークレベル0Vより僅かに高いと、Hレベルの期間の幅が狭いPWMパルスPCがコンパレータ12から出力される。このとき、固定パルスPAはHレベルであるため、PWMパルスPCはANDゲート41を通過する。そして、PWMパルスPCのHレベルの期間が固定パルスPBのHレベルの期間よりも長い場合には、PWMパルスPCがORゲート42を通過し、入力パルスPDとして出力バッファ回路2に供給される(期間C参照)。
しかし、積分値信号INのレベルが三角波信号TRIの高電位側のピークレベル0Vよりも低くなると、三角波信号TRIは積分値信号INのレベルを横切らなくなるため、PWMパルスPCは、固定パルスPBがHレベルとなる期間にHレベルにならず、Lレベルを維持する。従って、ANDゲート41の出力信号はLレベルとなる。この場合、固定パルスPBがORゲート42を通過し、入力パルスPDとして出力バッファ回路2に供給される(期間D参照)。
以上のように、本実施形態によれば、入力信号のレベルが適正範囲から外れ、PWMパルスPCが消失する場合には、直ちに固定パルスPAまたはPBが入力パルスPDとして出力バッファ回路2に与えられるため、遅滞なくクリップの発生を防止することができる。従って、負荷Lの駆動波形に歪みが生じるのを防止することができる。
以上、この発明の一実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。
(1)上記実施形態では、三角波信号TRIをそのピークレベルと近いレベルの基準レベルVH、VLと比較することにより固定パルスPA、PBを生成したが、このようなレベル比較以外の手段により固定パルスPA、PBを生成してもよい。例えば、三角波発生回路11が、充電用の定電流源と放電用の定電流源とを交互にキャパシタに接続し、キャパシタの充電電圧を三角波信号TRIとして出力するものである場合には、キャパシタに接続する定電流源を充電用のものから放電用のものに切り換えるタイミングをLレベルの維持期間の中央に持つような固定パルスPA(負パルス)と、キャパシタに接続する定電流源を放電用のものから充電用のものに切り換えるタイミングをHレベルの維持期間の中央に持つような固定パルスPB(正パルス)とを発生するようにしてもよい。
(2)上記実施形態では、入力信号Vinが適正範囲から外れ、三角波信号TRIが積分値信号INを横切らなくなると、PWMパルスPCの発生頻度が固定パルスPAおよびPBの発生頻度よりも少なくなる。そこで、PWMパルスPCをカウントするカウンタと、固定パルスPAまたはPBをカウントするカウンタとを設けるとともに、パルス幅変調回路1の前段に入力信号Vinを増幅する利得制御増幅器を設け、前者のカウンタのカウント値が後者のカウンタのカウント値よりも顕著に低くなったとき、利得制御増幅器の利得を下げて、入力信号Vinのレベルを適正範囲内に制御するようにしてもよい。
1……パルス幅変調回路、2……出力バッファ回路、3……固定パルス発生回路、4……入力制御回路、10……誤差積分器、11……三角波発生回路、12,31,32……コンパレータ、101……差動増幅器、102……キャパシタ、103,104……抵抗、41……ANDゲート、42……ORゲート、21〜23……インバータ、L……負荷、21P,22P……Pチャネルトランジスタ、21N,22N……Nチャネルトランジスタ。
Claims (2)
- 入力信号によりパルス幅変調されたPWMパルスを生成するパルス幅変調回路と、
入力パルスに応じて、負荷をスイッチング駆動する出力バッファ回路と、
前記PWMパルスの発生タイミングに同期したタイミングにおいて、所定のパルス幅を有する固定パルスを発生する固定パルス発生回路と、
前記固定パルスの発生タイミングにおいて前記固定パルスよりもパルス幅の広いPWMパルスが発生する場合には前記PWMパルスを前記入力パルスとして前記出力バッファ回路に供給し、前記固定パルスの発生タイミングにおいて前記固定パルスよりもパルス幅の広いPWMパルスが発生しない場合には前記固定パルスを前記入力パルスとして前記出力バッファ回路に供給する入力制御回路と
を具備することを特徴とするD級増幅器。 - 前記パルス幅変調回路は、前記入力信号と前記出力バッファ回路の出力信号との誤差を積分し、積分結果を示す積分値信号を出力する誤差積分器と、所定周波数の三角波信号を発生する三角波発生回路と、前記三角波信号と前記積分値信号とを比較することにより前記PWMパルスを出力するコンパレータとを具備し、
前記固定パルス発生回路は、前記三角波信号を横切る範囲内のレベルであって、前記三角波信号のピークのレベルの近傍の基準レベルと前記三角波信号を比較することにより、前記固定パルスを出力することを特徴とする請求項1に記載のD級増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259452A JP2009089289A (ja) | 2007-10-03 | 2007-10-03 | D級増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259452A JP2009089289A (ja) | 2007-10-03 | 2007-10-03 | D級増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009089289A true JP2009089289A (ja) | 2009-04-23 |
Family
ID=40662030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007259452A Withdrawn JP2009089289A (ja) | 2007-10-03 | 2007-10-03 | D級増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009089289A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101820254A (zh) * | 2010-04-22 | 2010-09-01 | 成都成电硅海科技股份有限公司 | 带有新型pwm电路的d类功率放大器 |
KR101352990B1 (ko) | 2012-04-17 | 2014-01-22 | 네오피델리티 주식회사 | 디지털 피드백 증폭기 |
-
2007
- 2007-10-03 JP JP2007259452A patent/JP2009089289A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101820254A (zh) * | 2010-04-22 | 2010-09-01 | 成都成电硅海科技股份有限公司 | 带有新型pwm电路的d类功率放大器 |
KR101352990B1 (ko) | 2012-04-17 | 2014-01-22 | 네오피델리티 주식회사 | 디지털 피드백 증폭기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101120492B1 (ko) | D급 증폭기 | |
KR100995463B1 (ko) | 오프셋 전압 보정 회로 및 d급 증폭기 | |
EP1962419B1 (en) | Class D amplifier | |
US9065401B2 (en) | Amplification systems and methods with noise reductions | |
JP5442636B2 (ja) | D級電力増幅器 | |
KR101118865B1 (ko) | D급 증폭기 | |
US7190224B2 (en) | Class D amplifier | |
KR100956098B1 (ko) | 파워앰프장치 | |
JP4513832B2 (ja) | D級増幅回路 | |
JP4853176B2 (ja) | D級増幅器 | |
JP4529958B2 (ja) | D級増幅器 | |
JP2009089289A (ja) | D級増幅器 | |
JP2012049893A (ja) | 音声再生回路 | |
JP4978714B2 (ja) | D級増幅器 | |
US10367458B2 (en) | Signal amplifier | |
JP2005142795A (ja) | オーディオ回路 | |
JP2004056254A (ja) | パワーアンプ装置 | |
JP2011211389A (ja) | 増幅回路、増幅回路のクリップ検出方法 | |
EP1351380A1 (en) | Class D amplifier energy control | |
JP4577281B2 (ja) | D級増幅器 | |
JP6528491B2 (ja) | 電力増幅器 | |
JP2010200217A (ja) | D級増幅器 | |
JP2010278697A (ja) | D級増幅装置 | |
JP2008022176A (ja) | リンギング低減回路および該リンギング低減回路を備えた半導体集積回路 | |
JP2013110559A (ja) | D級増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101207 |