JP2012049893A - 音声再生回路 - Google Patents

Abstract

【課題】ノイズの影響を抑制しつつ、歪率の良い音声再生回路を提供する。
【解決手段】音声再生回路は、クロック信号が入力される場合、入力される第１音声信号をクロック信号に同期してパルス幅変調し、入力されない場合、第１音声信号を第１自励発振周波数に同期してパルス幅変調する第１変調回路と、第１ＰＷＭ信号に基づいて、第１スピーカを駆動する第１駆動回路と、クロック信号が入力される場合、第２音声信号をクロック信号に同期してパルス幅変調し、入力されない場合、第２音声信号を第２自励発振周波数に同期してパルス幅変調する第２変調回路と、第２ＰＷＭ信号に基づいて、第２スピーカを駆動する第２駆動回路と、スピーカで消費される電力が所定値より大きいか否かを判定する判定回路と、所定値より小さいと判定されると変調回路に対しクロック信号を入力し、大きいと判定されるとクロック信号の入力を停止するクロック信号発生回路と、を備える。
【選択図】図１

Description

本発明は、音声再生回路に関する。

電力効率の優れたオーディオ用の音声再生回路としては、Ｄ級アンプが知られている。Ｄ級アンプには、自励の発振周波数に同期して音声信号をパルス幅変調する自励方式のＤ級アンプや、外部のクロック信号の周波数に同期して音声信号をパルス幅変調する他励方式のＤ級アンプがある（例えば、特許文献１及び２参照）。

特開２００３−１１５７３０号公報 特開２００４−７２７０７号公報

ところで、複数チャンネルの音声信号が再生される際には、複数のＤ級アンプが用いられる。例えば、複数のＤ級アンプの夫々が自励方式である場合、複数のＤ級アンプの夫々が他励方式である場合と比べ、Ｄ級アンプの夫々の歪率は、特にＤ級アンプが高出力時に良好となる。しかしながら、自励方式のＤ級アンプが複数用いられる場合、一般に夫々の自励発振周波数は異なるため、例えばチャンネル間の干渉が発生して可聴域のノイズが生じることがある。このような可聴域のノイズの影響は、特にＤ級アンプが低出力時に顕著になる。一方、他励方式は低出力時のノイズの影響が少なく、この点において優れている。

本発明は上記課題を鑑みてなされたものであり、ノイズの影響を抑制しつつ、歪率の良い音声再生回路を提供することを目的とする。

上記目的を達成するため、本発明の一つの側面に係る音声再生回路は、クロック信号が入力される場合、入力される第１音声信号を前記クロック信号の周波数に同期してパルス幅変調し、前記クロック信号が入力されない場合、前記第１音声信号を第１自励発振周波数に同期してパルス幅変調する第１変調回路と、前記第１変調回路でパルス幅変調された第１ＰＷＭ信号に基づいて、第１スピーカを駆動するための第１駆動信号を出力する第１駆動回路と、前記クロック信号が入力される場合、入力される第２音声信号を前記クロック信号の周波数に同期してパルス幅変調し、前記クロック信号が入力されない場合、前記第２音声信号を第２自励発振周波数に同期してパルス幅変調する第２変調回路と、前記第２変調回路でパルス幅変調された第２ＰＷＭ信号に基づいて、第２スピーカを駆動するための第２駆動信号を出力する第２駆動回路と、前記第１または第２スピーカで消費される電力が所定値より大きいか否かを判定する判定回路と、前記第１または第２スピーカで消費される電力が所定値より小さいと判定されると、前記第１及び第２変調回路に対し前記クロック信号を入力し、前記第１または第２スピーカで消費される電力が前記所定値より大きいと判定されると、前記第１及び第２変調回路に対する前記クロック信号の入力を停止するクロック信号発生回路と、を備える。

ノイズの影響を抑制しつつ、歪率の良い音声再生回路を提供することができる。

本発明の一実施形態であるＤ級アンプ１０の構成を示す図である。 音声信号処理回路３０ａの構成を示す図である。 音声信号ＬＩＮの入力が停止されている場合における音声信号処理回路３０ａの動作を説明するための図である。 音声信号ＬＩＮのレベルが上昇した場合の音声信号処理回路３０ａの動作を説明するための図である。 音声信号ＬＩＮのレベルが低下した場合の音声信号処理回路３０ａの動作を説明するための図である。 クロック信号ＣＬＫ及びＰＷＭ信号Ｖｐ１の関係を示す図である。 自励方式または他励方式でＤ級アンプ１０が動作している際の電力Ｐａ及び電圧Ｖａの歪率の関係を示す図である。 Ｄ級アンプ１０における電力Ｐａ及び電圧Ｖａの歪率の関係を示す図である。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。図１は、本発明の一実施形態であるＤ級アンプ１０の構成を示す図である。

Ｄ級アンプ１０（音声再生回路）は、例えばラジオから出力されるアナログのステレオ音声信号をスピーカ１５ａ，１５ｂで再生するための回路である。Ｄ級アンプ１０は、音声信号処理回路３０ａ，３０ｂ、判定回路３１、及びクロック発生回路３２を含んで構成される。

音声信号処理回路３０ａは、ステレオ音声信号のうち左側の音声信号ＬＩＮがスピーカ１５ａで再生されるよう、音声信号ＬＩＮを処理して出力する。音声信号処理回路３０ａは、変調回路４０ａ、駆動回路４１ａ、及び帰還回路４２ａを含んで構成される。

変調回路４０ａ（第１変調回路）は、クロック信号ＣＬＫが入力される場合、クロック信号ＣＬＫの周波数ｆｃに同期して音声信号ＬＩＮをパルス幅変調し、クロック信号ＣＬＫが入力されない場合、自励発振周波数ｆ１に同期して音声信号ＬＩＮをパルス幅変調する。また、変調回路４０ａは、パルス幅変調された信号をＰＷＭ（Pulse Width Modulation）信号Ｖｐ１として出力する。

駆動回路４１ａ（第１駆動回路）は、ＰＷＭ信号Ｖｐ１に基づいて、スピーカ１５ａを駆動するためのパルス幅変調された駆動信号Ｖｄｒ１を出力する。なお、詳細は後述するが、本実施形態では、音声信号ＬＩＮのレベルが高くなる程、駆動信号Ｖｄｒ１がハイレベルとなる期間は長くなる。

帰還回路４２ａは、駆動信号Ｖｄｒ１が負帰還制御されるよう、駆動信号Ｖｄｒ１の振幅を低下させた帰還信号Ｖｆｂ１を変調回路４０ａへと帰還する。

インダクタ２０ａ及びコンデンサ２１ａは、駆動信号Ｖｄｒ１を平滑化する低域通過フィルタである。また、前述のように音声信号ＬＩＮのレベルが高くなる程、駆動信号Ｖｄｒ１がハイレベルとなる期間は長くなるため、コンデンサ２１ａの電圧Ｖａは、音声信号ＬＩＮと同様に変化する。

コンデンサ２２ａ、及び抵抗２３ａは、スピーカ１５ａの寄生インダクタンス（不図示）の影響を抑制するための、いわゆるインピーダンス補正回路である。本実施形態では、スピーカ１５ａの内部の抵抗２５ａに印加される電圧が、電圧Ｖａとなるようコンデンサ２２ａの容量値と、抵抗２３ａの抵抗値とが設計されている。このため、スピーカ１５ａの内部の抵抗２５ａは、音声信号ＬＩＮの振幅が増幅された電圧Ｖａで駆動される。

音声信号処理回路３０ｂは、ステレオ音声信号のうち、右側の音声信号ＲＩＮがスピーカ１５ｂで再生されるよう音声信号ＲＩＮを処理して出力する。音声信号処理回路３０ｂは、変調回路４０ｂ（第２変調回路）、駆動回路４１ｂ、及び帰還回路４２ｂを含んで構成される。なお、音声信号処理回路３０ｂは、音声信号処理回路３０ａと同様であるため、音声信号処理回路３０ｂの説明は省略する。なお、音声信号処理回路３０ｂにおける自励発振周波数ｆ２は、自励発振周波数ｆ１とは異なるよう設計される。また、駆動回路４１ｂ（第２駆動回路）から出力される駆動信号Ｖｄｒ２は、インダクタ２０ｂ及びコンデンサ２１ｂからなる低域通過フィルタを介してスピーカ１５ｂに印加される。スピーカ１５ｂにも、スピーカ１５ａと同様に、コンデンサ２２ｂ及び抵抗２３ｂからなるインピーダンス調整回路が設けられている。このため、スピーカ１５ｂ内部の抵抗２５ｂは、音声信号ＲＩＮの振幅が増幅された電圧Ｖｂで駆動される。

判定回路３１は、電圧Ｖａ，Ｖｂに基づいて、スピーカ１５ａ，１５ｂで消費される電力Ｐａ，Ｐｂの何れかが所定値より大きいか否かを判定する回路である。判定回路３１は、電力Ｐａ及び電力Ｐｂが所定値より小さいと“Ｈ”レベルの信号を出力する。一方、判定回路３１は、電力Ｐａ，Ｐｂの何れかが所定値より大きいと“Ｌ”レベルの信号を出力する。

クロック発生回路３２は、判定回路３１から“Ｈ”レベルの信号が出力されている場合、クロック信号ＣＬＫを出力し、判定回路３１から“Ｌ”レベルの信号が出力されている場合、クロック信号ＣＬＫの出力を停止する。

＝＝変調回路４０ａ及び駆動回路４１ａの詳細＝＝
ここで、図２を参照しつつ、変調回路４０ａ及び駆動回路４１ａの詳細について説明する。

変調回路４０ａは、積分回路６０、及びシュミットトリガ回路６１を含んで構成される。積分回路６０は、クロック信号ＣＬＫ、音声信号ＬＩＮ、ＰＷＭ信号Ｖｐ１、及び帰還信号Ｖｆｂ１を積分する回路であり、コンデンサ７０〜７３、抵抗７５〜７９、及びインバータ８０を含んで構成される。

コンデンサ７０は、クロック信号ＣＬＫの直流成分を遮断し、抵抗７５は、クロック信号ＣＬＫの振幅に応じた電流を抵抗７５及びインバータ８０が接続されたノードＡに供給する。

コンデンサ７１は、音声信号ＬＩＮの直流成分を遮断し、抵抗７６は、音声信号ＬＩＮの振幅に応じた電流をノードＡに供給する。

抵抗７７は、ＰＷＭ信号Ｖｐ１の振幅に応じた電流をノードＡに供給し、抵抗７８は、帰還信号Ｖｆｂ１の振幅に応じた電流をノードＡに供給する。

コンデンサ７２，７３は、インバータ８０の入力と出力との間に接続される。このため、インバータ８０、コンデンサ７２，７３は、ノードＡの電圧を積分した電圧を反転して出力する。なお、抵抗７９は、積分回路６０の積分定数を定めるための抵抗である。

前述のように、ノードＡには、クロック信号ＣＬＫ、音声信号ＬＩＮ、ＰＷＭ信号Ｖｐ１、及び帰還信号Ｖｆｂ１の夫々の信号に応じた電流が供給される。このため、積分回路６０は、クロック信号ＣＬＫ、音声信号ＬＩＮ、ＰＷＭ信号Ｖｐ１、及び帰還信号Ｖｆｂ１を積分し、積分結果を反転させた電圧Ｖｘを出力することになる。

シュミットトリガ回路６１（ＰＷＭ信号生成回路）は、抵抗１００，１０１、及びインバータ１１０，１１１を含んで構成される。

電圧Ｖｘは、抵抗１００を介してインバータ１１０に印加される。インバータ１１０，１１１は直列に接続され、抵抗１０１は、インバータ１１０の入力と、インバータ１１１の出力との間に接続される。

このため、例えばインバータ１１１の出力が“Ｌ”レベルの場合、抵抗１００とインバータ１１０とが接続されるノードの電圧Ｖｙは、電圧Ｖｘが抵抗１００及び抵抗１０１で分圧された電圧となる。したがって、電圧Ｖｘがインバータ１１０のしきい値よりも高くなった場合であっても、電圧Ｖｙがインバータ１１０のしきい値より低いと、インバータ１１１の出力は“Ｌ”レベルのままである。本実施形態では、インバータ１１１の出力が“Ｌ”レベルの際に、電圧Ｖｘが所定の電圧Ｖ１となると、電圧Ｖｙがインバータ１１０のしきい値となるよう抵抗１００，１０１が設計されていることとする。このため、電圧Ｖｘが所定の電圧Ｖ１より高くなると、インバータ１１１の出力は“Ｌ”レベルから“Ｈ”レベルに変化する。

また、インバータ１１１の出力が“Ｈ”レベルの場合、電圧Ｖｘがインバータ１１０のしきい値よりも低くなっても、電圧Ｖｙがインバータ１１０のしきい値より高いと、インバータ１１１の出力は“Ｈ”レベルのままである。本実施形態では、インバータ１１１の出力が“Ｈ”レベルの際に、電圧Ｖｘが所定の電圧Ｖ２となると、電圧Ｖｙがインバータ１１０のしきい値となることとする。このため、電圧Ｖｘが所定の電圧Ｖ２より低くなると、インバータ１１１の出力は“Ｈ”レベルから“Ｌ”レベルに変化する。

このように、シュミットトリガ回路６１は、電圧Ｖｘが電圧Ｖ１より高くなると、電圧Ｖｘが低下するよう、インバータ１１１の出力、すなわちＰＷＭ信号Ｖｐ１を“Ｈ”レベルとする。一方、シュミットトリガ回路６１は、電圧Ｖｘが電圧Ｖ２（＜Ｖ１）より低くなると、電圧Ｖｘが上昇するようＰＷＭ信号Ｖｐ１を“Ｌ”レベルとする。

駆動回路４１ａは、スイッチング回路１３０、ＰＭＯＳトランジスタ１３１、及びＮＭＯＳトランジスタ１３２を含んで構成される。

スイッチング回路１３０は、ＰＷＭ信号Ｖｐ１が“Ｌ”レベルの際に、ＰＭＯＳトランジスタ１３１をオンし、ＮＭＯＳトランジスタ１３２をオフする。このため、ＰＭＯＳトランジスタ１３１のドレイン電極から出力される駆動信号Ｖｄ１は“Ｈ”レベルとなる。

また、スイッチング回路１３０は、ＰＷＭ信号Ｖｐ１が“Ｈ”レベルの際に、ＰＭＯＳトランジスタ１３１をオフし、ＮＭＯＳトランジスタ１３２をオンする。このため、駆動
信号Ｖｄ１は“Ｌ”レベルとなる。ＰＭＯＳトランジスタ１３１のソース電極、ＮＭＯＳトランジスタ１３２のソース電極には、スピーカ１５ａを駆動できるような十分高い電圧である電圧Ｖｃｃ，−Ｖｃｃが夫々印加されている。このため駆動回路４０ａは、ＰＷＭ信号Ｖｐ１の論理レベルを反転させつつ、スピーカ１５ａを駆動できるようなレベルの駆動信号Ｖｄｒ１を出力する。

＝＝音声信号処理回路３０ａの動作＝＝
音声信号ＬＩＮのレベルが変化した際の音声信号処理回路３０ａの動作について説明する。なお、ここでは、クロック信号ＣＬＫの入力は停止されていることとし、音声信号ＬＩＮは、０Ｖ（ゼロボルト）を中心に変化する信号であるとする。つまり、音声信号ＬＩＮの入力が停止されている際の音声信号ＬＩＮのレベルは、例えば０Ｖであることとする。また、便宜上、帰還信号Ｖｆｂ１によるノードＡへの電流は、ＰＷＭ信号Ｖｐ１によるノードＡへの電流よりも十分小さいこととして説明する。

＜＜音声信号ＬＩＮの入力が停止されている場合＞＞
まず、図２及び、図３を参照しつつ、音声信号ＬＩＮの入力が停止されている場合の音声信号処理回路３０ａの動作について説明する。このため、音声信号ＬＩＮ、クロック信号ＣＬＫ、帰還信号Ｖｆｂ１によりノードＡに供給される電流は無視できるため、積分回路６０の電圧Ｖｘは、ＰＷＭ信号Ｖｐ１のみに応じて変化する。

例えば、時刻ｔ０においてＰＷＭ信号Ｖｐ１が“Ｌ”レベルとなると、コンデンサ７２は放電されるため、積分回路６０の電圧Ｖｘは上昇する。そして、時刻ｔ１に電圧Ｖｘが電圧Ｖ１より高くなると、シュミットトリガ回路６１は、ＰＷＭ信号Ｖｐ１を“Ｈ”レベルに変化させる。このため、コンデンサ７２は充電されることになり、電圧Ｖｘは低下する。そして、時刻ｔ２に電圧Ｖｘが電圧Ｖ２より低くなると、シュミットトリガ回路６１は、ＰＷＭ信号Ｖｐ１を“Ｌ”レベルに変化させるため、電圧Ｖｘは上昇する。

また、時刻ｔ２以降は、時刻ｔ０〜ｔ２までの動作が繰り返されるため、変調回路４０ａは、時刻ｔ０〜ｔ２で定まる発振周波数ｆ１で自励発振する。このように、変調回路４０ａは、音声信号ＬＩＮの入力が停止されている場合、図３に示すように所定のデューティ比のＰＷＭ信号Ｖｐ１を出力する。また、駆動回路４１ａからは、ＰＷＭ信号Ｖｐ１の論理レベルが反転された駆動信号Ｖｄｒ１が出力される。

＜＜音声信号ＬＩＮのレベルが上昇した場合＞＞
つぎに、例えば、音声信号ＬＩＮのレベルが０Ｖから上昇した場合の音声信号処理回路３０ａの動作について説明する。音声信号ＬＩＮのレベルが上昇すると、音声信号ＬＩＮの変化に応じてノードＡに供給される電流は増加する。このため、例えば、ＰＷＭ信号Ｖｐ１が“Ｌ”となる際にコンデンサ７２から放電される電流は、音声信号ＬＩＮが上昇しない場合と比較すると減少する。したがって、例えば図４の時刻ｔ１０〜ｔ１１に示すように、ＰＷＭ信号Ｖｐ１が“Ｌ”となった際の電圧Ｖｘの立ち上がりは、図３に示す場合より緩やかになる。

一方、ＰＷＭ信号Ｖｐ１が“Ｈ”となる際のコンデンサ７２に充電される電流は、音声信号ＬＩＮが上昇しない場合と比較すると増加する。このため、時刻ｔ１１〜ｔ１２に示すように、ＰＷＭ信号Ｖｐ１が“Ｈ”となった際の電圧Ｖｘの立ち下がりは、図３に示す場合より急峻になる。このように、音声信号ＬＩＮのレベルが上昇すると、駆動信号Ｖｄｒ１が“Ｈ”レベルとなる期間は増加する。

＜＜音声信号ＬＩＮのレベルが低下した場合＞＞
例えば、音声信号ＬＩＮのレベルが０Ｖから低下した場合の音声信号処理回路３０ａの動作について説明する。音声信号ＬＩＮのレベルが低下すると、音声信号ＬＩＮの変化に応じてノードＡから流出する電流は増加する。このため、例えば、ＰＷＭ信号Ｖｐ１が“Ｌ”となる際にコンデンサ７２から放電される電流は、音声信号ＬＩＮが低下しない場合と比較すると増加する。したがって、例えば図５の時刻ｔ２０〜ｔ２１に示すように、ＰＷＭ信号Ｖｐ１が“Ｌ”となった際の電圧Ｖｘの立ち上がりは、図３に示す場合より急峻になる。

一方、ＰＷＭ信号Ｖｐ１が“Ｈ”となる際のコンデンサ７２に充電される電流は、音声信号ＬＩＮが低下しない場合と比較すると減少する。このため、時刻ｔ２１〜ｔ２２に示すように、ＰＷＭ信号Ｖｐ１が“Ｈ”となった際の電圧Ｖｘの立ち下がりは、図３に示す場合より緩やかになる。このように、音声信号ＬＩＮのレベルが低下すると、駆動信号Ｖｄｒ１が“Ｈ”レベルとなる期間は減少する。したがって、ＰＷＭ信号Ｖｐ１が“Ｈ”レベルとなるデューティ比は、音声信号ＬＩＮのレベルの上昇に応じて増加し、音声信号ＬＩＮのレベルの低下に応じて減少する。

このように、変調回路４０ａは、クロック信号ＣＬＫが入力されていな場合、自励発振周波数ｆ１に同期して、音声信号ＬＩＮをパルス幅変調する。

＜＜クロック信号ＣＬＫが入力される場合＞＞
クロック信号ＣＬＫが入力される場合における、クロック信号ＣＬＫとＰＷＭ信号Ｖｐ１との関係を、測定結果に基づいて得られた図６を参照しつつ説明する。なお、ここでは、例えば音声信号ＬＩＮの入力を停止させている。また、例えば、帰還信号Ｖｆｂ１によるノードＡへの電流は、ＰＷＭ信号Ｖｐ１によるノードＡへの電流よりも十分小さく設定されている。さらに、例えばクロック信号ＣＬＫの変化に応じてコンデンサ７２が充放電される電流が、ＰＷＭ信号Ｖｐ１の変化に応じてコンデンサ７２が充放電される電流よりも大きくなるよう、抵抗７５，７７が設計されている。したがって、クロック信号ＣＬＫの変化に応じて発生する電流が、コンデンサ７２を充放電する主要な電流となる。

このような場合、図６に示されているように、クロック信号ＣＬＫの周波数と、ＰＷＭ信号Ｖｐ１の周波数とは一定の範囲で同期する。なお、図６の同期範囲が、クロック信号ＣＬＫの周波数と、ＰＷＭ信号Ｖｐの周波数とが一致する範囲である。また、実線は、振幅が３．３Ｖのクロック信号ＣＬＫを入力した場合の測定結果を示し、点線は、振幅が５Ｖのクロック信号ＣＬＫを入力した場合の測定結果を示す。つまり、クロック信号ＣＬＫの変化に応じてコンデンサ７２を充放電させる電流を増加させると、同期範囲は広くなる傾向がある。

また、特に図示しないが、例えば、振幅が大きく変化するような音声信号ＬＩＮが入力されると、コンデンサ７２を充放電する電流のうち音声信号ＬＩＮによる電流が主要な電流となることがある。このような場合、クロック信号ＣＬＫが変調回路４０ａに入力されていても、ＰＷＭ信号Ｖｐ１がクロック信号ＣＬＫに同期しなくなる場合がある。

＝＝電圧Ｖａの歪率の測定結果＝＝
＜＜Ｄ級アンプ１０を強制的に自励方式、または他励方式で動作させている場合＞＞
まず、Ｄ級アンプ１０を強制的に自励方式、または他励方式で動作させている際の電圧Ｖａの歪率の測定結果について、図７を参照しつつ説明する。なお、図１に示すＤ級アンプ１０は、判定回路３１からの出力に基づいて、クロック発生回路３２が制御される構成であるが、ここでは、例えば、クロック発生回路３２を動作させず、外部からクロック信号ＣＬＫを供給し、電圧Ｖａの歪率を測定する。なお、図７は、例えば電圧Ｖａの歪率であるが、電圧Ｖｂも同様である。

図７において、実線は、変調回路４０ａ，４０ｂに外部の信号源からクロック信号ＣＬＫを入力し、Ｄ級アンプ１０を他励方式のＤ級アンプとして動作させた際の結果である。

電圧Ｖａの歪率は、音声信号ＬＩＮの振幅が増加し、スピーカ１５ａで消費される電力Ｐａが所定値Ａとなるまで減少する。なお、この際には、音声信号ＬＩＮの振幅が小さいため、変調回路４０ａ，４０ｂはクロック信号ＣＬＫに同期して動作する。

そして、電力Ｐａが所定値Ａとなると、つまり、音声信号ＬＩＮの振幅が大きくなり、ＰＷＭ信号Ｖｐ１がクロック信号ＣＬＫに同期しなくなると、電圧Ｖａの歪率は急激に悪化する。

図７における点線は、変調回路４０ａ，４０ｂに対するクロック信号ＣＬＫの入力を停止し、Ｄ級アンプ１０を自励方式のＤ級アンプとして動作させた際の結果である。

電圧Ｖａの歪率は、音声信号ＬＩＮの振幅が小さく、電力Ｐａが小さいうちは他励方式の際の歪率よりも高い。しかし、例えば、電力Ｐａが所定値Ｂとなると、自励方式の際の電圧Ｖａの歪率は、他励方式の際の歪率よりも低くなる。

＜＜Ｄ級アンプ１０を動作させている場合＞＞
つぎに、本実施形態のＤ級アンプ１０を動作させている際の電圧Ｖａの歪率の測定結果について、図８の実線を参照しつつ説明する。なお、ここでは、スピーカ１５ａ，１５ｂで消費される電力Ｐａ，Ｐｂの何れかが所定値Ｂより大きくなると、判定回路３１は“Ｌ”レベルの信号を出力することとする。

Ｄ級アンプ１０において、音声信号ＬＩＮ，ＲＩＮの振幅が小さく、例えば電力Ｐａ，Ｐｂが所定値Ｂより小さい場合、変調回路４０ａ，４０ｂにはクロック信号ＣＬＫが入力され続ける。このため、Ｄ級アンプ１０は、他励方式のＤ級アンプとして動作し、変調回路４０ａ，４０ｂから出力されるＰＷＭ信号Ｖｐ１，Ｖｐ２の周波数は、ともにクロック信号ＣＬＫの周波数ｆｃとなる。したがって、ＰＷＭ信号Ｖｐ１，Ｖｐ２を起因とする可聴域のノイズの発生を抑制することができる。

そして、図８に示すように、例えば電力Ｐａが所定値Ｂよりも大きくなると、変調回路４０ａ，４０ｂに対するクロック信号ＣＬＫの入力は停止する。この結果、電力Ｐａが所定値Ｂよりも大きい領域では、Ｄ級アンプ１０は、自励方式のＤ級アンプとして動作するため、良好な歪率を維持することができる。

以上、本実施形態のＤ級アンプ１０について説明した。例えば電力Ｐａ，Ｐｂが所定値Ｂよりも小さく、可聴域のノイズの影響が顕著になる領域においては、変調回路４０ａ，４０ｂは、クロック信号ＣＬＫに同期して動作する。このため、チャンネル間の干渉による可聴域のノイズの発生を抑制することができる。さらに、電力Ｐａ，Ｐｂが所定値Ｂよりも大きくなると、変調回路４０ａ，４０ｂは、夫々の自励発振周波数ｆ１，ｆ２の周波数に同期して動作する。このため、Ｄ級アンプ１０は、歪率の良い電圧Ｖａ，Ｖｂでスピーカ１５ａ，１５ｂを駆動できる。

また、例えば、積分回路６０及びシュミットトリガ回路６１を含む変調回路４０ａは、自励発振周波数ｆ１またはクロック信号ＣＬＫの周波数ｆｃに同期して音声信号ＬＩＮをパルス幅変調する。

また、駆動信号Ｖｄｒ１は、帰還回路４２ａを介して積分回路６０に負帰還されているため、負帰還されていない場合と比較すると、駆動信号Ｖｄｒ１の歪みは改善される。

また、スピーカ１５ａで消費される電力Ｐａと、電圧Ｖａとの間には、スピーカ１５ａの内部の抵抗２５ａの抵抗値をＲＡとすると、Ｐａ＝Ｖａ^２／ＲＡの関係がある。このため、判定回路３１は、例えば電圧Ｖａを検出することにより、電力Ｐａが所定値より大きいか否かを判定できる。

また、Ｄ級アンプ１０を他励方式で動作させた際の電圧Ｖａの歪率は、例えば図７に示すように、電力Ｐａの値が所定値Ａとなると急激に悪化する。このため、判定回路３１は、電圧Ｖａが最小となる際の所定値Ａよりも小さい値でクロック信号ＣＬＫを停止させることにより、歪率の急激な悪化を防ぐことができる。また、例えば、本実施形態では、Ｄ級アンプ１０が、他励方式のＤ級アンプとして動作している際の歪率と、自励方式のＤ級アンプとして動作している際の歪率とが等しくなる所定値Ｂで、Ｄ級アンプ１０を他励方式から自励方式へと切り換えている。このように、所定値Ａよりも小さい領域のうち、所定値Ｂ、もしくは所定値Ｂの近傍でＤ級アンプ１０を他励方式から自励方式へと切り換えることにより、所定値Ａで切り換える際よりも更に良好な歪率を得ることができる。

なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

例えば、スピーカ１５ａ，１５ｂで消費される電力Ｐａ，Ｐｂが所定値より大きいか否かは、例えば、駆動信号Ｖｄｒ１，Ｖｄｒ２のデューティ比に基づいて検出することも可能である。

また、判定回路３１は、電圧Ｖａ，Ｖｂの振幅の平均値等や、電力Ｐａ，Ｐｂの和に基づいて、クロック発生回路３２を制御しても良い。

また、図７，８の縦軸は歪率であるが、歪率には、ＴＨＤ（Total Harmonic Distortion）の他、ノイズが含まれている歪率（いわゆる、ＴＨＤ＋ｎ）でも良い。

１０ Ｄ級アンプ
１５ａ，１５ｂ スピーカ
２０ａ，２０ｂ インダクタ
２１ａ，２１ｂ，２２ａ，２２ｂ，７０〜７３ コンデンサ
２３ａ，２３ｂ，２５ａ，２５ｂ，７５〜７９，１００，１０１ 抵抗
３０ａ，３０ｂ 音声信号処理回路
３１ 判定回路
３２ クロック発生回路
４０ａ，４０ｂ 変調回路
４１ａ，４１ｂ 駆動回路
４２ａ，４２ｂ 帰還回路
６０ 積分回路
６１ シュミットトリガ回路
８０，１１０，１１１ インバータ
１３０ スイッチング回路
１３１ ＰＭＯＳトランジスタ
１３２ ＮＭＯＳトランジスタ

Claims (5)

1. クロック信号が入力される場合、入力される第１音声信号を前記クロック信号の周波数に同期してパルス幅変調し、前記クロック信号が入力されない場合、前記第１音声信号を第１自励発振周波数に同期してパルス幅変調する第１変調回路と、
   前記第１変調回路でパルス幅変調された第１ＰＷＭ信号に基づいて、第１スピーカを駆動するための第１駆動信号を出力する第１駆動回路と、
   前記クロック信号が入力される場合、入力される第２音声信号を前記クロック信号の周波数に同期してパルス幅変調し、前記クロック信号が入力されない場合、前記第２音声信号を第２自励発振周波数に同期してパルス幅変調する第２変調回路と、
   前記第２変調回路でパルス幅変調された第２ＰＷＭ信号に基づいて、第２スピーカを駆動するための第２駆動信号を出力する第２駆動回路と、
   前記第１または第２スピーカで消費される電力が所定値より大きいか否かを判定する判定回路と、
   前記第１または第２スピーカで消費される電力が所定値より小さいと判定されると、前記第１及び第２変調回路に対し前記クロック信号を入力し、前記第１または第２スピーカで消費される電力が前記所定値より大きいと判定されると、前記第１及び第２変調回路に対する前記クロック信号の入力を停止するクロック信号発生回路と、
   を備えることを特徴とする音声再生回路。
2. 請求項１に記載の音声再生回路であって、
   前記第１変調回路は、
   前記第１変調回路に入力される前記クロック信号と、前記第１音声信号と、第１ＰＷＭ信号とを積分する積分回路と、
   前記積分回路の出力レベルが第１レベルよりも高くなると、前記積分回路の出力レベルが低下するよう前記第１ＰＷＭ信号を一方の論理レベルに変化させ、前記積分回路の出力レベルが第１レベルよりも低い第２レベルより低くなると、前記積分回路の出力レベルが上昇するよう前記第１ＰＷＭ信号を他方の論理レベルに変化させるＰＷＭ信号生成回路と、
   を含むことを特徴とする音声再生回路。
3. 請求項２に記載の音声再生回路であって、
   前記第１駆動信号に応じた帰還信号を前記積分回路に入力する帰還回路を更に備えること、を特徴とする音声再生回路。
4. 請求項１〜３の何れか一項に記載の音声再生回路であって、
   前記判定回路は、
   前記第１スピーカに印加される電圧と、前記第２スピーカに印加される電圧とに基づいて、前記第１または第２スピーカで消費される電力が前記所定値より大きいか否かを判定すること、
   を特徴とする音声再生回路。
5. 請求項１〜４の何れか一項に記載の音声再生回路であって、
   前記所定値は、
   前記第１及び第２変調回路に前記クロック信号が入力されている場合に、前記第１または第２スピーカに印加される電圧の歪率が最小となる際の電力より小さい値であること、
   を特徴とする音声再生回路。

Images