WO2019008628A1 - 増幅装置 - Google Patents

Abstract

増幅装置は、自励発振によるパルス変調を音響信号に対して実行する変調回路を含み、前記自励発振が同期する同期信号が前記変調回路に供給される自励式のＤ級増幅回路と、前記Ｄ級増幅回路からの出力信号のうち前記同期信号の周波数を含む周波数帯域の成分を減衰させる帯域阻止フィルタとを具備する。

Description

増幅装置

　本発明は、音響信号を増幅する技術に関する。

　自励式のＤ級増幅回路は、自励発振によるパルス変調を音響信号に対して実行する変調回路を具備する。自励発振の周波数に近い周波数で動作する発振源が存在すると、自励発振の周波数と当該発振源の動作周波数との差異に起因したビートノイズ（うなり）が出力信号に発生し得る。例えば、複数の自励式のＤ級増幅回路が並置された音響システムでは、複数のＤ級増幅回路の相互間における発振周波数の差異に起因したビートノイズが問題となる。

　以上の事情を背景として、例えば特許文献１には、所定の周波数の同期信号を複数のＤ級増幅回路の変調回路に供給する構成が開示されている。変調回路の自励発振は同期信号に同期する。このとき複数のＤ級増幅回路は同一の周波数で発振するため、発振周波数の差異に起因したビートノイズは発生しない。

特開２００５－２６９５８０号公報

　ところで、自励発振の周波数は、増幅後の信号の負帰還の経路における遅延量に依存する。Ｄ級増幅回路に接続される負荷のインピーダンスが可変である状況では、負帰還の経路における遅延量が負荷のインピーダンスに応じて変動する。したがって、負荷のインピーダンスに応じて自励発振の周波数が変動するという問題がある。自律的な自励発振の周波数と同期信号の周波数との差異が大きいほど、自励発振を強制的に同期信号に同期させるためには、信号レベルが高い同期信号が必要となる。しかし、信号レベルが高い同期信号を変調回路に供給した場合には、音響信号の波形にひずみが発生し、結果的に音質が劣化（例えばＳＮ比の低下または全高調波歪の増加）する可能性がある。以上の事情を考慮して、本発明の好適な態様は、自励発振の周波数と同期信号の周波数との差異を抑制することを目的とする。

　以上の課題を解決するために、本発明の好適な態様に係る増幅装置は、自励発振によるパルス変調を音響信号に対して実行する変調回路を含み、前記自励発振が同期する同期信号が信号生成回路から前記変調回路に供給される自励式のＤ級増幅回路と、前記Ｄ級増幅回路からの出力信号のうち前記同期信号の周波数を含む周波数帯域の成分を減衰させる帯域阻止フィルタとを具備する。

本発明の好適な形態に係る増幅装置の構成を示すブロック図である。 本発明の好適な形態に係る音響システムの構成を示すブロック図である。 増幅装置の回路図である。 帯域阻止フィルタの周波数応答を示すグラフである。 第２実施形態における音響システムの構成を示すブロック図である。

　図１は、本発明の好適な形態における増幅装置Ａの構成を示すブロック図である。本実施形態の増幅装置Ａは、音声または楽音等の各種の音響を表すアナログの音響信号Ｙ1を増幅することで音響信号Ｚを生成する。図１に例示される通り、増幅装置Ａは、Ｄ級増幅回路３０と帯域阻止フィルタ（ＢＥＦ：Band Elimination Filter）３６とを具備する。Ｄ級増幅回路３０は、音響信号Ｙ1を増幅することで音響信号Ｚ0を生成する。帯域阻止フィルタ３６は、Ｄ級増幅回路３０による増幅後の音響信号Ｚ0のうち特定の周波数帯域の信号成分を減衰させた音響信号Ｚを出力する。Ｄ級増幅回路３０には信号生成回路２５から同期信号Ｓが供給される。

　図２は、図１に例示した増幅装置Ａを利用した音響システム１００の構成を示すブロック図である。図２に例示される通り、本実施形態の音響システム１００は、楽音または音声等の各種の音響を再生するシステムであり、信号供給装置１１と音響処理装置１２と放音装置１３とを具備する。なお、音響システム１００の任意の２以上の要素を一体に構成してもよい。例えば、信号供給装置１１を音響処理装置１２に搭載してもよい。

　信号供給装置１１は、音声または楽音等の各種の音響を表すデジタルまたはアナログの音響信号Ｘを音響処理装置１２に供給する信号源である。例えば、可搬型または内蔵型の記録媒体から音響信号Ｘを読出す再生装置が信号供給装置１１の好適例である。また、周囲の音響を収音して音響信号Ｘを生成する収音装置、または、他装置から通信網を介して音響信号Ｘを受信する通信装置を、信号供給装置１１として利用してもよい。

　音響処理装置１２は、信号供給装置１１から供給される音響信号Ｘを処理することで音響信号Ｚを生成する。放音装置１３は、例えばスピーカまたはヘッドホンであり、音響処理装置１２が生成した音響信号Ｚが表す音響を再生する。

　図２に例示される通り、音響処理装置１２は、制御ユニット２１と信号処理回路２２とＤ/Ａ変換器２３と電源装置２４と前述の信号生成回路２５および増幅装置Ａとを具備する。信号供給装置１１から出力された音響信号Ｘは信号処理回路２２に供給される。なお、信号供給装置１１からアナログの音響信号Ｘが出力される場合には、音響信号Ｘは、Ａ/Ｄ変換器（図示略）によりアナログからデジタルに変換された後に、信号処理回路２２に供給される。

　制御ユニット２１は、音響処理装置１２の各要素を制御するコントローラであり、制御装置２１１と記憶装置２１２とを具備する。制御装置２１１は、例えばＣＰＵ（Central Processing Unit）等の演算処理回路であり、記憶装置２１２に記憶されたプログラムを実行することで音響処理装置１２の各要素を制御する。記憶装置２１２は、制御装置２１１が実行するプログラムと制御装置２１１が使用する各種のデータとを記憶する。例えば半導体記録媒体もしくは磁気記録媒体等の公知の記録媒体、または複数種の記録媒体の組合せが記憶装置２１２の好適例である。

　信号処理回路２２は、例えば音響処理用のＤＳＰ（Digital Signal Processor）で構成され、信号供給装置１１から供給される音響信号Ｘに対して信号処理を実行することで音響信号Ｙ0を生成する。例えば、音響信号Ｘを複数の帯域に分割するクロスオーバー処理、音響信号Ｘを遅延させる遅延処理、音響信号Ｘの周波数特性を調整するイコライザ処理、音響信号Ｘの電圧範囲を制限するリミッタ処理、または、ハウリングを抑制するためのハウリング抑制処理が、信号処理回路２２による信号処理として例示される。なお、信号処理回路２２の一部または全部の機能を制御装置２１１により実現してもよい。

　図２のＤ/Ａ変換器２３は、信号処理回路２２が生成したデジタルの音響信号Ｙ0をアナログの音響信号Ｙ1に変換する。図１を参照して前述した通り、増幅装置Ａは、自励式のＤ級増幅回路３０と帯域阻止フィルタ３６とを具備する。Ｄ級増幅回路３０は、Ｄ/Ａ変換器２３から供給される音響信号Ｙ1を増幅することで音響信号Ｚ0を生成する。帯域阻止フィルタ３６は、Ｄ級増幅回路３０による増幅後の音響信号Ｚ0のうち特定の周波数帯域の信号成分を減衰させる。帯域阻止フィルタ３６の具体的な特性については後述する。帯域阻止フィルタ３６から出力される音響信号Ｚが放音装置１３（負荷）に供給される。電源装置２４は、電源電圧を生成して音響システム１００の各要素に供給する。本実施形態の電源装置２４は、所定の周波数のスイッチング動作で直流の電源電圧を生成するスイッチング電源である。

　信号生成回路２５は、同期信号Ｓを生成する発振回路である。同期信号Ｓは、所定の周波数Ｆsで変動するクロック信号である。周波数Ｆsは、可聴帯域外の所定値（例えば２００ｋＨｚ）に設定される。電源装置２４のスイッチング動作の周波数（以下「スイッチング周波数」という）ＦpとＤ級増幅回路３０の自励発振の発振周波数Ｆoとの周波数差に起因したビートノイズが問題となり得る場合、同期信号Ｓの周波数Ｆsをスイッチング周波数Ｆpと一致させることが望ましい。ただし、自励発振の発振周波数Ｆoとスイッチング周波数Ｆpとの周波数差に起因したビートノイズが特段の問題とならない周波数（例えば、当該周波数差が可聴範囲の外側となる周波数）であれば、同期信号Ｓの周波数Ｆsをスイッチング周波数Ｆpに一致させなくてもよい。なお、信号処理回路２２が信号生成回路２５を実現してもよい。

　図３は、Ｄ級増幅回路３０および帯域阻止フィルタ３６の回路図である。図３に例示される通り、本実施形態のＤ級増幅回路３０は、変調回路３１とスイッチ回路３２と低域通過フィルタ３３と第１帰還回路３４と第２帰還回路３５とを具備する。変調回路３１は、自励発振によるパルス変調（パルス幅変調またはパルス密度変調）を音響信号Ｙ1に対して実行することで変調信号Ｙ2を生成する。変調信号Ｙ2は、音響信号Ｙ1の信号レベルに応じたデューティ比で変動する２値信号である。

　スイッチ回路３２は、変調回路３１が生成した変調信号Ｙ2をスイッチング動作により増幅することで増幅信号Ｙ3を生成する。本実施形態のスイッチ回路３２は、駆動回路３２０と第１スイッチ３２１と第２スイッチ３２２とを含む。第１スイッチ３２１および第２スイッチ３２２の各々は、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子で構成される。第１スイッチ３２１は正側電源（電源電圧Ｖp）と出力点Ｏとの間に介在し、第２スイッチ３２２は負側電源（電源電圧Ｖm）と出力点Ｏとの間に介在する。駆動回路３２０は、変調回路３１が生成した変調信号Ｙ2に応じて第１スイッチ３２１および第２スイッチ３２２の何れかをオン状態に制御する。具体的には、駆動回路３２０は、変調信号Ｙ2がハイレベルであれば第１スイッチ３２１をオン状態に制御し、変調信号Ｙ2がローレベルであれば第２スイッチ３２２をオン状態に制御する。第１スイッチ３２１がオン状態に制御されると電源電圧Ｖpが出力点Ｏに印加され、第２スイッチ３２２がオン状態に制御されると電源電圧Ｖmが出力点Ｏに印加される。すなわち、出力点Ｏに生成される増幅信号Ｙ3は、変調信号Ｙ2と同様のデューティ比で電源電圧Ｖpおよび電源電圧Ｖmの一方から他方に変動する矩形波である。

　低域通過フィルタ（ＬＰＦ：Low-Pass Filter）３３は、スイッチ回路３２が出力する増幅信号Ｙ3の高域成分（例えば変調回路３１の発振周波数を含む帯域成分）を低減することで音響信号Ｚ0を出力する。すなわち、増幅信号Ｙ3のうち可聴帯域を含む低域成分が音響信号Ｚ0として抽出される。図３に例示される通り、低域通過フィルタ３３は、例えばキャパシタＣaとインダクタＬaとを含む。

　低域通過フィルタ３３が出力する音響信号Ｚ0は、第１帰還回路３４および第２帰還回路３５の各々を介して変調回路３１に帰還される。具体的には、低域通過フィルタ３３の出力端（帯域阻止フィルタ３６の前段）から第１帰還回路３４を介して変調回路３１に帰還する経路Ｂと、低域通過フィルタ３３の出力端から第２帰還回路３５を介して変調回路３１に帰還する経路とが成立する。第１帰還回路３４は、音響信号Ｚ0を遅延させる遅延回路であり、例えば複数の抵抗素子Ｒb（Ｒb1，Ｒb2およびＲb3）とキャパシタＣbとで構成される。第２帰還回路３５は、複数の抵抗素子Ｒc（Ｒc1およびＲc2）を含む分圧回路である。

　図３に例示される通り、本実施形態の変調回路３１は、積分回路３１１と比較回路３１２とを具備する。積分回路３１１は、演算増幅器３１５とキャパシタ３１６とを含む。Ｄ/Ａ変換器２３が出力する音響信号Ｙ1は演算増幅器３１５の正入力端子に供給される。また、第２帰還回路３５の抵抗素子Ｒc1と抵抗素子Ｒc2とで音響信号Ｚ0を分圧した電圧が演算増幅器３１５の負入力端子に供給される。第２帰還回路３５は、放音装置１３に供給される音響信号Ｚ0の電圧を音響信号Ｙ1の電圧に比例させるための負帰還として機能する。Ｄ級増幅回路３０の全体的なゲインおよび周波数応答が第２帰還回路３５により決定される。

　図３に例示される通り、積分回路３１１の出力信号Ｄ1は比較回路３１２の正入力端子に供給される。また、音響信号Ｚ0を第１帰還回路３４により遅延させた帰還信号Ｄ2が比較回路３１２の負入力端子に供給される。比較回路３１２は、積分回路３１１の出力信号Ｄ1と帰還信号Ｄ2とを比較し、比較結果に応じた変調信号Ｙ2を生成する。すなわち、比較回路３１２は、出力信号Ｄ1の電圧が帰還信号Ｄ2の電圧を上回る期間では変調信号Ｙ2をハイレベルに設定し、出力信号Ｄ1の電圧が帰還信号Ｄ2の電圧を下回る期間では変調信号Ｙ2をローレベルに設定する。以上の説明から理解される通り、第１帰還回路３４は、比較回路３１２が自励発振によるパルス変調を実行するための負帰還として機能する。本実施形態では、ビートノイズが問題となるような小音量のもとで自励発振の発振周波数Ｆoを同期信号Ｓの周波数Ｆsに調整するために、信号生成回路２５が生成する同期信号Ｓが利用される。

　図３に例示される通り、信号生成回路２５が生成した同期信号Ｓは、抵抗素子Ｒを介して変調回路３１に供給される。具体的には、同期信号Ｓは、第１帰還回路３４から出力される帰還信号Ｄ2とともに比較回路３１２の負入力端子に供給される。比較回路３１２は、同期信号Ｓに同期した自励発振により変調信号Ｙ2を生成する。すなわち、自励発振の発振周波数Ｆoが同期信号Ｓの周波数Ｆsに強制的に調整される。変調回路３１によるパルス変調が同期信号Ｓに同期する、とも換言され得る。以上の説明から理解される通り、同期信号Ｓは、変調回路３１の自励発振が同期させられる信号である。同期信号Ｓは、第１帰還回路３４を介した音響信号Ｚ0のレベルと比較して相対的に高い信号レベルに設定される。具体的には、同期信号Ｓは、ビートノイズが問題となる程度に音響信号Ｘの信号レベルが低い状態において比較回路３１２の動作に対する同期信号Ｓの影響が支配的となる信号レベルに設定される。このとき、第１帰還回路３４を介して供給される音響信号Ｚ0の影響が実質的に無視できる。なお、自励式のＤ級増幅回路３０は、外部回路からの周期信号の供給がない状態、または、同期信号Ｓの影響が支配的でない状態においては自律的に自励発振するＤ級増幅回路として構成されている。

　比較回路３１２の自励発振を強制的に同期信号Ｓに同期させない構成では、例えば、電源装置２４のスイッチング周波数Ｆpと発振周波数Ｆoとが相互に近接する場合に、両者間の周波数差が問題となる。具体的には、スイッチング周波数Ｆpと発振周波数Ｆoとの差異に起因したビートノイズ（うなり）が出力信号に発生し得る。なお、以上の問題は、自励発振の発振周波数Ｆoに近い周波数で動作する発振源がＤ級増幅回路３０に近接する構成のもとで同様に発生し得る。電源装置２４は、以上に説明した発振源の一例である。本実施形態によれば、ビートノイズが問題となる程度に音響信号Ｘの信号レベルが低い状態において、同期信号Ｓの供給により変調回路３１の自励発振が同期信号Ｓに同期する。すなわち、発振周波数Ｆoが同期信号Ｓの周波数Ｆsに調整される。したがって、発振周波数Ｆoと電源装置２４のスイッチング周波数Ｆp（＝Ｆs）との差異に起因したビートノイズを抑制する（理想的には発生させない）ことが可能である。

　図３に例示される通り、低域通過フィルタ３３の後段には帯域阻止フィルタ３６が接続される。すなわち、低域通過フィルタ３３と放音装置１３との間に帯域阻止フィルタ３６が介在する。第１帰還回路３４および第２帰還回路３５の各々は、低域通過フィルタ３３と帯域阻止フィルタ３６との間に接続される。すなわち、帯域阻止フィルタ３６の入力側から変調回路３１に対する負帰還の経路が形成される。帯域阻止フィルタ３６の構成は任意であるが、例えば図３の例示の通り、相互に並列に接続されたキャパシタＣd1およびインダクタＬdと、キャパシタＣd1およびインダクタＬdの後段に接続されたキャパシタＣd2および抵抗素子Ｒdとを含む並列共振型のノッチフィルタが帯域阻止フィルタ３６として好適である。ただし、帯域阻止フィルタ３６の構成は図３の例示に限定されない。図３に例示される通り、Ｄ級増幅回路３０と帯域阻止フィルタ３６とで増幅装置Ａが構成される。

　帯域阻止フィルタ３６は、図４に例示される通り、低域通過フィルタ３３から出力される音響信号Ｚ0のうち、非常に狭い周波数帯域の信号成分を減衰させる。図４に例示される通り、帯域阻止フィルタ３６が減衰させる周波数帯域は、信号生成回路２５が生成する同期信号Ｓの周波数Ｆsを含む周波数帯域である。

　以上に説明した通り、帯域阻止フィルタ３６は、Ｄ級増幅回路３０から出力される音響信号Ｚ0のうち同期信号Ｓの周波数Ｆsの成分を減衰させる。帯域阻止フィルタ３６による処理後の音響信号Ｚが放音装置１３に供給される。以上の構成では、同期信号Ｓで規定される発振周波数Ｆo（＝Ｆs）については、Ｄ級増幅回路３０の出力側からみた放音装置１３のインピーダンスが最大（理想的には無限大）となる。したがって、帯域阻止フィルタ３６の阻止帯域については、負帰還の経路Ｂにおける遅延量が、放音装置１３（負荷）のインピーダンスに影響されにくい。このため、同期信号Ｓの支配が弱い（音響信号Ｘの信号レベルが大きい）状態における自律的な発振周波数Ｆoを同期信号Ｓの周波数Ｆsに略等しい周波数（帯域阻止フィルタ３６の阻止帯域内）に設計した場合、負荷のインピーダンスの変動により発振周波数Ｆoが同期信号Ｓの周波数Ｆsから大幅に変動することはない。すなわち、本実施形態では、放音装置１３のインピーダンスが変動した場合（例えば放音装置１３が交換された場合）でも発振周波数Ｆoが変動しにくいという利点がある。

　発振周波数Ｆoと同期信号Ｓの周波数Ｆsとの周波数差が大きい構成では、同期信号Ｓによる自励発振の強制的な同期（引込み）が困難になる。したがって、変調回路３１の自励発振を同期させるためには、同期信号Ｓの信号レベルを、周波数差が小さい構成と比較して充分に高く設定する必要がある。本実施形態のように発振周波数Ｆoが変動しにくい構成によれば、発振周波数Ｆoと同期信号Ｓの周波数Ｆsとの周波数差の拡大が抑制される。したがって、信号レベルが小さい同期信号Ｓでも変調回路３１の自励発振を適切に同期させることができる。そして、同期信号Ｓの信号レベルを抑制することで、同期信号Ｓに起因した音質の劣化（例えばＳＮ比の低下または全高調波歪の増加）が低減されるという利点がある。以上の説明から理解される通り、本実施形態によれば、発振周波数Ｆoを安定させることでビートノイズを抑制しながら、同期信号Ｓの信号レベルを抑制することで音質の劣化を低減することができる。

＜第２実施形態＞
　本発明の第２実施形態を説明する。なお、以下に例示する各構成において作用または機能が第１実施形態と同様である要素については、第１実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。

　図５は、第２実施形態における音響処理装置１２の構成を示すブロック図である。第２実施形態の音響処理装置１２は、Ｎ個のチャンネルのマルチチャンネルオーディオシステムである。図５に例示される通り、音響処理装置１２は、相異なるチャンネルに対応するＮ個の増幅装置Ａ_1～Ａ_Nを具備する（Ｎは２以上の自然数）。任意の１個の増幅装置Ａ_n（ｎ＝１～Ｎ）には、信号処理回路２２およびＤ/Ａ変換器２３による処理後の第ｎ番目のチャンネルの音響信号Ｙ1_nが供給される。

　各増幅装置Ａ_nは、第２実施形態の増幅装置Ａと同様に、Ｄ級増幅回路３０と帯域阻止フィルタ３６とを具備する。各増幅装置Ａ_nの帯域阻止フィルタ３６には放音装置１３が接続される。増幅装置Ａ_nは、音響信号Ｙ1_nの増幅により音響信号Ｚ_nを生成して放音装置１３に供給する。図５に例示される通り、Ｎ個の増幅装置Ａ_1～Ａ_Nの各々のＤ級増幅回路３０には、信号生成回路２５が生成した同期信号Ｓが共通に供給される。

　第２実施形態においても第１実施形態と同様の効果が実現される。また、図５の例示のようにＮ個の増幅装置Ａ_1～Ａ_Nを具備する構成では、各増幅装置Ａ_nの相互間（すなわちチャンネル間）における発振周波数Ｆoの差異に起因したビートノイズが問題となり得る。第２実施形態によれば、同期信号Ｓの供給により発振周波数Ｆoの個体差が低減（理想的には解消）されるから、チャンネル間の発振周波数Ｆoの差異に起因したビートノイズを抑制することが可能である。

＜変形例＞
　以上に例示した実施形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様を併合してもよい。

（１）前述の各形態では、変調回路３１における比較回路３１２の負入力端子に同期信号Ｓを供給したが、変調回路３１において同期信号Ｓが供給される位置は以上の例示に限定されない。例えば、比較回路３１２の正入力端子に積分回路３１１の出力信号Ｄ1とともに同期信号Ｓを供給してもよい。

（２）以上に例示した形態から、例えば以下の構成が把握される。
＜態様１＞
　本発明の好適な態様（態様１）に係る増幅装置は、自励発振によるパルス変調を音響信号に対して実行する変調回路を含み、前記自励発振が同期する同期信号が前記変調回路に供給される自励式のＤ級増幅回路と、前記Ｄ級増幅回路からの出力信号のうち前記同期信号の周波数を含む周波数帯域の成分を減衰させる帯域阻止フィルタとを具備する。以上の態様では、変調回路に対する同期信号の供給により、変調回路の自励発振が同期信号に同期する。すなわち、発振周波数が同期信号の周波数に調整される。したがって、発振周波数に近い周波数で動作する発振源の動作周波数との差異に起因したビートノイズを抑制することが可能である。また、帯域阻止フィルタは、Ｄ級増幅回路からの出力信号のうち同期信号の周波数を含む周波数帯域の成分を減衰させる。すなわち、同期信号で規定される発振周波数については、Ｄ級増幅回路からみた負荷のインピーダンスが最大（理想的には無限大）となる。したがって、負荷のインピーダンスが変動した場合でも発振周波数が変動しにくいという利点がある。
＜態様２＞
　態様１または態様２の好適例（態様３）において、前記Ｄ級増幅回路は、前記帯域阻止フィルタの前段から前記出力信号を帰還させる帰還回路を含む。

１００…音響システム、１１…信号供給装置、１２…音響処理装置、１３…放音装置、２１…制御ユニット、２１１…制御装置、２１２…記憶装置、２２…信号処理回路、２３…Ｄ/Ａ変換器、２４…電源装置、２５…信号生成回路、３０…Ｄ級増幅回路、３１…変調回路、３１１…積分回路、３１２…比較回路、３２…スイッチ回路、３２０…駆動回路、３２１…第１スイッチ、３２２…第２スイッチ、３３…低域通過フィルタ、３４…第１帰還回路、３５…第２帰還回路、３６…帯域阻止フィルタ、Ａ…増幅装置。

Claims (2)

1. 　自励発振によるパルス変調を音響信号に対して実行する変調回路を含み、前記自励発振が同期する同期信号が信号生成回路から前記変調回路に供給される自励式のＤ級増幅回路と、
   　前記Ｄ級増幅回路からの出力信号のうち前記同期信号の周波数を含む周波数帯域の成分を減衰させる帯域阻止フィルタと
   　を具備する増幅装置。
2. 　前記Ｄ級増幅回路は、前記帯域阻止フィルタの前段から前記出力信号を帰還させる帰還回路を含む
   　請求項１の増幅装置。

Images