JP4127085B2 - Ｄクラス電力増幅回路 - Google Patents
Ｄクラス電力増幅回路 Download PDFInfo
- Publication number
- JP4127085B2 JP4127085B2 JP2003073152A JP2003073152A JP4127085B2 JP 4127085 B2 JP4127085 B2 JP 4127085B2 JP 2003073152 A JP2003073152 A JP 2003073152A JP 2003073152 A JP2003073152 A JP 2003073152A JP 4127085 B2 JP4127085 B2 JP 4127085B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- power amplifier
- negative feedback
- amplifier circuit
- class power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、オーディオ機器の分野におけるＤクラス電力増幅回路に関し、特に、負帰還ループゲインの周波数特性の制御に関する。
【０００２】
【従来の技術】
スーパーウーファ等で使用されているＤクラス電力増幅回路は、電源電力と出力との結合度合いが高いので効率が良い反面、利得や出力の忠実度が電源電圧やその変動に大きく依存するという欠点がある。そこで、それらの問題は通常のＢクラスアンプと同様にＤクラス電力増幅回路の出力側から入力側への負帰還（ＮＦＢ）ループで補正することが一般的に行われている。
【０００３】
例えば、図１０に示されるＤクラス電力増幅回路３０は、パルス出力のパワースイッチング増幅器３１、インダクタＬ１とコンデンサＣ１からなるローパスフィルタ３２及び負帰還ループＮＦＢより構成されており、入力信号ＶＳはスイッチングモードで動作する前記パワースイッチング増幅器３１で増幅され、その出力段のＰＷＭ出力或いはＰＤＭ出力を、次のローパスフィルタ３２に介することによってアナログ信号出力ＶＯを得ている。そして、上記出力特性を改善するための負帰還ループＮＦＢは、ローパスフィルタ３２への入力信号を前記パワースイッチング増幅器３１の入力比較部に帰還する構成となっている。
【０００４】
しかし、上記Ｄクラス電力増幅回路３０は負帰還量の限界による特性改善の限界があって、上記ローパスフィルタ３２のアナログ信号出力ＶＯに含まれる磁気歪み（以下、単に歪みと云う。）は未だ音質上無視出来ないレベルにあり、一層の改善が期待されている。
【０００５】
一方、上記シンプルなＮＦＢによる改善に拠らずに歪みの低減が可能なＤクラス電力増幅回路の技術がある。例えば下記［特許文献１］には、図１１のブロック回路図に示されるように、第１の入力端子２１Ａ及び第２の入力端子２１Ｂを有し、前記第１の入力端子２１Ａに入力信号源２４から入力信号ＶＳが供給され、前記入力信号ＶＳに前記第２の入力端子２１Ｂに入力される信号Ｖ２を加算して出力する加算アンプ２２と、前記加算アンプ２２の出力Ｖ１をスイッチングで増幅するパワースイッチング増幅器２３と、前記パワースイッチング増幅器２３のパルス出力が供給されるローパスフィルタ２５と、前記ローパスフィルタ２５の出力ＶＯを所定比率に分圧する分圧手段２６と、前記加算アンプ２２の出力Ｖ１と前記分圧手段２６の出力との差を誤差電圧として前記加算アンプの前記第２の入力端子２１Ｂに供給する誤差検出アンプ２７とで構成し、前記入力信号ＶＳと誤差検出アンプ２７の出力Ｖ２とが、前記ローパスフィルタ２５の出力ＶＯの歪みを相殺するように前記加算アンプ２２で加算するという構成のＤクラス電力増幅回路２８が開示されている。
【０００６】
上記技術によれば、図１２に示されるように、破線αで示される負帰還ループを備える従来回路（図１０のＤクラス電力増幅回路３０）の歪率（％）の周波数特性が、実線βで示される上記図１１のＤクラス電力増幅回路２８の歪率（％）の周波数特性のように改善されていることが判る。
【特許文献１】
特開２００２−３５９５２５号公報
【発明が解決しようとする課題】
尤も、図１１のＤクラス電力増幅回路２８が所期の動作を行うには、誤差電圧の検出、加算、相殺の動作が正確に行われる必要があり、これが自動的に行われるＮＦＢよりも製造上難しい面がある。また、回路が複雑になり、コストが高くなってしまうデメリットも無視できない。
【０００７】
ところで、積極的にＮＦＢを利用する所謂ＮＦＢ系技術の一つとして、マルチポールＮＦＢ技術がある。
【０００８】
これは、限られた周波数帯域内で大量のＮＦＢをかけることをねらった技術である。
【０００９】
一般的には、負帰還ループを備えるＤクラス電力増幅回路における全体のループゲイン周波数特性は図６または図７のような特性になるように設計される。図６は基本的には、１ポール補償特性であり、図７は２ポール補償特性である。
【００１０】
共通しているのは、一巡ループゲインが０ｄＢとなるゲイン交点周波数ｆｇの前後において、その変化特性が−６ｄＢ／oct.（オクターブ）になっていることである。両者を比較したとき、図７に示した斜線部がその相違点であり、この領域では２ポール補償特性のほうがループゲインが大きいので、それだけ負帰還による改善量が大きいことが判る。
【００１１】
これらを実際のＤクラス電力増幅回路に適用すると図８のＤクラス電力増幅回路４０及び図９のＤクラス電力増幅回路５０のようになる。
【００１２】
ここで、図８又は図９におけるＡ１は演算増幅器であり、第１の負帰還ループＮＦＢ１の抵抗器Ｒ１、Ｒ２、Ｒ４とコンデンサＣ３、Ｃ４とともにアクティブフィルタを構成している。Ａ２はアナログ信号の入力に対してＰＷＭ等のパルス信号を出力するパワースイッチング増幅器である。図６、図７における周波数ｆ１は、図８、図９におけるＬ１、Ｃ１からなるローパスフィルタＬＰＦのカットオフ周波数である。周波数ｆ２は第２の負帰還ループＮＦＢ２に介されたコンデンサＣ２と抵抗Ｒ３で決まる周波数である。ｆ１より周波数の低い領域の周波数特性はＲ１、Ｒ２、Ｃ３、Ｃ４、Ｒ４で決まる。カットオフ周波数ｆ１より高い周波数では演算増幅器Ａ１部分の第１の負帰還ループＮＦＢ１のループゲイン周波数特性がフラットになるように抵抗器Ｒ２が挿入されている。Ｓ１はアナログ入力信号、ＲＬｌは出力負荷である。
【００１３】
図６と図７を比較して明らかなように、１ポール補償から２ポール補償にすることにより相当の改善効果が期待できるが、これ以上の改善は上記技術では無理である。
【００１４】
一層の大きな歪み率低減の改善効果を得るには、全体としてのループゲインの更なる増大が必要であるが、Ｄクラス電力増幅回路の場合は、そのパワースイッチング増幅器Ａ２のスイッチング周波数（例えば４００ＫＨｚ）より十分低い周波数にゲイン交点周波数ｆｇを設定する必要があるので（理論上、スイッチング周波数の半分未満であり、実際上は１／４程度にする。）、ゲイン交点周波数ｆｇは一定にした上で、ループゲインの増大を図ることが肝要である。
【００１５】
本発明は上記事情に鑑み、積極的にＮＦＢを利用する所謂ＮＦＢ系技術のマルチポールＮＦＢの発展形として創出されたものであり、シンプル、安価且つ飛躍的な歪み率の低減を可能にするＤクラス電力増幅回路を提供するものである。
【００１６】
【課題を解決するための手段】
本発明は、入力信号Ｓ１が入力されるとともに、抵抗器Ｒ１、Ｒ２、Ｒ４、Ｒ５・・とコンデンサＣ３、Ｃ４、Ｃ５・・からなる３段以上の多段縦列接続されたハイパスフィルタＨＰＦ１（ＨＰＦ２）を通して出力側から入力側に負帰還する第１の負帰還ループＮＦＢ１′（ＮＦＢ１″）を備えたアクティブフィルタを構成する演算増幅器Ａ１と、前記演算増幅器Ａ１の出力をスイッチング動作で増幅しパルス出力を得るパワースイッチング増幅器Ａ２と、前記パワースイッチング増幅器Ａ２のパルス出力が供給されるインダクタＬ１及びコンデンサＣ１による２次のローパスフィルタＬＰＦと、前記ローパスフィルタＬＰＦの出力側から並列接続された抵抗器Ｒ３とコンデンサＣ２を介して前記演算増幅器Ａ１の入力側に負帰還する第２の負帰還ループＮＦＢ２と、を有していることを特徴とするＤクラス電力増幅回路１０（２０）を提供することにより、上記課題を達成する。
【００１７】
【発明の実施の形態】
本発明に係るＤクラス電力増幅回路の実施の形態について図面に基づいて説明する。
【００１８】
先ず、前提となる考察として、前述の図８のＤクラス電力増幅回路４０におけるパワースイッチング増幅器Ａ２のスイッチング周波数（例えば４００ＫＨｚ）より十分低い周波数（例えば１００ＫＨｚ）にゲイン交点周波数ｆｇを設定し（図６参照）、このゲイン交点周波数ｆｇを一定にした上で、ループゲインの増大を図るには、図４のようなゲイン特性（ｎポール補償）を得ることによって実現できる。この特性であれば、カットオフ周波数ｆ１以下のオーディオ周波数帯域（数十Ｈｚ〜２０ＫＨｚ）全てに渡り十分な改善効果を得ることが期待出来る。
【００１９】
これを実現する具体的な回路構成で示すと、図８の演算増幅器Ａ１と抵抗器Ｒ２、コンデンサＣ３の部分を、図５に示されるようなアクティブフィルタ回路を構成する抵抗Ｒ２１・・とコンデンサＣ３１・・を介した負帰還ループＮＦＢ１１、ＮＦＢ１２、・・を備えた各演算増幅器Ａ１１、Ａ１２、Ａ１３、Ａ１４、・・の多段縦列接続に置き換えることによって実現出来る。
【００２０】
しかし、図５のアクティブフィルタ回路では、演算増幅器の増加をはじめとして、回路が複雑、高価なものになってしまうというデメリットがある。
【００２１】
そこで、本発明では、アクティブフィルタを構成する演算増幅器Ａ１は１個のままとして、これに多段構成の抵抗ＲとコンデンサＣからなるハイパスフィルタＨＰＦを組み合わせて、所定のゲイン周波数特性を得ることにより、十分な負帰還量によって歪み率低減や出力インピーダンスをはじめとするＤクラス電力増幅回路の基本諸特性等の改善効果が得られるように構成した。
【００２２】
即ち、図１のＤクラス電力増幅回路例に示されるように、入力信号Ｓ１が＋入力端子に入力されるとともに抵抗器Ｒ１、Ｒ２、Ｒ４、Ｒ５とコンデンサＣ３、Ｃ４、Ｃ５からなる３段の多段縦列接続されたハイパスフィルタＨＰＦ１を通して出力側から入力側（−入力端子）に負帰還する第１の負帰還ループＮＦＢ１′を備えたアクティブフィルタを構成する演算増幅器Ａ１と、前記演算増幅器Ａ１の出力をスイッチング動作で増幅しパルス出力を得るパワースイッチング増幅器Ａ２と、前記パワースイッチング増幅器Ａ２のパルス出力が供給されるインダクタＬ１及びコンデンサＣ１による２次のローパスフィルタＬＰＦと、前記ローパスフィルタＬＰＦの出力側（出力負荷ＲＬ１にかかるアナログ信号出力Ｓ０）から並列接続された抵抗器Ｒ３とコンデンサＣ２を介して前記演算増幅器Ａ１の入力側（−入力端子）に負帰還する第２の負帰還ループＮＦＢ２と、を有している構成を基本としたＤクラス電力増幅回路１０である。
【００２３】
上記Ｄクラス電力増幅回路１０におけるアクティブフィルタを構成する演算増幅器Ａ１は１個のみであって、図８における第１の負帰還ループＮＦＢ１に抵抗器Ｒ４、Ｒ５とコンデンサＣ４、Ｃ５が追加されるのみである。この場合は、図４における−ｌ８ｄＢ／oct.を含むゲイン特性になる。
【００２４】
上記のようにハイパスフィルタＨＰＦ１を構成する抵抗器ＲとコンデンサＣの個数は必要に応じて任意に追加されて３段以上に多段縦列接続の構成とされ、例えば図２に示されるように、図１に加えて更に抵抗器Ｒ６とコンデンサＣ６を加えた４段の多段縦列接続されたハイパスフィルタＨＰＦ２を通して出力側から入力側の−入力端子に負帰還する第１の負帰還ループＮＦＢ１″を備えたアクティブフィルタを構成する演算増幅器Ａ１を構成要素とするＤクラス電力増幅回路２０としてもよく、この場合は、図４における−２４ｄＢ／oct.を含むゲイン特性になる。
【００２５】
改善効果の一例を図３の歪み率の周波数特性のグラフに示す。破線曲線γが図８のＤクラス電力増幅回路４０の場合であり、実線曲線δが図２のＤクラス電力増幅回路２０の場合である。オーディオ帯域全体に渡り、歪み率が大幅に改善されることが分かり、これは従来技術の図１２の改善された歪み率の周波数特性（β特性曲線）よりも更に改善されていることが判る。
【００２６】
【発明の効果】
本発明に係るＤクラスオーディオ電力増幅回路は、上記のように構成されているため、歪み率や出力インピーダンスをはじめとするＤクラス電力増幅回路の基本諸特性が格段に向上する。また、高価な演算増幅器を付加する必要がなく、シンプルな回路で構成できる。
【図面の簡単な説明】
【図１】本発明に係るＤクラス電力増幅器の第１の回路図例である。
【図２】本発明に係るＤクラス電力増幅器の第２の回路図例である。
【図３】本発明に係るＤクラス電力増幅器の改善された歪み率の周波数特性を表すグラフである。
【図４】ｎポール補償（ｎ＝１，２，３，４，・・）のマイナーループゲイン周波数特性図である。
【図５】Ｄクラス電力増幅回路の多段接続のアクティブフィルタ回路の例である。
【図６】１ポール補償のマイナーループゲイン周波数特性図である。
【図７】２ポール補償のマイナーループゲイン周波数特性図である。
【図８】１ポール補償のマイナーループを備えるＤクラス電力増幅回路の回路図例である。
【図９】２ポール補償のマイナーループを備えるＤクラス電力増幅回路の回路図例である。
【図１０】従来の負帰還ループを備えるＤクラスオーディオ電力増幅回路のブロック回路図である。
【図１１】歪率の周波数特性を改善した公知のＤクラスオーディオ電力増幅回路のブロック回路図例である。
【図１２】上記公知のＤクラス電力増幅回路の歪み率の周波数特性を改善前と比較したグラフである。
【符号の説明】
１０、２０、２８、３０、４０、５０ Ｄクラス電力増幅回路
Ａ１、Ａ１１、Ａ１２・・ 演算増幅器
Ａ２ パワースイッチング増幅器
ＬＰＦ ローパスフィルタ
ＨＰＦ１、ＨＰＦ２ ハイパスフィルタ
ＮＦＢ１、ＮＦＢ１′ 第１の負帰還ループ
ＮＦＢ１１、ＮＦＢ１２・・ 負帰還ループ
ＮＦＢ２ 第２の負帰還ループ
Ｒ１、Ｒ２・・ 抵抗器
Ｃ１、Ｃ２・・ コンデンサ
Ｓ０ アナログ信号出力
Ｓ１ 入力信号
ＲＬ１ 出力負荷
ｆ１ カットオフ周波数
ｆｇ ゲイン交点周波数
【発明の属する技術分野】
本発明は、オーディオ機器の分野におけるＤクラス電力増幅回路に関し、特に、負帰還ループゲインの周波数特性の制御に関する。
【０００２】
【従来の技術】
スーパーウーファ等で使用されているＤクラス電力増幅回路は、電源電力と出力との結合度合いが高いので効率が良い反面、利得や出力の忠実度が電源電圧やその変動に大きく依存するという欠点がある。そこで、それらの問題は通常のＢクラスアンプと同様にＤクラス電力増幅回路の出力側から入力側への負帰還（ＮＦＢ）ループで補正することが一般的に行われている。
【０００３】
例えば、図１０に示されるＤクラス電力増幅回路３０は、パルス出力のパワースイッチング増幅器３１、インダクタＬ１とコンデンサＣ１からなるローパスフィルタ３２及び負帰還ループＮＦＢより構成されており、入力信号ＶＳはスイッチングモードで動作する前記パワースイッチング増幅器３１で増幅され、その出力段のＰＷＭ出力或いはＰＤＭ出力を、次のローパスフィルタ３２に介することによってアナログ信号出力ＶＯを得ている。そして、上記出力特性を改善するための負帰還ループＮＦＢは、ローパスフィルタ３２への入力信号を前記パワースイッチング増幅器３１の入力比較部に帰還する構成となっている。
【０００４】
しかし、上記Ｄクラス電力増幅回路３０は負帰還量の限界による特性改善の限界があって、上記ローパスフィルタ３２のアナログ信号出力ＶＯに含まれる磁気歪み（以下、単に歪みと云う。）は未だ音質上無視出来ないレベルにあり、一層の改善が期待されている。
【０００５】
一方、上記シンプルなＮＦＢによる改善に拠らずに歪みの低減が可能なＤクラス電力増幅回路の技術がある。例えば下記［特許文献１］には、図１１のブロック回路図に示されるように、第１の入力端子２１Ａ及び第２の入力端子２１Ｂを有し、前記第１の入力端子２１Ａに入力信号源２４から入力信号ＶＳが供給され、前記入力信号ＶＳに前記第２の入力端子２１Ｂに入力される信号Ｖ２を加算して出力する加算アンプ２２と、前記加算アンプ２２の出力Ｖ１をスイッチングで増幅するパワースイッチング増幅器２３と、前記パワースイッチング増幅器２３のパルス出力が供給されるローパスフィルタ２５と、前記ローパスフィルタ２５の出力ＶＯを所定比率に分圧する分圧手段２６と、前記加算アンプ２２の出力Ｖ１と前記分圧手段２６の出力との差を誤差電圧として前記加算アンプの前記第２の入力端子２１Ｂに供給する誤差検出アンプ２７とで構成し、前記入力信号ＶＳと誤差検出アンプ２７の出力Ｖ２とが、前記ローパスフィルタ２５の出力ＶＯの歪みを相殺するように前記加算アンプ２２で加算するという構成のＤクラス電力増幅回路２８が開示されている。
【０００６】
上記技術によれば、図１２に示されるように、破線αで示される負帰還ループを備える従来回路（図１０のＤクラス電力増幅回路３０）の歪率（％）の周波数特性が、実線βで示される上記図１１のＤクラス電力増幅回路２８の歪率（％）の周波数特性のように改善されていることが判る。
【特許文献１】
特開２００２−３５９５２５号公報
【発明が解決しようとする課題】
尤も、図１１のＤクラス電力増幅回路２８が所期の動作を行うには、誤差電圧の検出、加算、相殺の動作が正確に行われる必要があり、これが自動的に行われるＮＦＢよりも製造上難しい面がある。また、回路が複雑になり、コストが高くなってしまうデメリットも無視できない。
【０００７】
ところで、積極的にＮＦＢを利用する所謂ＮＦＢ系技術の一つとして、マルチポールＮＦＢ技術がある。
【０００８】
これは、限られた周波数帯域内で大量のＮＦＢをかけることをねらった技術である。
【０００９】
一般的には、負帰還ループを備えるＤクラス電力増幅回路における全体のループゲイン周波数特性は図６または図７のような特性になるように設計される。図６は基本的には、１ポール補償特性であり、図７は２ポール補償特性である。
【００１０】
共通しているのは、一巡ループゲインが０ｄＢとなるゲイン交点周波数ｆｇの前後において、その変化特性が−６ｄＢ／oct.（オクターブ）になっていることである。両者を比較したとき、図７に示した斜線部がその相違点であり、この領域では２ポール補償特性のほうがループゲインが大きいので、それだけ負帰還による改善量が大きいことが判る。
【００１１】
これらを実際のＤクラス電力増幅回路に適用すると図８のＤクラス電力増幅回路４０及び図９のＤクラス電力増幅回路５０のようになる。
【００１２】
ここで、図８又は図９におけるＡ１は演算増幅器であり、第１の負帰還ループＮＦＢ１の抵抗器Ｒ１、Ｒ２、Ｒ４とコンデンサＣ３、Ｃ４とともにアクティブフィルタを構成している。Ａ２はアナログ信号の入力に対してＰＷＭ等のパルス信号を出力するパワースイッチング増幅器である。図６、図７における周波数ｆ１は、図８、図９におけるＬ１、Ｃ１からなるローパスフィルタＬＰＦのカットオフ周波数である。周波数ｆ２は第２の負帰還ループＮＦＢ２に介されたコンデンサＣ２と抵抗Ｒ３で決まる周波数である。ｆ１より周波数の低い領域の周波数特性はＲ１、Ｒ２、Ｃ３、Ｃ４、Ｒ４で決まる。カットオフ周波数ｆ１より高い周波数では演算増幅器Ａ１部分の第１の負帰還ループＮＦＢ１のループゲイン周波数特性がフラットになるように抵抗器Ｒ２が挿入されている。Ｓ１はアナログ入力信号、ＲＬｌは出力負荷である。
【００１３】
図６と図７を比較して明らかなように、１ポール補償から２ポール補償にすることにより相当の改善効果が期待できるが、これ以上の改善は上記技術では無理である。
【００１４】
一層の大きな歪み率低減の改善効果を得るには、全体としてのループゲインの更なる増大が必要であるが、Ｄクラス電力増幅回路の場合は、そのパワースイッチング増幅器Ａ２のスイッチング周波数（例えば４００ＫＨｚ）より十分低い周波数にゲイン交点周波数ｆｇを設定する必要があるので（理論上、スイッチング周波数の半分未満であり、実際上は１／４程度にする。）、ゲイン交点周波数ｆｇは一定にした上で、ループゲインの増大を図ることが肝要である。
【００１５】
本発明は上記事情に鑑み、積極的にＮＦＢを利用する所謂ＮＦＢ系技術のマルチポールＮＦＢの発展形として創出されたものであり、シンプル、安価且つ飛躍的な歪み率の低減を可能にするＤクラス電力増幅回路を提供するものである。
【００１６】
【課題を解決するための手段】
本発明は、入力信号Ｓ１が入力されるとともに、抵抗器Ｒ１、Ｒ２、Ｒ４、Ｒ５・・とコンデンサＣ３、Ｃ４、Ｃ５・・からなる３段以上の多段縦列接続されたハイパスフィルタＨＰＦ１（ＨＰＦ２）を通して出力側から入力側に負帰還する第１の負帰還ループＮＦＢ１′（ＮＦＢ１″）を備えたアクティブフィルタを構成する演算増幅器Ａ１と、前記演算増幅器Ａ１の出力をスイッチング動作で増幅しパルス出力を得るパワースイッチング増幅器Ａ２と、前記パワースイッチング増幅器Ａ２のパルス出力が供給されるインダクタＬ１及びコンデンサＣ１による２次のローパスフィルタＬＰＦと、前記ローパスフィルタＬＰＦの出力側から並列接続された抵抗器Ｒ３とコンデンサＣ２を介して前記演算増幅器Ａ１の入力側に負帰還する第２の負帰還ループＮＦＢ２と、を有していることを特徴とするＤクラス電力増幅回路１０（２０）を提供することにより、上記課題を達成する。
【００１７】
【発明の実施の形態】
本発明に係るＤクラス電力増幅回路の実施の形態について図面に基づいて説明する。
【００１８】
先ず、前提となる考察として、前述の図８のＤクラス電力増幅回路４０におけるパワースイッチング増幅器Ａ２のスイッチング周波数（例えば４００ＫＨｚ）より十分低い周波数（例えば１００ＫＨｚ）にゲイン交点周波数ｆｇを設定し（図６参照）、このゲイン交点周波数ｆｇを一定にした上で、ループゲインの増大を図るには、図４のようなゲイン特性（ｎポール補償）を得ることによって実現できる。この特性であれば、カットオフ周波数ｆ１以下のオーディオ周波数帯域（数十Ｈｚ〜２０ＫＨｚ）全てに渡り十分な改善効果を得ることが期待出来る。
【００１９】
これを実現する具体的な回路構成で示すと、図８の演算増幅器Ａ１と抵抗器Ｒ２、コンデンサＣ３の部分を、図５に示されるようなアクティブフィルタ回路を構成する抵抗Ｒ２１・・とコンデンサＣ３１・・を介した負帰還ループＮＦＢ１１、ＮＦＢ１２、・・を備えた各演算増幅器Ａ１１、Ａ１２、Ａ１３、Ａ１４、・・の多段縦列接続に置き換えることによって実現出来る。
【００２０】
しかし、図５のアクティブフィルタ回路では、演算増幅器の増加をはじめとして、回路が複雑、高価なものになってしまうというデメリットがある。
【００２１】
そこで、本発明では、アクティブフィルタを構成する演算増幅器Ａ１は１個のままとして、これに多段構成の抵抗ＲとコンデンサＣからなるハイパスフィルタＨＰＦを組み合わせて、所定のゲイン周波数特性を得ることにより、十分な負帰還量によって歪み率低減や出力インピーダンスをはじめとするＤクラス電力増幅回路の基本諸特性等の改善効果が得られるように構成した。
【００２２】
即ち、図１のＤクラス電力増幅回路例に示されるように、入力信号Ｓ１が＋入力端子に入力されるとともに抵抗器Ｒ１、Ｒ２、Ｒ４、Ｒ５とコンデンサＣ３、Ｃ４、Ｃ５からなる３段の多段縦列接続されたハイパスフィルタＨＰＦ１を通して出力側から入力側（−入力端子）に負帰還する第１の負帰還ループＮＦＢ１′を備えたアクティブフィルタを構成する演算増幅器Ａ１と、前記演算増幅器Ａ１の出力をスイッチング動作で増幅しパルス出力を得るパワースイッチング増幅器Ａ２と、前記パワースイッチング増幅器Ａ２のパルス出力が供給されるインダクタＬ１及びコンデンサＣ１による２次のローパスフィルタＬＰＦと、前記ローパスフィルタＬＰＦの出力側（出力負荷ＲＬ１にかかるアナログ信号出力Ｓ０）から並列接続された抵抗器Ｒ３とコンデンサＣ２を介して前記演算増幅器Ａ１の入力側（−入力端子）に負帰還する第２の負帰還ループＮＦＢ２と、を有している構成を基本としたＤクラス電力増幅回路１０である。
【００２３】
上記Ｄクラス電力増幅回路１０におけるアクティブフィルタを構成する演算増幅器Ａ１は１個のみであって、図８における第１の負帰還ループＮＦＢ１に抵抗器Ｒ４、Ｒ５とコンデンサＣ４、Ｃ５が追加されるのみである。この場合は、図４における−ｌ８ｄＢ／oct.を含むゲイン特性になる。
【００２４】
上記のようにハイパスフィルタＨＰＦ１を構成する抵抗器ＲとコンデンサＣの個数は必要に応じて任意に追加されて３段以上に多段縦列接続の構成とされ、例えば図２に示されるように、図１に加えて更に抵抗器Ｒ６とコンデンサＣ６を加えた４段の多段縦列接続されたハイパスフィルタＨＰＦ２を通して出力側から入力側の−入力端子に負帰還する第１の負帰還ループＮＦＢ１″を備えたアクティブフィルタを構成する演算増幅器Ａ１を構成要素とするＤクラス電力増幅回路２０としてもよく、この場合は、図４における−２４ｄＢ／oct.を含むゲイン特性になる。
【００２５】
改善効果の一例を図３の歪み率の周波数特性のグラフに示す。破線曲線γが図８のＤクラス電力増幅回路４０の場合であり、実線曲線δが図２のＤクラス電力増幅回路２０の場合である。オーディオ帯域全体に渡り、歪み率が大幅に改善されることが分かり、これは従来技術の図１２の改善された歪み率の周波数特性（β特性曲線）よりも更に改善されていることが判る。
【００２６】
【発明の効果】
本発明に係るＤクラスオーディオ電力増幅回路は、上記のように構成されているため、歪み率や出力インピーダンスをはじめとするＤクラス電力増幅回路の基本諸特性が格段に向上する。また、高価な演算増幅器を付加する必要がなく、シンプルな回路で構成できる。
【図面の簡単な説明】
【図１】本発明に係るＤクラス電力増幅器の第１の回路図例である。
【図２】本発明に係るＤクラス電力増幅器の第２の回路図例である。
【図３】本発明に係るＤクラス電力増幅器の改善された歪み率の周波数特性を表すグラフである。
【図４】ｎポール補償（ｎ＝１，２，３，４，・・）のマイナーループゲイン周波数特性図である。
【図５】Ｄクラス電力増幅回路の多段接続のアクティブフィルタ回路の例である。
【図６】１ポール補償のマイナーループゲイン周波数特性図である。
【図７】２ポール補償のマイナーループゲイン周波数特性図である。
【図８】１ポール補償のマイナーループを備えるＤクラス電力増幅回路の回路図例である。
【図９】２ポール補償のマイナーループを備えるＤクラス電力増幅回路の回路図例である。
【図１０】従来の負帰還ループを備えるＤクラスオーディオ電力増幅回路のブロック回路図である。
【図１１】歪率の周波数特性を改善した公知のＤクラスオーディオ電力増幅回路のブロック回路図例である。
【図１２】上記公知のＤクラス電力増幅回路の歪み率の周波数特性を改善前と比較したグラフである。
【符号の説明】
１０、２０、２８、３０、４０、５０ Ｄクラス電力増幅回路
Ａ１、Ａ１１、Ａ１２・・ 演算増幅器
Ａ２ パワースイッチング増幅器
ＬＰＦ ローパスフィルタ
ＨＰＦ１、ＨＰＦ２ ハイパスフィルタ
ＮＦＢ１、ＮＦＢ１′ 第１の負帰還ループ
ＮＦＢ１１、ＮＦＢ１２・・ 負帰還ループ
ＮＦＢ２ 第２の負帰還ループ
Ｒ１、Ｒ２・・ 抵抗器
Ｃ１、Ｃ２・・ コンデンサ
Ｓ０ アナログ信号出力
Ｓ１ 入力信号
ＲＬ１ 出力負荷
ｆ１ カットオフ周波数
ｆｇ ゲイン交点周波数
Claims (1)
- 入力信号が入力されるとともに、抵抗器とコンデンサからなる３段以上の多段縦列接続されたハイパスフィルタを通して出力側から入力側に負帰還する第１の負帰還ループを備えたアクティブフィルタを構成する演算増幅器と、
前記演算増幅器の出力をスイッチング動作で増幅しパルス出力を得るパワースイッチング増幅器と、
前記パワースイッチング増幅器のパルス出力が供給されるインダクタ及びコンデンサによる２次のローパスフィルタと、
前記ローパスフィルタの出力側から並列接続された抵抗器とコンデンサを介して前記演算増幅器の入力側に負帰還する第２の負帰還ループと、
を有していることを特徴とするＤクラス電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003073152A JP4127085B2 (ja) | 2003-03-18 | 2003-03-18 | Ｄクラス電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003073152A JP4127085B2 (ja) | 2003-03-18 | 2003-03-18 | Ｄクラス電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004282544A JP2004282544A (ja) | 2004-10-07 |
| JP4127085B2 true JP4127085B2 (ja) | 2008-07-30 |
Family
ID=33289120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003073152A Expired - Fee Related JP4127085B2 (ja) | 2003-03-18 | 2003-03-18 | Ｄクラス電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4127085B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2651799C1 (ru) * | 2017-08-09 | 2018-04-27 | Федеральное государственное унитарное предприятие "Научно-исследовательский технологический институт имени А.П. Александрова" | Способ изготовления ядерного топлива |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101325402B (zh) * | 2007-06-15 | 2010-09-29 | 展讯通信（上海）有限公司 | 一种改善低频性能的音频功率放大器装置 |
| CN101826844B (zh) | 2010-05-06 | 2012-08-08 | 华为技术有限公司 | 一种功率放大器和基于功率放大器的信号放大方法 |
| WO2017015800A1 (zh) * | 2015-07-24 | 2017-02-02 | 华为技术有限公司 | 有源电阻电容滤波器、接收机、发射机和基站 |
| KR20200095531A (ko) * | 2017-12-07 | 2020-08-10 | 퓨리파이 에이피에스 | 적어도 3차의 네트워크를 갖는 보상기를 갖는 증폭기 |
| KR102577289B1 (ko) * | 2021-08-23 | 2023-09-12 | 주식회사 웰랑 | 낮은 노이즈 및 고조파 왜곡을 갖는 증폭기 및 이를 위한 노이즈 쉐이퍼 |
| WO2023089814A1 (ja) * | 2021-11-22 | 2023-05-25 | 日本電信電話株式会社 | 多段増幅回路 |
-
2003
- 2003-03-18 JP JP2003073152A patent/JP4127085B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2651799C1 (ru) * | 2017-08-09 | 2018-04-27 | Федеральное государственное унитарное предприятие "Научно-исследовательский технологический институт имени А.П. Александрова" | Способ изготовления ядерного топлива |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004282544A (ja) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5670355B2 (ja) | 低損失増幅器 | |
| JP6392786B2 (ja) | エンベロープ追跡型変調器のための改善された共振抑制 | |
| US7429890B2 (en) | PWM digital amplifier with high-order loop filter | |
| US7417503B2 (en) | Method for high efficiency audio amplifier | |
| US9344045B2 (en) | Amplifier and method of amplifying a differential signal | |
| US20080303590A1 (en) | Power amplifier with noise shaping function | |
| WO2001071905A2 (en) | Amplifier circuit and method for providing negative feedback thereto | |
| US20070096812A1 (en) | Switching amplifier with output filter feedback | |
| JP4127085B2 (ja) | Ｄクラス電力増幅回路 | |
| JP6269423B2 (ja) | 電力増幅装置および電力増幅方法 | |
| US11245368B2 (en) | Class D amplifier | |
| JPH04250710A (ja) | オーディオ回路 | |
| US7924091B2 (en) | Class-D transconductance amplifier | |
| JP2714241B2 (ja) | 増幅回路 | |
| US10469042B1 (en) | Audio amplifier circuit | |
| JP5377244B2 (ja) | 高周波増幅器 | |
| AU2005296358B2 (en) | An amplifier apparatus and method | |
| JP3106718B2 (ja) | スピーカ駆動装置 | |
| US5191616A (en) | Acoustic apparatus | |
| WO2022195995A1 (ja) | デジタルパワーアンプ、スピーカ駆動システム、及びスピーカ駆動方法 | |
| JP3804631B2 (ja) | 増幅装置 | |
| CN216904827U (zh) | 一种电流控制的音频放大器 | |
| Rahman et al. | Design and implementation of a high performance AB-class amplifier using TDA2030 | |
| WO2008007312A1 (en) | Power amplifier | |
| US20210143777A1 (en) | Structure and Method of Audio Amplifier with Power Feedback |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4127085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |