JP3804631B2 - 増幅装置 - Google Patents

増幅装置 Download PDF

Info

Publication number
JP3804631B2
JP3804631B2 JP2003085888A JP2003085888A JP3804631B2 JP 3804631 B2 JP3804631 B2 JP 3804631B2 JP 2003085888 A JP2003085888 A JP 2003085888A JP 2003085888 A JP2003085888 A JP 2003085888A JP 3804631 B2 JP3804631 B2 JP 3804631B2
Authority
JP
Japan
Prior art keywords
voltage
amplifier
circuit
stage
final
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003085888A
Other languages
English (en)
Other versions
JP2004297366A (ja
Inventor
正夫 野呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2003085888A priority Critical patent/JP3804631B2/ja
Publication of JP2004297366A publication Critical patent/JP2004297366A/ja
Application granted granted Critical
Publication of JP3804631B2 publication Critical patent/JP3804631B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、主としてオーディオ信号を増幅する増幅装置に関する。
【0002】
【従来の技術】
オーディオアンプでは、従来より、出力信号の歪みを改善するために、出力信号の一部を極性を反転させて入力にもどす負帰還(ネガティブ・フィード・バック:NFB)回路を備えたものが実用化されている。また、負帰還のみでは特性の改善が十分でないため、フィードフォワード等の他の手法と組み合わせたものも提案されている(たとえば特許文献1)。
【0003】
一方、オペアンプを用いた増幅回路では、基本的構成として増幅率の設定のためにNFB回路を用いている。図6は、オペアンプを用いた基本的なパワーアンプの回路図である。同図において、A1は電圧増幅のためのオペアンプ(電圧増幅器)であり、A2はスピーカとインピーダンス整合するためのバッファアンプ(電流増幅器)である。この2つの増幅器が組み合わされてパワーアンプが構成される。電流増幅器A2の出力が直列に接続された2つの抵抗器R101、R102で分圧され、このうち抵抗器R102の両端に生じた分圧信号が電圧増幅器A1の反転入力端子に入力される。この回路構成において増幅率αは、1+R101/R102となる。
【0004】
しかし、図6に示した1系統のオープンループのフィードバックのみでは、歪みの解消が十分でないため、オープンループのNFBをパワーアンプよりも前段の電圧増幅器にかけ、パワーアンプには、歪み改善のためのマイナーループのNFBをかけるようにしたオーディオアンプが提案されている。
【0005】
図7は、上記2系統のフィードバックループ、すなわちオーバーオールのオープンループと、マイナーループを設けた増幅回路を示す図である。同図において、A3はパワーアンプA0(A1,A2)の前段に接続された電圧増幅器である。パワーアンプA0の出力を,オーバーオールループ(オープンループ)L101を介して前段の電圧増幅器A3の入力(反転入力端子)にフィードバックするともに、マイナーループL102を介してパワーアンプA0(電圧増幅器A1)の入力(反転入力端子)にフィードバックしている。オーバーオールループL101は、図6に示したオープンループと同様の構成であり、このループの抵抗器R101,R102の抵抗値で増幅率が決定される。一方、マイナーループL102は、歪率を改善するために、抵抗器R103、コンデンサC101を有する時定数回路となっている。抵抗器R103がフィードバックループ中に挿入され、コンデンサC101が電圧増幅器A1の反転入力端子と出力端子の間に接続されている。この時定数回路を用いたマイナーループL101により、全入力レベルにわたって増幅率が均一に修正され歪率が改善される。
【0006】
さらに、図8の回路は、マイナーループを2次の時定数回路にした例を示している。同図の回路において、図7に示したオーディオアンプと異なる点は、マイナーループL102′が、R103′、R104、C101′、C102からなる2次ループで構成されている点である。フィードバックループに抵抗器R103′が挿入され、電圧増幅器A1の反転入力端子と出力端子の間をコンデンサC101′およびC102で接続している。そして、コンデンサC101′とC102の中間端子と接地との間に抵抗器R104が接続されている。このような2次の時定数回路にすることにより、より幅広いレベルにわたって増幅率が安定し、歪み特性を大幅に改善することが可能となる。
【0007】
【特許文献1】
特開昭58−40908号公報
【0008】
【発明が解決しようとする課題】
しかしながら、図8のように2次の時定数回路を有する2次のマイナーループでNFBをかけると、歪率は大幅に改善されるが、周波数領域でゲイン(増幅率)を見た場合、低周波領域〜中周波領域にかけてはゲインがフラットで高周波領域では周波数が高くなるにつれてゲインが低下する特性となるが、中周波領域から高周波領域への変わり目でゲインにピークができてしまう。これは2次の時定数回路で信号位相が大きく(90度以上)回ってしまうことが原因である。このゲインのピークは動作の不安定性の要因であり、この状態でさらにオーバーオールのフィードバックをかけると、高周波領域で信号位相が回りすぎてフィードバックの入力に対して正帰還となってしまい、回路が発振してしまうなど動作が不安定になってしまうという問題点があった。
【0009】
この発明は、2次のフィードバックをかけて歪みを少なくできるとともに、動作が不安定にならない増幅装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
請求項1の発明は、前段の電圧増幅回路および終段の電力増幅回路と、該終段の電力増幅回路の出力を分圧して前記前段の電圧増幅回路の反転入力端子に帰還するオーバーオールループ回路と、前記終段の電力増幅回路の出力を該終段の電力増幅回路の反転入力端子に帰還するマイナーループ回路と、を備えた増幅装置において、前記終段の電力増幅回路に、前記反転入力端子および非反転入力端子を備える終段用電圧増幅器を有し、前記マイナーループ回路に直列接続された第1抵抗器と、該第1抵抗器の前記終段用電圧増幅器の反転入力端子側と前記終段用電圧増幅器の出力端子との間に直列接続された第1、第2コンデンサと、該第1、第2コンデンサの接続点と前記終段用電圧増幅器の非反転入力端子との間に直列接続された第2抵抗器とからなる2次の時定数回路を備えたことを特徴とする。
【0011】
この発明では、2次の時定数回路の2段目の抵抗器の一端を接地せずに電力増幅回路の非反転入力端子に接続したことにより、高周波帯域の信号位相の遅れを時定数回路のコンデンサで90度進めたのち抵抗器を介して非反転入力端子に加算することができること、および、抵抗器の両端にフィードバック信号と電力増幅回路への入力信号がそれぞれ印加されており、抵抗器の両側の端子の電位が同じように変動するため電流は殆ど流れず位相遅れが生じないなどの理由により、このマイナーループを2次の時定数回路としても、高周波領域でも信号位相の回転がなく安定した動作を実現することができ、なおかつ幅広い入力レベルに対して増幅率を均一に保って歪率を改善できる。
【0012】
請求項2の発明は、請求項1の発明において、前記電力増幅回路は、さらに前記終段用電圧増幅回路の下流に直列接続する、電圧増幅率をも有する電流増幅器からなり、前記マイナーループの帰還電圧を分圧により前記電流増幅器の電圧増幅分低下させる分圧抵抗を、前記第1抵抗器の前記終段用電圧増幅器の反転入力端子側と接地との間に接続したことを特徴とする。
【0013】
この発明では、電流増幅器が正の電圧ゲインを有するものであっても、帰還電圧を分圧してその電圧ゲイン分低下させているため、フィードバックが強く掛かりすぎることがない。
【0014】
請求項3の発明は、請求項1の発明において、前記電力増幅回路は、前記終段用電圧増幅器を複数段備えるとともに、最下流に電圧増幅率をも有する電流増幅器を備え、前記マイナーループ回路と前記2次の時定数回路とを、前記電流増幅器の出力端子と前記複数段の電圧増幅器の入力端子との間にそれぞれ設けたことを特徴とする。
【0015】
この発明では、電圧増幅器における信号位相の回転が殆どないことから、電圧増幅器を複数段にして動作の安定性を維持しつつ電圧利得を大きくすることができる。
【0016】
請求項4の発明は、請求項1の発明において、前記電力増幅回路は、さらに前記終段用電圧増幅回路の下流に直列接続する、電圧増幅率をも有する電流増幅器からなり、前記終段用電圧増幅器に平行に、バイパスコンデンサを接続したことを特徴としている。
【0017】
この発明では、増幅されるオーディオ周波数帯域のうち高周波帯域は、電圧増幅器を通過しないため、負帰還による位相の回転がなく発振の危険性をより低減することができる。
【0018】
【発明の実施の形態】
図面を参照してこの発明の実施形態であるオーディオアンプについて説明する。
【0019】
図1はこの発明の第1の実施形態であるオーディオアンプの回路図である。このオーディオアンプは、電圧増幅器A3およびパワーアンプA0を有している。パワーアンプA0は、1段目の電圧増幅器A1および2段目の電流増幅器(バッファアンプ)A2からなっている。パワーアンプA0の出力から2系統のフィードバックループ、すなわちオーバーオールループ(オープンループ)L1およびマイナーループL2が形成されている。オーバーオールループL1は、パワーアンプA0の出力から前段の電圧増幅器A3の入力に負帰還(ネガティブ・フィード・バック:NFB)をかけ、マイナーループL2は、パワーアンプA0(電流増幅器A2)の出力から、同じくパワーアンプ(電圧増幅器A1)の入力(反転入力端子)にNFBをかけている。
【0020】
オーバーオールループL1は、パワーアンプA0の出力端子と接地との間に直列に接続された2つの抵抗器R1,R2を有しており、これら2つの抵抗器の中間端子が電圧増幅器A3の反転入力端子に接続されている。したがって、電圧増幅器A3の反転入力端子の増幅率は、これら抵抗器R1,R2の抵抗値の比で決定され、
増幅率α=1+R2/R1
となる。
【0021】
一方、マイナーループL2は、抵抗器R3,R4、コンデンサC1,C2からなる2次の時定数回路となっている。抵抗器R3を介してパワーアンプA0の出力端子と(電圧増幅器A1の)反転入力端子が接続され、コンデンサC1,C2直列に接続されて、パワーアンプA0の第1段である電圧増幅器A1の反転入力端子と出力端子の間に接続されている。そして、コンデンサC1とC2の中間端子と電圧増幅器A1の非反転入力端子(前段の電圧増幅器A3の出力端子)に接続されている。
【0022】
このように、2次の時定数回路の抵抗器R4の一端を接地せずに、電圧増幅器A3の出力端子に接続したことにより、このマイナーループL2を2次の時定数回路としても高周波帯域まで位相が回転せず(信号位相が遅れず)、安定して動作させることができ、且つオーディオアンプ全体の歪率を大幅に改善することができる。
【0023】
このように、高周波領域でも信号位相が回転しない理由は、第1は、高周波帯域の信号位相の遅れがコンデンサC1によって90度進められ、これが抵抗器R4を介して電圧増幅器A1の入力側に加算されること、
第2は、抵抗器R4の両端にフィードバック信号と電圧増幅器A1への入力信号がそれぞれ印加されており、抵抗器R4の両側の端子の電位が同じように変動するため、抵抗器とコンデンサで時定数回路が構成されているが電流は殆どながれず位相遅れが生じないため、
などであると考えられる。
【0024】
したがって、この回路構成により、幅広い入力レベルに対して増幅率を均一に保って歪率を改善できるとともに、高周波領域でも信号位相の回転がなく安定した動作を実現することができる。
【0025】
図2は、この発明の第2の実施形態を示すオーディオアンプの回路図である。この実施形態は、パワーアンプA0の電流増幅器A2が電圧増幅率0dBのバッファアンプではなく、ある程度の正の電圧増幅率を有する場合の回路である。この実施形態において、図1に示した第1の実施形態と異なる点は、抵抗器R3の反転入力端子側に分圧抵抗器R5を接続してこの分圧抵抗器R5の他端を接地している点である。これにより、パワーアンプA0の出力電圧が抵抗器R3,R5で分圧され、そのうちR5の両端に生じた分圧抵抗分が電圧増幅器A1の反転入力端子に入力されることになる。
【0026】
これにより、この回路では電流増幅器A2が正の電圧ゲインを有するものであっても、フィードバックが強く掛かりすぎることがない。
【0027】
一般的にR4、R5の抵抗値は、「電流増幅器A2の電圧ゲイン=1+R4/R5」となるように決定すればよい。これにより、電圧ゲイン分をキャンセルして電流増幅器A2の電圧ゲインが0dBの場合と同様に扱うことができる。
【0028】
この回路構成は、前記パワーアンプA0の電流増幅器A2が、D級アンプの場合に特に有効である。D級アンプとは、オーディオ信号でキャリア信号をPWM変調し、このPWM変調されたキャリア信号でスイッチングトランジスタをオン/オフしてC電圧を開閉するものである。スイッチングトランジスタで直接C電圧を開閉することにより、ローインピーダンス化および大出力電流を実現しているが、リニアなアンプに比べて歪率が高く、ゲインの調整が困難であるという特徴を有している。このD級増幅回路を用いたパワーアンプにこの実施形態のフィードバック回路構成を適用することにより、適度の帰還量を設定して歪率の大幅な改善を実現することができる。
【0029】
図3は、この発明の第3の実施形態であるオーディオアンプの回路図である。このオーディオアンプでは、パワーアンプA0の電圧増幅器を2段構成にし、そのそれぞれに図1に示した2次のマイナーループでNFBをかけている。
【0030】
上記のように、図1のマイナーループでは信号の位相が高周波帯域まで回転しないため、電圧増幅段を多段にしてそのそれぞれに同じようにマイナーループでNFBをかけても信号位相に変化がなく、信号位相が回転して正帰還になり発振してしまうなど、動作が不安定になることがない。これにより、電圧増幅器を多段にして電圧利得を大きくすることができる。
【0031】
この回路において、1段目の電圧増幅器A1と2段目の電圧増幅器A1′に設けるマイナーループL2、L2′の時定数は同じであってもそれぞれ別の値であってもよい。
【0032】
図4は、この発明の第4の実施形態であるオーディオアンプの回路図である。このオーディオアンプにおいて、図1に示した第1の実施形態のオーディオアンプと異なる点は、パワーアンプA0の1段目である電圧増幅器A1にパラレルにバイパスコンデンサC3を接続し、電圧増幅器A1と電流増幅器A2との間にハイカット用の抵抗器R6を挿入している点である。バイパスコンデンサC3は、オーディオ周波数帯域のうちの高周波帯域(たとえば5000Hz以上)を通過させるような容量(たとえば、0.01μF程度)に設定する。
【0033】
このように、電圧増幅器A1に並列にバイパスコンデンサC3を挿入したことにより、オーディオ周波数帯域のうち高周波帯域は、電圧増幅器A1を通過しないため、NFBによる位相の回転がなく発振することがない。もとより、高い周波数帯域は、電圧増幅器A1の増幅率が小さいため、これをバイパスしても信号の特性に大きな影響もない。
【0034】
図5は、この発明の第5の実施形態であるオーディオアンプの回路図である。このオーディオアンプは、第2の実施形態(図2)、第3の実施形態(図3)および第4の実施形態(図4)を組み合わせたものである。すなわち、パワーアンプの電圧増幅器を複数段(2段)にし、電流増幅器を正の増幅率を持つものにしてマイナーループのフィードバック電圧を分圧抵抗で調整し、さらに、電圧増幅器に並列にバイパスコンデンサを接続して高周波帯域成分をバイパスしている。
【0035】
この回路では、2段の電圧増幅器A1、A1′およびこれにフィードバックをかけるフィードバック回路を2段設けて歪率特性を悪化させることなく、電圧ゲインをあげている。
【0036】
そして、パワーアンプA0の電流増幅器A2が電圧増幅率0dBのバッファアンプではなく、ある程度の正の増幅率を有しているため、電圧増幅器A1に対応する抵抗器R3の反転入力端子側に分圧抵抗器R5を接続してこの分圧抵抗器R5の他端を接地するとともに、電圧増幅器A1′に対応する抵抗器R3′の反転入力端子側に分圧抵抗器R5′を接続してこの分圧抵抗器R5′の他端を接地している。
【0037】
さらに、2段の電圧増幅器A1、A1′のそれぞれにパラレルにバイパスコンデンサC3、C3′を接続し、各電圧増幅器A1、A1′の出力側とバイパスコンデンサとの間をハイカット用の抵抗器R6、R6′を挿入している。バイパスコンデンサC3は、オーディオ周波数帯域のうちの高周波帯域(たとえば5000Hz以上)を通過させるような容量(たとえば、0.01μF程度)に設定する。
【0038】
以上の回路構成により、終段の電流増幅器A2が正の増幅率を有する場合でも安定した動作が可能になるとともに、歪率をあげることなく電圧増幅率をかせぐことができ、さらに、高周波信号に対する特性を改善することができる。
【0039】
なお、第5の実施形態では、第2、第3、第4の全ての実施形態の回路を組み合わせたが、それぞれ一部の組み合わせ(第2+第3、第2+第4、第3+第4)も可能である。
【0040】
【発明の効果】
以上のようにこの発明によれば、マイナーループを2次の時定数回路として幅広い入力レベルに対して増幅率を均一に保って歪率を改善できるようにしても、高周波領域でも信号位相の回転がなく安定した動作を実現することができる。
【0041】
また、この発明によれば、電流増幅器が正の電圧ゲインを有するものであっても、フィードバックが強く掛かりすぎることがなく安定した動作を実現することができる。
【0042】
また、この発明によれば、マイナーループで負帰還をかける電圧増幅器を複数段にしても動作の安定性を維持することができ、これによって電圧利得を大きくすることができる。
【0043】
また、この発明によれば、増幅されるオーディオ周波数帯域のうち高周波帯域をバイパスコンデンサでバイパスすることができるため、負帰還による発振の危険性をより低減することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態であるオーディオアンプの回路図
【図2】この発明の第2の実施形態であるオーディオアンプの回路図
【図3】この発明の第3の実施形態であるオーディオアンプの回路図
【図4】この発明の第4の実施形態であるオーディオアンプの回路図
【図5】この発明の第5の実施形態であるオーディオアンプの回路図
【図6】従来のオーディオアンプの回路図
【図7】従来のオーディオアンプの回路図
【図8】従来のオーディオアンプの回路図
【符号の説明】
A0…パワーアンプ、A1、A1′…電圧増幅器、A2…電流増幅器、A3…(前段)電圧増幅器

Claims (4)

  1. 前段の電圧増幅回路および終段の電力増幅回路と、
    該終段の電力増幅回路の出力を分圧して前記前段の電圧増幅回路の反転入力端子に帰還するオーバーオールループ回路と、
    前記終段の電力増幅回路の出力を該終段の電力増幅回路の反転入力端子に帰還するマイナーループ回路と、を備えた増幅装置において、
    前記終段の電力増幅回路に、前記反転入力端子および非反転入力端子を備える終段用電圧増幅器を有し、
    前記マイナーループ回路に直列接続された第1抵抗器と、該第1抵抗器の前記終段用電圧増幅器の反転入力端子側と前記終段用電圧増幅器の出力端子との間に直列接続された第1、第2コンデンサと、該第1、第2コンデンサの接続点と前記終段用電圧増幅器の非反転入力端子との間に直列接続された第2抵抗器とからなる2次の時定数回路を備えたことを特徴とする増幅装置。
  2. 前記電力増幅回路は、さらに前記終段用電圧増幅回路の下流に直列接続する、電圧増幅率をも有する電流増幅器からなり、
    前記マイナーループの帰還電圧を分圧により前記電流増幅器の電圧増幅分低下させる分圧抵抗を、前記第1抵抗器の前記終段用電圧増幅器の反転入力端子側と接地との間に接続した請求項1に記載の増幅装置。
  3. 前記電力増幅回路は、前記終段用電圧増幅器を複数段備えるとともに、最下流に電圧増幅率をも有する電流増幅器を備え、
    前記マイナーループ回路と前記2次の時定数回路とを、前記電流増幅器の出力端子と前記複数段の電圧増幅器の入力端子との間にそれぞれ設けた請求項1に記載の増幅装置。
  4. 前記電力増幅回路は、さらに前記終段用電圧増幅回路の下流に直列接続する、電圧増幅率をも有する電流増幅器からなり、
    前記終段用電圧増幅器に平行に、バイパスコンデンサを接続した請求項1に記載の増幅装置。
JP2003085888A 2003-03-26 2003-03-26 増幅装置 Expired - Fee Related JP3804631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003085888A JP3804631B2 (ja) 2003-03-26 2003-03-26 増幅装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003085888A JP3804631B2 (ja) 2003-03-26 2003-03-26 増幅装置

Publications (2)

Publication Number Publication Date
JP2004297366A JP2004297366A (ja) 2004-10-21
JP3804631B2 true JP3804631B2 (ja) 2006-08-02

Family

ID=33400681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003085888A Expired - Fee Related JP3804631B2 (ja) 2003-03-26 2003-03-26 増幅装置

Country Status (1)

Country Link
JP (1) JP3804631B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350598B (zh) * 2007-07-19 2010-05-19 展讯通信(上海)有限公司 双路反馈单电源音频功率放大器
WO2016181946A1 (ja) * 2015-05-13 2016-11-17 コニカミノルタ株式会社 記録ヘッドの駆動回路及び画像記録装置

Also Published As

Publication number Publication date
JP2004297366A (ja) 2004-10-21

Similar Documents

Publication Publication Date Title
US6707337B2 (en) Self-operating PWM amplifier
JP4434557B2 (ja) 電力増幅回路
US20080297244A1 (en) PWM Loop Filter with Minimum Aliasing Error
US20080303590A1 (en) Power amplifier with noise shaping function
US20170279422A1 (en) Btl output self-oscillating class d amplifier
JP2689011B2 (ja) 線形送信装置
US5508663A (en) Pulse width modulation amplifier
JP4319681B2 (ja) リニアライザ
US6792121B2 (en) Audio signal amplifier circuit and portable telephone set and portable electronic device using the same audio signal amplifier circuit
US11245368B2 (en) Class D amplifier
JP3804631B2 (ja) 増幅装置
JP2002064340A (ja) 高周波電力増幅器
JP4127085B2 (ja) Dクラス電力増幅回路
US7924091B2 (en) Class-D transconductance amplifier
US4367442A (en) Distortion correction circuit for a power amplifier
US5266905A (en) Audio amplifier with amplified feedback
JPS6046847B2 (ja) 多段増幅回路
KR20000057451A (ko) D급 증폭기
JPS61238111A (ja) 増幅器
JP2002359525A (ja) オーディオ電力増幅回路
JP2001094361A (ja) 高周波増幅回路
JP2005184258A (ja) 高周波増幅器
JP2009089301A (ja) デジタル増幅装置
JP2004254095A (ja) 歪補償回路及び低歪半導体増幅器
JPH03255710A (ja) 電力増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060501

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140519

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees